JPH0582771A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0582771A
JPH0582771A JP23848391A JP23848391A JPH0582771A JP H0582771 A JPH0582771 A JP H0582771A JP 23848391 A JP23848391 A JP 23848391A JP 23848391 A JP23848391 A JP 23848391A JP H0582771 A JPH0582771 A JP H0582771A
Authority
JP
Japan
Prior art keywords
layer
type
collector
base layer
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23848391A
Other languages
English (en)
Other versions
JP3127510B2 (ja
Inventor
Akihiko Okamoto
明彦 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP03238483A priority Critical patent/JP3127510B2/ja
Publication of JPH0582771A publication Critical patent/JPH0582771A/ja
Application granted granted Critical
Publication of JP3127510B2 publication Critical patent/JP3127510B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【目的】 素子間分離が容易で、ヘテロ接合型トランジ
スタの真性のバイポーラ動作を妨げることなく電極下部
の寄生容量を小さくすることが可能となる半導体装置の
製造方法を提供する。 【構成】 NPN型ヘテロ接合バイポーラトランジスタ
の場合、半絶縁性基板1に、サブコレクタ領域2を選択
的に形成し、コレクタ層3をエピタキシャル成長し、サ
ブコレクタ領域2およびコレクタ層3に絶縁領域4を形
成し、ベース層5およびベース層より電子親和力と禁制
帯幅の和の大きいエミッタ層6を設け、絶縁領域上部の
ベース層にベース電極8を形成する工程より構成され
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に多層半導体層を含むヘテロ接合型バイポーラ
トランジスタに関する。
【0002】
【従来の技術】半導体装置において近年ますます高集積
化,高速化が進んでおり、特にIII −V族化合物のヘテ
ロ接合型バイポーラトランジスタにおいては、その高速
化,高集積化が重要であり、素子サイズの縮小化やベー
ス抵抗の低減化をはかり特性の向上がはかられている。
III −V族化合物のヘテロ接合型バイポーラトランジス
タ(HBT)、たとえばエミッタ,コレクタがn型半導
体層、ベースがp型半導体層よりなる場合、エミッタ層
の電子親和力と禁制帯幅の和はベース層のそれよりも大
きくとり、ベース中の正孔がエミッタへ流れるのを防ぐ
構造をとる。したがって、エミッタ注入効率を高く保ち
つつベースの不純物濃度を大きくとれ、ベース抵抗を下
げることができる。
【0003】このような構造の作製は、分子線エピタキ
シャル(MBE)法や有機金属気相成長(MOCVD)
法等を用いて、たとえばサブコレクタ層,コレクタ層,
ベース層,エミッタ層を順次エピタキシャル成長させる
手法がとられる。さらにベース層およびエミッタ層への
電極は、メサエッチングと電極蒸着により形成する。
【0004】
【発明が解決しようとする課題】しかしながら上述のよ
うなMBE法等によりエピタキシャル成長法のみを用い
てサブコレクタ層,コレクタ層,ベース層,エミッタ層
を形成する場合、素子間分離では不要なエミッタ層をエ
ッチング除去し、イオン注入を用いてベース層,コレク
タ層,サブコレクタ層を絶縁化するが、膜厚が厚く、十
分な素子間分離を実現するためには注入種を変えたり、
エネルギーを変えて複数回注入する必要がある。
【0005】さらにメサエッチングを含む工程を用いて
ベース層にオーム性電極を形成するが、電極下部にはベ
ース層およびコレクタ層があり、このベース層およびコ
レクタ層がp−n接合を形成し、バイポーラ動作とは無
関係は寄生容量が生ずる。そしてこの容量は高速バイポ
ーラ動作の妨げとなる。
【0006】本発明の目的は素子間分離が容易で、ヘテ
ロ接合型トランジスタの真性のバイポーラ動作を妨げる
ことなく、電極下部の寄生容量を小さくすることが可能
となる半導体装置の製造方法を提供することにある。
【0007】
【課題を解決するための手段】本発明のヘテロ接合型バ
イポーラトランジスタの製造方法は、半絶縁性基板に、
イオン注入等によりn型(またはp型)サブコレクタ領
域を選択的に形成し、n型(またはp型)コレクタ層を
エピタキシャル成長し、前記サブコレクタ領域およびコ
レクタ層に絶縁領域を形成し、p型(またはn型)ベー
ス層を順次設け、このp型ベース層より電子親和力と禁
制帯幅の和の大きいn型(またはn型ベース層よりも電
子親和力の小さいp型)のエミッタ層を設け、このエミ
ッタ層の一部をエッチング除去し、イオン注入等により
素子間に位置する前記コレクタ層およびベース層を絶縁
化し、前記絶縁領域上部の前記ベース層にベース電極を
形成することを特徴とする。
【0008】
【作用】本発明では半絶縁性基板上にサブコレクタ層を
イオン注入によって選択的に形成している。このためサ
ブコレクタ領域以外は、半絶縁性を保っている。従っ
て、エピタキシャル層でサブコレクタ層を形成する従来
の場合と比較し、サブコレクタ層を絶縁化する必要がな
い。そのために素子間分離はエミッタ層をエッチング除
去した場合、ベース層およびコレクタ層のみとなり、ボ
ロン等の注入の半絶縁化工程が容易となる。
【0009】さらにサブコレクタ領域およびコレクタ層
中に絶縁領域を形成することにより、ベース層およびコ
レクタ層により形成されるp−n接合の容量を低減する
ことが可能となり、より高速のバイポーラ動作が可能と
なる。
【0010】
【実施例】次に本発明の実施例について図面を参照して
説明する。
【0011】図1は、本発明の一実施例を説明するため
のNPN型ヘテロ接合型バイポーラトランジスタの断面
図である。
【0012】ガリウム砒素(以下GaAs)半絶縁性基
板1にイオン注入により形成されたサブコレクタ領域上
に、GaAsコレクタ層3、GaAsベース層5、アル
ミニウムガリウム砒素(以下AlGaAs)エミッタ層
6があり、金ゲルマニウムニッケル・エミッタ電極7、
金マンガン・ベース電極8、金ゲルマニウムニッケル・
コレクタ電極9が形成されている。ベース電極8直下の
サブコレクタ領域およびコレクタ層には絶縁領域4が配
置されており、エミッタ電極7より注入された電子はベ
ース層5,コレクタ層3を通り、絶縁領域4の間のサブ
コレクタ層に到達する。そして絶縁領域4の下部を通
り、コレクタ電極9に達する。また素子の外部の不必要
なベース層5,コレクタ3は、イオン注入により絶縁化
されており(領域10)、良好な素子間分離が施されて
いる。
【0013】図2(a)〜(g)は、本発明の一実施例
を説明するための工程順に配列した半導体チップの断面
図である。
【0014】まず、図2(a)に示すように半絶縁性G
aAs基板1上にイオン注入および熱処理によりn型サ
ブコレクタ領域2を形成する。次に図2(b)に示すよ
うにコレクタ層3をエピタキシャル成長し、続いて図2
(c)に示すようにボロン等のイオン注入によりサブコ
レクタ領域2およびコレクタ層3中に絶縁領域4を形成
する。次に図2(d)に示すようにベース層5,エミッ
タ層6をエピタキシャル成長し、続いて図2(e)に示
すようにエッチングによりエミッタ層の一部を除去す
る。さらに図2(f)に示すようにイオン注入により素
子を分離し、続いて図2(g)に示すようにベース層5
の一部をエッチング除去し、エミッタ電極7,ベース電
極8,コレクタ電極9を順次形成する。
【0015】このような工程により、ベース−コレクタ
間で構成される寄生容量を大幅に低減することが可能と
なり、さらに容易に素子間分離ができる。
【0016】以上の実施例は本発明を制限するものでは
ない。すなわち実施例では、n型GaAsからなるGa
Asコレクタ層、p型からなるGaAsベース層、n型
からなるAlGaAsエミッタ層を備えたNPN型ヘテ
ロバイポーラトランジスタを用いて説明したが、他の半
導体材料,他の不純物,適切な構造を用いて任意に変更
してもよい。また電極形成の工程は先行して行ってもよ
い。またその順序も任意に変更してもよい。
【0017】
【発明の効果】以上の説明から明らかなように、本発明
を用いることにより、ヘテロ接合型トランジスタにおい
て真性のバイポーラ動作を妨げることなく、ベース電極
下部の寄生容量を小さくすることが可能で、平易な素子
間分離を可能にし、しかも本発明は製造の容易な半導体
装置の製造方法であり、高制御性を維持し、従来よりも
高速動作のヘテロ接合型トランジスタの製造が可能であ
り、単体素子および集積回路素子として広い応用分野で
利用できる。
【図面の簡単な説明】
【図1】本発明による半導体装置の構造を示す断面図で
ある。
【図2】図1の半導体装置の製造方法を示す図である。
【符号の説明】
1 半絶縁型ガリウム砒素基板 2 サブコレクタ領域 3 コレクタ層 4 絶縁領域 5 ベース層 6 エミッタ層 7 エミッタ電極 8 ベース電極 9 コレクタ電極 10 絶縁領域

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】半絶縁性基板に、イオン注入等によりn型
    (またはp型)サブコレクタ領域を選択的に形成し、n
    型(またはp型)コレクタ層をエピタキシャル成長し、
    前記サブコレクタ領域およびコレクタ層に絶縁領域を形
    成し、p型(またはn型)ベース層を順次設け、このp
    型ベース層より電子親和力と禁制帯幅の和の大きいn型
    (またはn型ベース層よりも電子親和力の小さいp型)
    のエミッタ層を設け、このエミッタ層の一部をエッチン
    グ除去し、イオン注入等により素子間に位置する前記コ
    レクタ層およびベース層を絶縁化し、前記絶縁領域上部
    の前記ベース層にベース電極を形成することを特徴とす
    るヘテロ接合型バイポーラトランジスタの製造方法。
JP03238483A 1991-09-19 1991-09-19 半導体装置の製造方法 Expired - Fee Related JP3127510B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03238483A JP3127510B2 (ja) 1991-09-19 1991-09-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03238483A JP3127510B2 (ja) 1991-09-19 1991-09-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0582771A true JPH0582771A (ja) 1993-04-02
JP3127510B2 JP3127510B2 (ja) 2001-01-29

Family

ID=17030916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03238483A Expired - Fee Related JP3127510B2 (ja) 1991-09-19 1991-09-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3127510B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007110152A (ja) * 2006-12-15 2007-04-26 Sumitomo Chemical Co Ltd 薄膜半導体エピタキシャル基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007110152A (ja) * 2006-12-15 2007-04-26 Sumitomo Chemical Co Ltd 薄膜半導体エピタキシャル基板及びその製造方法

Also Published As

Publication number Publication date
JP3127510B2 (ja) 2001-01-29

Similar Documents

Publication Publication Date Title
US4959702A (en) Si-GaP-Si heterojunction bipolar transistor (HBT) on Si substrate
US5656514A (en) Method for making heterojunction bipolar transistor with self-aligned retrograde emitter profile
JP2644022B2 (ja) ヘテロ接合バイポーラnpnトランジスタ
JP2804095B2 (ja) ヘテロ接合バイボーラトランジスタ
JPH04278545A (ja) 半導体装置および半導体装置の製造方法
US6423990B1 (en) Vertical heterojunction bipolar transistor
JP2006332257A (ja) ヘテロ接合半導体装置及びその製造方法
JP2576828B2 (ja) 高利得misトランジスタ
US6171920B1 (en) Method of forming heterojunction bipolar transistor having wide bandgap, low interdiffusion base-emitter junction
US6049099A (en) Cadmium sulfide layers for indium phosphide-based heterojunction bipolar transistors
JP3874919B2 (ja) 化合物半導体装置
JP3127510B2 (ja) 半導体装置の製造方法
JPS63200567A (ja) ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JPH05129322A (ja) 半導体装置の製造方法
JP2770583B2 (ja) コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法
JP2001298031A (ja) 接合型バイポーラトランジスタおよびその製造方法、半導体集積回路装置
JP2518347B2 (ja) バイポ―ラトランジスタの製造方法
JPH11121461A (ja) ヘテロ接合バイポーラトランジスタ
JP3228431B2 (ja) コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法
JP3183882B2 (ja) ヘテロ接合バイポーラトランジスタ
JPH05175225A (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP2504767B2 (ja) ヘテロ接合バイポ−ラトランジスタの製造方法
JPH01296664A (ja) ヘテロ接合型デバイス
JPH0571172B2 (ja)
JPH07263460A (ja) Hbt型化合物半導体装置とその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees