JPH01296664A - ヘテロ接合型デバイス - Google Patents
ヘテロ接合型デバイスInfo
- Publication number
- JPH01296664A JPH01296664A JP12570788A JP12570788A JPH01296664A JP H01296664 A JPH01296664 A JP H01296664A JP 12570788 A JP12570788 A JP 12570788A JP 12570788 A JP12570788 A JP 12570788A JP H01296664 A JPH01296664 A JP H01296664A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor layer
- heterojunction
- type
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 61
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 15
- 239000000956 alloy Substances 0.000 claims abstract description 15
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims 3
- 229910000927 Ge alloy Inorganic materials 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 10
- 239000000969 carrier Substances 0.000 abstract description 2
- 230000006798 recombination Effects 0.000 abstract description 2
- 238000005215 recombination Methods 0.000 abstract description 2
- 229910008310 Si—Ge Inorganic materials 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 19
- 239000013078 crystal Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 125000005842 heteroatom Chemical group 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- NLZUEZXRPGMBCV-UHFFFAOYSA-N Butylhydroxytoluene Chemical compound CC1=CC(C(C)(C)C)=C(O)C(C(C)(C)C)=C1 NLZUEZXRPGMBCV-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は、ヘテロ接合型半導体デバイスに係り、特に電
流利得及び遮断周波数が大きく、かつプロセス低温化と
高集積化に適した構造を有するヘテロ接合型デバイスに
関する。
流利得及び遮断周波数が大きく、かつプロセス低温化と
高集積化に適した構造を有するヘテロ接合型デバイスに
関する。
ｐｎ接合を有するシリコンバイポーラデバイスとして、
ダイオードもしくはトランジスタを基本構造とする整流
素子、スイッチング素子、パワー素子および集積化した
論理又はメモリー素子が知られている。
ダイオードもしくはトランジスタを基本構造とする整流
素子、スイッチング素子、パワー素子および集積化した
論理又はメモリー素子が知られている。
この様なバイポーラデバイスの性能、特に電流利得や遮
断周波数の向上は主として微細加工技術の改善で進めら
れたが限界に近づきつつある。特に、バイポーラトラン
ジスタの遮断周波数はエミッター・ベース接合部の時定
数、ベース層の走行時間、コレクター空乏層の走行時間
、ベース・コレクタ一部の時定数などに依存するが、微
細化された最近のトランジスタ構造では、エミッター・
ベース接合部における時定数の影響が最も大きい。
断周波数の向上は主として微細加工技術の改善で進めら
れたが限界に近づきつつある。特に、バイポーラトラン
ジスタの遮断周波数はエミッター・ベース接合部の時定
数、ベース層の走行時間、コレクター空乏層の走行時間
、ベース・コレクタ一部の時定数などに依存するが、微
細化された最近のトランジスタ構造では、エミッター・
ベース接合部における時定数の影響が最も大きい。
この時定数を減少するには、実質的にエミッター部の禁
制帯幅をベース部より広くシ、エミッター部への注入電
流を減少することが必要である。そのため、本発明では
、ヘテロ接合構造を用いる。
制帯幅をベース部より広くシ、エミッター部への注入電
流を減少することが必要である。そのため、本発明では
、ヘテロ接合構造を用いる。
ヘテロ接合構造を用いる方法として、シリコンより禁制
帯幅の広い炭化珪素（佐々木他、第１７回固体素子コン
ファレンス予稿集（東京、 １９８５）ｐ、３８５−３
８８）や非晶質シリコン（Ｍ。
帯幅の広い炭化珪素（佐々木他、第１７回固体素子コン
ファレンス予稿集（東京、 １９８５）ｐ、３８５−３
８８）や非晶質シリコン（Ｍ。
Ｇｈａｎｎａｎ、 ｅｔ ａｌ、、 Ｉｎｔｅｒｎａｔ
ｉｏｎａｌ ＥｌｅｃｔｒｏｎＤｅｖｉｃｅｓ Ｍｅｅ
ｔｉｎｇ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ、ｐ、７
４６（１９８４））を用いた方法が発表されている。こ
れらのヘテロ接合素子では、電流利得の値が数十と小さ
く実用上問題がある。また、禁制帯幅の小さい５ｉＧｅ
合金半導体を用い、Ｓｉ半導体とのヘテロ接合を用いる
方法が提案されている。例えばアイ・イー・イー・イー
、ジャーナル オブ カンタム エレクトロニクス、Ｑ
Ｅ−２２巻、９号第１６９６頁から第１７１０頁。（Ｉ
ＥＥＨＪｏｕｒｎａｌ ｏｆ ＱｕａｎｔｕｍＥｌｅｃ
ｔｒｏｎｉｃｓ 、Ｖｏｌ、ＱＥ−２２，Ｉｋｇ、ｐ、
１６９６−１７１０（１９８６））〔発明が解決しよう
とする課題〕 上記の特に５ｉＧｅ合金半導体とＳｉ半導体のヘテロ接
合技術においては、Ｓ ｉ Ｇ ｅ ／ Ｓ ｉ歪層ヘ
テロ構造を用いたｎチャンネルもしくはｐチャーンネル
ＦＥＴや長波長光ディテクターなどが試作されている。
ｉｏｎａｌ ＥｌｅｃｔｒｏｎＤｅｖｉｃｅｓ Ｍｅｅ
ｔｉｎｇ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ、ｐ、７
４６（１９８４））を用いた方法が発表されている。こ
れらのヘテロ接合素子では、電流利得の値が数十と小さ
く実用上問題がある。また、禁制帯幅の小さい５ｉＧｅ
合金半導体を用い、Ｓｉ半導体とのヘテロ接合を用いる
方法が提案されている。例えばアイ・イー・イー・イー
、ジャーナル オブ カンタム エレクトロニクス、Ｑ
Ｅ−２２巻、９号第１６９６頁から第１７１０頁。（Ｉ
ＥＥＨＪｏｕｒｎａｌ ｏｆ ＱｕａｎｔｕｍＥｌｅｃ
ｔｒｏｎｉｃｓ 、Ｖｏｌ、ＱＥ−２２，Ｉｋｇ、ｐ、
１６９６−１７１０（１９８６））〔発明が解決しよう
とする課題〕 上記の特に５ｉＧｅ合金半導体とＳｉ半導体のヘテロ接
合技術においては、Ｓ ｉ Ｇ ｅ ／ Ｓ ｉ歪層ヘ
テロ構造を用いたｎチャンネルもしくはｐチャーンネル
ＦＥＴや長波長光ディテクターなどが試作されている。
Ｓ ｉ Ｇ ｅ ／ Ｓ ｉ界面は５ｉＧｅ中のＳｉ含
有量が多い組成で厚くなると、界面にミスフィツト転位
が生じ移動度の低下やそれを用いて作製したデバイスの
特性を劣化させる。
有量が多い組成で厚くなると、界面にミスフィツト転位
が生じ移動度の低下やそれを用いて作製したデバイスの
特性を劣化させる。
本発明の目的は、Ｓ ｉ Ｇ ｅ ／ Ｓ ｉヘテロ界
面の悪影響であるミスフィツト転位などの欠陥を減少さ
せるデバイス構造を提供することにあり１本発明を用い
て例えばヘテロバイポーラトランジスタを構成すれば電
流利得および遮断周波数が大きいなど特性の優れた半導
体デバイスを提供できる。
面の悪影響であるミスフィツト転位などの欠陥を減少さ
せるデバイス構造を提供することにあり１本発明を用い
て例えばヘテロバイポーラトランジスタを構成すれば電
流利得および遮断周波数が大きいなど特性の優れた半導
体デバイスを提供できる。
上記目的は、ヘテロ接合型デバイスにおいて。
Ｓｉ半導体上に５ｉＧｅ合金半８体を成長し、該合金半
導体とは異なる導電型のＳ ｉ Ｇ ｅ合金半導体を接
合後Ｓｉ半導体を積層することにより達成される。
導体とは異なる導電型のＳ ｉ Ｇ ｅ合金半導体を接
合後Ｓｉ半導体を積層することにより達成される。
この禁制帯幅の小さいＳ ｉ Ｇ ｅ半導体層の形成法
として、分子線蒸着法や熱ＣＶＤ法などがある。
として、分子線蒸着法や熱ＣＶＤ法などがある。
又、この方法を使いＳｉやＧｅの組成比を変えれば任意
の禁制帯幅（０，６５−１，１ｅＶ）を有するヘテロ接
合を形成できる。特に、このヘテロ構造により、ｐ形５
ｉＧｅベース層からｎ形Ｓｉ半導体層への少数キャリヤ
である正孔の注入が効果的に防止される。
の禁制帯幅（０，６５−１，１ｅＶ）を有するヘテロ接
合を形成できる。特に、このヘテロ構造により、ｐ形５
ｉＧｅベース層からｎ形Ｓｉ半導体層への少数キャリヤ
である正孔の注入が効果的に防止される。
該Ｓｉ半導体と５ｉＧｅ単結晶膜とのヘテロ接合作用の
特徴を第１図と第３図を用いて説明する。
特徴を第１図と第３図を用いて説明する。
第１図は、ｎ十形Ｓｉ半導体、ｎ形単結晶５ｉＧｅとｐ
形単位結晶５ｉＧｅとのヘテロ接合型バイポーラトラン
ジスタのバンド構造図である。分子線エピタキシャル法
で形成したｐ形Ｓ ｉ ｏ＊ｓＧ ｅ Ｏ＊２半導体の
禁制帯幅は実効的に１．ＯｅＶで、Ｓｉ半導体の価電子
帯とのエネルギー差（ΔＥｖ）は０．１５ｅＶである。
形単位結晶５ｉＧｅとのヘテロ接合型バイポーラトラン
ジスタのバンド構造図である。分子線エピタキシャル法
で形成したｐ形Ｓ ｉ ｏ＊ｓＧ ｅ Ｏ＊２半導体の
禁制帯幅は実効的に１．ＯｅＶで、Ｓｉ半導体の価電子
帯とのエネルギー差（ΔＥｖ）は０．１５ｅＶである。
このため、正孔のエミッター層へ注入が阻止される。第
２図は、該ｎ十形Ｓｉ半導体とｐ形単結晶５ｉＧｅの界
面にｎ形単結晶５ｉＧｅが存在しない従来のトランジス
タ構造の場合で、ｐｎホモ接合とヘテロ接合界面が一致
しているためＳｉと５ｉＧｅ界面に存在する界面準位で
注入された正孔が再結合する構造となっている。第３図
は、ｎ形Ｓ ｉ Ｇ ｅ半導体層の組成を傾斜させたも
のでＳｉと５ｉＧｅ界面の準位が減少し電界効果により
ｎ÷形半導体への正孔の注入が防止される。
２図は、該ｎ十形Ｓｉ半導体とｐ形単結晶５ｉＧｅの界
面にｎ形単結晶５ｉＧｅが存在しない従来のトランジス
タ構造の場合で、ｐｎホモ接合とヘテロ接合界面が一致
しているためＳｉと５ｉＧｅ界面に存在する界面準位で
注入された正孔が再結合する構造となっている。第３図
は、ｎ形Ｓ ｉ Ｇ ｅ半導体層の組成を傾斜させたも
のでＳｉと５ｉＧｅ界面の準位が減少し電界効果により
ｎ÷形半導体への正孔の注入が防止される。
従って、本発明により、従来問題であったヘテロ接合部
での少数キャリヤ再結合を著しく低減して高周波特性を
改善でき、かつトランジスタの電流利得を増大できる。
での少数キャリヤ再結合を著しく低減して高周波特性を
改善でき、かつトランジスタの電流利得を増大できる。
以下、本発明の詳細な説明する。
実施例Ｉ
ＮＰＮ型トランシタ素子への本発明の適用例につき、第
４図を用いて説明する。
４図を用いて説明する。
１．２と３はそれぞれエミッタ電極、ベース電極及びコ
レクタ電極である。ｐバー１部４及びｎ−ｎ十形コレ９
５部５及び６はイオン打ち込みの熱処理により作られ、
それらの製法は公知である。
レクタ電極である。ｐバー１部４及びｎ−ｎ十形コレ９
５部５及び６はイオン打ち込みの熱処理により作られ、
それらの製法は公知である。
ｎ十形エミッタ部７はｐ形ベース部４上に設けら
′れ、ヘテロ接合半導体からなり、ヘテロ接合を形成す
る。
′れ、ヘテロ接合半導体からなり、ヘテロ接合を形成す
る。
なお、図中８は、ベース部のｐ十領域である。
該ｐ形ベース半導体として、５ｉＧｅ合金半導体を用い
、分子線エピタキシャル成長法により成長した。この方
法では、超高真空下での真空蒸着を行う。まず、Ｂドー
プのｐドープのｎ形Ｓ ｉｏ、ａＧ ｅｏ、ｚ半導体層
を蒸着し、その後Ｐドープのｎ形Ｓ ｉｏ、ｇＧ ｅｏ
、ｚ半導体層を蒸着した。ついで、Ｐドープのｎ十形Ｓ
ｉ半導体層を蒸着した。
、分子線エピタキシャル成長法により成長した。この方
法では、超高真空下での真空蒸着を行う。まず、Ｂドー
プのｐドープのｎ形Ｓ ｉｏ、ａＧ ｅｏ、ｚ半導体層
を蒸着し、その後Ｐドープのｎ形Ｓ ｉｏ、ｇＧ ｅｏ
、ｚ半導体層を蒸着した。ついで、Ｐドープのｎ十形Ｓ
ｉ半導体層を蒸着した。
基板温度は７５０℃とする。得られたヘテロ半導体層は
単結晶で、そのヘテロ接合トランジスタの電流利得は５
００と良好な値を示した。
単結晶で、そのヘテロ接合トランジスタの電流利得は５
００と良好な値を示した。
実施例２
実施例１のｎ形５ｉＧｅ半専体層として、傾斜組成を有
する５ｉＧａ半心体を用いる場合につき説明する。
する５ｉＧａ半心体を用いる場合につき説明する。
該Ｓ ｉ Ｇ ｅ半導体を形成するため、熱ＣＶＤ法を
用い、原料ガスであるＳｉＨ４とＧ ｅ Ｈａの組成を
徐々に変化させて、該５ｉＧｅ半導体の組成を連続的に
変化された。このときのバンド構造は第３図のとおりで
ある。作製したトランジスタの電流利得は約４００であ
った。
用い、原料ガスであるＳｉＨ４とＧ ｅ Ｈａの組成を
徐々に変化させて、該５ｉＧｅ半導体の組成を連続的に
変化された。このときのバンド構造は第３図のとおりで
ある。作製したトランジスタの電流利得は約４００であ
った。
実施例３
実施例１のｎ形Ｓ ｉ Ｇ ｅ半導体層として、Ｓｉ半
導体と５ｉＧｅ半導体を積層したｎ形Ｓ ｉ Ｇ ｅ歪
超格子層を用いた場谷につき説明する。
導体と５ｉＧｅ半導体を積層したｎ形Ｓ ｉ Ｇ ｅ歪
超格子層を用いた場谷につき説明する。
該５ｉＧｅ半導体を形成するため、熱ＣＶＤ法を用い、
５ｉＨａ とＧａＨ４の混合ガスを用いまずＳ ｉ Ｇ
ｅ半導体薄層、その後ＳｉＨ４のみでＳｉ半導体薄層
と連続的に変化させ５ｉＧｅ／Ｓｉの超格子層を形成し
た。その際、ＳｉＨ４／Ｇ ｅ Ｈ＆混合ガス比を実質
的に増加させてｎ形Ｓ ｉ Ｇ ｅ半導体シリコン層の
禁制帯幅をｐ形５ｉＧｅからｎ −Ｓ ｉの方向へ増加
させた。この積層型５ｉＧｅ半導体層をもちいて作成し
たトランジスタの電流利得は約１０００と良好な値を示
した。
５ｉＨａ とＧａＨ４の混合ガスを用いまずＳ ｉ Ｇ
ｅ半導体薄層、その後ＳｉＨ４のみでＳｉ半導体薄層
と連続的に変化させ５ｉＧｅ／Ｓｉの超格子層を形成し
た。その際、ＳｉＨ４／Ｇ ｅ Ｈ＆混合ガス比を実質
的に増加させてｎ形Ｓ ｉ Ｇ ｅ半導体シリコン層の
禁制帯幅をｐ形５ｉＧｅからｎ −Ｓ ｉの方向へ増加
させた。この積層型５ｉＧｅ半導体層をもちいて作成し
たトランジスタの電流利得は約１０００と良好な値を示
した。
本発明によれば、電流利得が高くかつ遮断周波数が高い
トランジスタを容易に提供できるので、各種電子装置の
高集積化、高性能化、小型化などに寄与できる効果があ
る。又、ベース層のバンドギャップが小さいので低温で
もキャリヤの損失が起こらず有効に動作することができ
る。
トランジスタを容易に提供できるので、各種電子装置の
高集積化、高性能化、小型化などに寄与できる効果があ
る。又、ベース層のバンドギャップが小さいので低温で
もキャリヤの損失が起こらず有効に動作することができ
る。
第１図と第３図は本発明の詳細な説明するための図、第
２図は従来のヘテロ接合型構造を説明する図、第４図は
本発明の基本構成を示す図である。
２図は従来のヘテロ接合型構造を説明する図、第４図は
本発明の基本構成を示す図である。
Claims (1)
- 【特許請求の範囲】 １、結晶シリコン半導体とシリコン・ゲルマニューム合
金半導体から構成されたヘテロ接合型デバイスにおいて
、該結晶シリコン半導体にシリコン・ゲルマニューム合
金半導体を接合し該合金半導体とは異なる導電型のシリ
コン・ゲルマニューム合金半導体を接合し、ついで結晶
シリコン半導体を積層したことを特徴とするヘテロ接合
型半導体デバイス。 ２、前記ヘテロ接合を形成するシリコン・ゲルマニュー
ム合金半導体の組成を連続的に変化させたことを特徴と
する特許請求の範囲第１項記載のヘテロ接合型半導体デ
バイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12570788A JPH01296664A (ja) | 1988-05-25 | 1988-05-25 | ヘテロ接合型デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12570788A JPH01296664A (ja) | 1988-05-25 | 1988-05-25 | ヘテロ接合型デバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01296664A true JPH01296664A (ja) | 1989-11-30 |
Family
ID=14916741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12570788A Pending JPH01296664A (ja) | 1988-05-25 | 1988-05-25 | ヘテロ接合型デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01296664A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5266813A (en) * | 1992-01-24 | 1993-11-30 | International Business Machines Corporation | Isolation technique for silicon germanium devices |
| US5668396A (en) * | 1992-11-27 | 1997-09-16 | Nec Corporation | Bipolar transistor having thin intrinsic base with low base resistance and method for fabricating the same |
| US5962880A (en) * | 1996-07-12 | 1999-10-05 | Hitachi, Ltd. | Heterojunction bipolar transistor |
-
1988
- 1988-05-25 JP JP12570788A patent/JPH01296664A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5266813A (en) * | 1992-01-24 | 1993-11-30 | International Business Machines Corporation | Isolation technique for silicon germanium devices |
| US5668396A (en) * | 1992-11-27 | 1997-09-16 | Nec Corporation | Bipolar transistor having thin intrinsic base with low base resistance and method for fabricating the same |
| US5962880A (en) * | 1996-07-12 | 1999-10-05 | Hitachi, Ltd. | Heterojunction bipolar transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0541971B1 (en) | A graded bandgap single-crystal emitter heterojunction bipolar transistor | |
| US7135721B2 (en) | Heterojunction bipolar transistor having reduced driving voltage requirements | |
| JP2804095B2 (ja) | ヘテロ接合バイボーラトランジスタ | |
| JPH04278545A (ja) | 半導体装置および半導体装置の製造方法 | |
| US5285089A (en) | Diamond and silicon carbide heterojunction bipolar transistor | |
| Zhou et al. | Si/SiGe heterostructures and devices | |
| US6171920B1 (en) | Method of forming heterojunction bipolar transistor having wide bandgap, low interdiffusion base-emitter junction | |
| US5338942A (en) | Semiconductor projections having layers with different lattice constants | |
| US20040084692A1 (en) | Graded- base- bandgap bipolar transistor having a constant - bandgap in the base | |
| JPH09283533A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH01296664A (ja) | ヘテロ接合型デバイス | |
| US4972246A (en) | Effective narrow band gap base transistor | |
| JP2000031162A (ja) | ヘテロ接合バイポーラトランジスタ | |
| Iyer et al. | Narrow band gap base heterojunction bipolar transistors using Si Ge alloys | |
| JPH047096B2 (ja) | ||
| JP2625879B2 (ja) | 半導体装置 | |
| Rosencher | Device application: work to date | |
| JP4158683B2 (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ | |
| JP3183882B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH02150032A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2522358B2 (ja) | ゲルマニウムを用いたヘテロ構造バイポ―ラ・トランジスタ | |
| JP2801646B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3990989B2 (ja) | ヘテロバイポーラトランジスタ | |
| JPH01187863A (ja) | 半導体装置 | |
| JPH021933A (ja) | 半導体装置の製造方法 |