JP3990989B2 - ヘテロバイポーラトランジスタ - Google Patents
ヘテロバイポーラトランジスタ Download PDFInfo
- Publication number
- JP3990989B2 JP3990989B2 JP2003016050A JP2003016050A JP3990989B2 JP 3990989 B2 JP3990989 B2 JP 3990989B2 JP 2003016050 A JP2003016050 A JP 2003016050A JP 2003016050 A JP2003016050 A JP 2003016050A JP 3990989 B2 JP3990989 B2 JP 3990989B2
- Authority
- JP
- Japan
- Prior art keywords
- base region
- region
- content
- base
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の属する技術分野】
本発明は、シリコンを含む半導体層を利用したヘテロバイポーラトランジスタに係り、特に、低駆動電圧化対策に関する。
【0002】
【従来の技術】
従来より、エミッタ領域のバンドギャップがベース領域よりも大きくなるように、エミッタ領域とベース領域の組成を変化させることにより、エミッタの注入効率を大幅に向上させ、トランジスタの特性を向上させるヘテロバイポーラトランジスタ(以下、HBTという)は高機能素子として注目を集めている。このHBTは、特に高周波特性が優れていることからマイクロ波・ミリ波帯域でのデバイスとして用いられつつある。HBTは、従来、III-V族化合物半導体であるGaAsとAlGaAsとの組み合わせなどにより作製されていたが、近年、SiGe層からなるベース層のバンドギャップがSiより小さいことを利用したSiGeHBTの研究開発がさかんに進められている。
【0003】
SiGeHBTは、Geのバンドギャップ(室温時0.66eV)がSiのバンドギャップ(室温時1.12eV)より小さく、SiGe混晶がSiよりバンドギャップが小さくなることを利用している。そして、エミッタ領域としてSi層をベース領域としてSiGe層をそれぞれ用い、エミッタ層に対してベース層のバンドギャップを小さくすることで、ホモSiバイポーラトランジスタでの駆動電圧(約0.7V)より低い電圧で駆動させることが可能となる。ここでの駆動電圧とは、バイポーラトランジスタが能動領域において、ベース・エミッタ間の電圧がベース・エミッタ間の拡散電位に等しくなった状態を指す。つまり、NPNバイポーラトランジスタにおいては、エミッタ層とベース層との価電子帯端のエネルギ差をある程度大きくして、ベース層からエミッタ層への正孔の注入を抑制しつつ、エミッタ層とベース層との伝導帯端のエネルギ差を小さくできることから、駆動電圧を低電圧化することができる。
【0004】
また、HBTでは、ベース領域のGe含有率をエミッタ領域からコレクタ領域へ向かう方向に徐々に増加させることにより、ベース領域のバンドギャップがエミッタ領域からコレクタ領域に向かう方向に徐々に小さくする傾斜組成を構成することが可能になる。この傾斜組成によって生じる電界により、ベース層中に注入されたキャリアが加速されドリフト走行する。このドリフト電界によって、拡散によるキャリアの速度より高速にできるため、ベース走行時間の短縮が図られ遮断周波数(fT )を向上させることも可能となる。
【0005】
しかし、Geの格子定数(5.65Å)がSiの格子定数(5.43Å)と異なるので、Geの含有率を大きくすると格子定数差による歪みに起因する転位が発生し、電気的特性が劣化する。すなわち、より低電圧駆動化を進めるには、SiGe層におけるGeの含有率を大きくする必要があるが、上述のように、SiGe層におけるGeの含有率を高くすると、Si層との格子定数差がより大きくなるので、Geの含有率には上限がある。そこで、C結晶の格子定数がSi結晶の格子定数よりも小さいことに着目して、SiGe層にCを含有させたSiGeC混晶では歪みを低減させることが可能となる(非特許文献1参照)。そして、Si層とSiGeC層との間のヘテロ接合を利用したHBTが考えられるが、このHBTにおいては、熱処理時にベース領域中に含まれる不純物がコレクタ領域側に拡散することにより、ベース・コレクタ間にいわゆるパラスティックバリアが形成される問題がある(非特許文献2参照)。そして、このパラスティックバリアが形成されることで、電流増倍率(β)の低下、アーリー電圧Vaや遮断周波数fT の劣化がおこる。これを解決するために、ベース・コレクタ間にアンドープのスペーサ層を介在する方法がある(非特許文献3参照)。Cは不純物拡散を抑制する効果がある(非特許文献4参照)。この効果により、ベース領域のp型不純物であるボロンのプロファイルが維持され、アーリー電圧Vaや遮断周波数fT などの特性が向上することが期待されている。
【0006】
【非特許文献1】
L. D. Lanzerotti, A. St. Amour, C. W. Liu, J. C. Strum, J. K. Watanabe and N. D. Theodore, IEEE Electron Device Letters, Vol.17 No.7 334(1996)
【非特許文献2】
J. W. Slotboom, G. Streutker, A. Pruijmboom and D. J. Gravesteijn, IEEE Electron Device Letters 12 p.p. 486 (1991)
【非特許文献3】
E. J. Prinz, P. M. Garone, P. V. Schwartz, X. Xiano and J. C. Strum, IEDM Technology Digital p.p.853 (1991))。
【非特許文献4】
L. D. Lanzerotti, J. C. Strum, E. Stach, R. Hull, T. Buyuklimanli and C. Magee, Applied Physics Letters 70 (23) 3125 (1997)
【0007】
【発明が解決しようとする課題】
しかしながら、従来のSiGeC/Siヘテロ接合を利用したSiGeC−HBTにおいては、以下のような問題があった。
【0008】
電流増倍率をより向上させるなどのために、SiGeC−HBTのベース領域であるSiGeC層のバンドギャップをより小さくするには、Geの含有率をより大きくしなければならない。このとき、上述のように、Ge含有率の増大に伴う格子歪みを低減するには、Cの含有率を大きくすればよい。しかるに、本発明者達の行なった実験によると、例えば、Cの含有率が0.8%以上であるSiGeC層をベース領域として用いたHBTにおいて、ベース電流のn値が約2となるなど、Cの含有率を高くするとHBTの高周波特性が劣化することがわかった。以下、本発明者達の行なった実験結果について説明する。
【0009】
図8(a),(b)は、それぞれ順に、SiGe0.268 HBT,SiGe0.268 C0.0091HBTのガンメルプロットを示す図である。図9(a),(b)は、それぞ順に、SiGe0.268 HBT,SiGe0.268 C0.0091HBTの電流増倍率(β)を示す図である。ただし、本明細書において、「SiGe0.268 HBT」,「SiGe0.268 C0.0091HBT」などと表記するときは、Siの組成率は、1から他の材料(Ge,Cなど)の含有率を差し引いた値であることを意味する。
【0010】
図8(a),(b)を比較するとわかるように、SiGe0.268 C0.0091HBTのベース電流Ibのn値(傾き)は、SiGe0.268 HBTのn値に比べて著しく劣化している。また、図9(a),(b)を比較するとわかるように、SiGe0.268 C0.0091HBTの電流増倍率βは最大値でも50しかなく、SiGe0.268 HBTの電流増倍率βの最大値が400であるのに比べて劣化している。この原因は、SiGeC−HBTにおいてCの含有率が1%に近くなると再結合電流が増大することからn値が劣化し、このn値の劣化によって、電流増倍率βが低下するものと思われる。
【0011】
図10は、SiGe0.268 HBT,SiGe0.268 C0.0091HBTのエミッタ・ベース間のダイオード特性の順方向の電流電圧特性の測定結果と、電子の再結合電流と拡散電流の和の計算値の測定結果とのフィッティングを調べるための図である。同図においては、ダイオードの電子の再結合電流と拡散電流の和の計算値をエミッタ・ベース間の空乏層中での再結合寿命(τr )をパラメータとして測定結果とフィッティングさせている。このダイオード特性の結果から分かるように、Cの含有率が0%のSiGeC層(つまりSiGe層)においては再結合寿命が約100nsecであるのに対して、Cの含有率が0.91%のSiGeC層においては再結合寿命が約400psecになる。このように、Cの含有率が1%に近くなると再結合寿命が著しく小さくなって再結合電流が非常に大きくなる結果、特性の劣化が生じているものと考えられる。
【0012】
図11(a),(b)は、それぞれ順に、ベース領域に均一にGeを含有しているSiGe0.268 HBTのベース領域における再結合寿命を1×10-5secから1×10-9secまで変化させてガンメルプロット,電流増倍率をシミュレ−ションした結果を示す図である。図11(a)からわかるように、再結合寿命が小さくなると、コレクタ電流はあまり影響は受けないものの、ベ−ス電流の再結合電流が非常に大きくなることによってn値が劣化することがわかる。また、図11(b)からわかるように、再結合寿命が小さくなると、上述のようにベ−ス電流の再結合電流が増加することによって電流増倍率βが大幅に低下する。このように、再結合寿命が小さくなった場合、トランジスタの特性を劣化させる原因となる。
【0013】
Cの含有率が高いSiGeC−HBTにおいて、再結合寿命が小さくなる原因の一つとして、Cの含有率が高いSiGeC結晶の場合、結晶中の格子間位置に存在するCの量が増加することが挙げられる。この格子間位置に存在するCが再結合準位を構成し、再結合電流を増加させると考えられる。
【0014】
本発明の目的は、エミッタ・ベ−ス間の再結合電流の減少と、低電圧駆動化,高周波特性の向上とを併せて実現しうるヘテロバイポーラトランジスタを提供することにある。
【0015】
【課題を解決するための手段】
本発明の第1のヘテロバイポーラトランジスタは、基板上に設けられ、Siを含む半導体材料からなる第1導電型のコレクタ領域と、上記コレクタ領域の上に設けられ、C含有率が不均一であるSi1-x-y Gex Cy 層(0<x<1,0<y<1)からなる第2導電型のベース領域と、上記ベース領域の上に設けられ、上記ベース領域との間でヘテロ接合を形成するSiを含む半導体材料からなる第1導電型のエミッタ領域とを備え、上記ベース領域のうちC含有率が最大の部分は、上記エミッタ領域に隣接する領域とは離れており、上記ベース領域のうち上記エミッタ領域に隣接する領域を除く領域が、上記エミッタ領域から上記コレクタ領域に向かう方向にC含有率が増大する組成を有する。
【0016】
これにより、ベース領域のうちエミッタ領域に隣接する領域では比較的C含有率が低いので、エミッタ・ベース接合部に形成される空乏層にはC含有率の高い領域が少なくなり、空乏層における再結合中心の数を低減することができる。よって、再結合中心が空乏層に存在することに起因する再結合電流を抑制することができる。すなわち、SiGeC層からなるベース領域を利用したヘテロ接合を利用して、低駆動電圧化を図りつつ、電流増倍率や高周波特性などの電気的特性の改善を図ることができる。そして、ベース領域のうちエミッタ領域に隣接する領域を除く領域が、エミッタ領域から上記コレクタ領域に向かう方向にC含有率が増大する組成を有することにより、C含有率が高く再結合中心の多い領域をできるだけエミッタ・ベース接合部から遠ざけて、再結合電流を抑制しつつ、低駆動電圧化を図ることができるという利点がある。
【0017】
本発明の第2のヘテロバイポーラトランジスタは、基板上に設けられ、Siを含む半導体材料からなる第1導電型のコレクタ領域と、上記コレクタ領域の上に設けられ、C含有率が不均一であるSi1−x−y Gex Cy 層(0<x<1,0<y<1)からなる第2導電型のベース領域と、上記ベース領域の上に設けられ、上記ベース領域との間でヘテロ接合を形成するSiを含む半導体材料からなる第1導電型のエミッタ領域とを備え、上記ベース領域のうちC含有率が最大の部分は、上記エミッタ領域に隣接する領域とは離れており、上記ベース領域は、上記コレクタ領域に隣接する領域を含む第1ベース領域と、上記エミッタ領域に隣接する領域を含む第2ベース領域とに分けられており、第1ベース領域の少なくとも第2ベース領域側端部のバンドギャップが上記第2ベース領域のバンドギャップと等しいか小さく、上記第1ベース領域のCの含有率は、上記第2ベース領域のCの含有率よりも大きく、且つ、上記第1ベース領域のGeの含有率は、上記第2ベース領域のGeの含有率よりも大きく、上記第2ベース領域のGeの含有率及びCの含有率は一定であり、上記第1ベース領域の少なくとも第2ベース領域側端部と第2ベース領域とにおけるGe含有率の差をΔxとし、第1ベース領域の少なくとも第2ベース領域側端部と第2ベース領域とにおけるC含有率の差をΔyとしたときに、Δx≧4.288Δyの関係がある。
【0018】
これにより、ベース領域のうちエミッタ領域に隣接する領域では比較的C含有率が低いので、エミッタ・ベース接合部に形成される空乏層にはC含有率の高い領域が少なくなり、空乏層における再結合中心の数を低減することができる。よって、再結合中心が空乏層に存在することに起因する再結合電流を抑制することができる。すなわち、SiGeC層からなるベース領域を利用したヘテロ接合を利用して、低駆動電圧化を図りつつ、電流増倍率や高周波特性などの電気的特性の改善を図ることができる。そして、第1ベース領域の少なくとも第2ベース領域側端部のバンドギャップが上記第2ベース領域のバンドギャップと等しいか小さいことにより、特に低駆動電圧化を著しく図ることができる。
【0020】
【発明の実施の形態】
各実施形態について説明する前に、Si,Ge及びCを含む三元混晶半導体であるSiGeC層によってヘテロバイポーラトランジスタのベース層を構成したヘテロバイポーラトランジスタの基本的な利点について説明する。
【0021】
図1は、SiGeC三元混晶半導体におけるGe及びCの含有率とバンドギャップ,格子歪みの関係を示す状態図である。同図において、横軸はGe含有率を表し縦軸はC含有率を表し、かつ、歪み量(圧縮歪み及び引っ張り歪みを含む),バンドギャップがそれぞれ一定となる組成条件を直線によって示している。図1中、ドットハッチングを施した領域は、Si層上のSiGeC層における格子歪み量が1.0%以内で、かつバンドギャップが従来の実用的なSiGe(Ge含有率が約10%)のバンドギャップよりも小さくできる領域である。この領域は、Si1-x-y Gex Cy とあらわされるSiGeCにおいて、Geの含有率をx、Cの含有率をyとした場合、次の4つの直線
直線 ▲1▼:y=0.122x−0.032
直線 ▲2▼:y=0.1245x+0.028
直線 ▲3▼:y=0.2332x−0.0233(Ge含有率が22%以下)
直線 ▲4▼:y=0.0622x+0.0127(Ge含有率が22%以下)
によって囲まれる領域である。なお、図中、格子歪みが0%と記された直線上の組成を有するSiGeC層は、下地のSi層と格子整合している。
【0022】
したがって、エミッタ層、ベース層、コレクタ層からなるヘテロバイポーラトランジスタにおいて、ベース層を図1のドットハッチングで示された領域の組成からなるSiGeCによって構成することで、格子歪みによつ不具合を招くことなくナローバンドギャップベースを実現することができる。
【0023】
つまり、ベース層にバンドギャップが小さく、かつ格子歪み量が小さくなる材料としてSiGeC三元混晶半導体材料を選択することにより、信頼性が高く、低電圧動作、高速動作が可能なヘテロバイポーラトランジスタを実現することができる。
【0024】
なお、図1は、SiGeC層の下地層がSi単一組成を有する場合の状態図であるが、下地層がSiにGeやCを多少含む場合であっても、SiGeC層の格子歪みが1.0%以下で、かつ、下地層とSiGeC層とバンドギャップの差を大きく確保できる限り、同様の効果を発揮することができる。
【0025】
図2は、本発明の各実施形態に共通するヘテロバイポーラトランジスタ(HBT)の断面図である。同図に示すように、本実施形態のHBTは、p型不純物を含むSi基板10と、Si基板10にn型不純物(例えばリン)を導入して形成されたSiコレクタ埋め込み層11と、Siコレクタ埋め込み層11の上に設けられたC含有率の高いSiGeC層からなる第1ベース領域12と、第1ベース領域12の上に設けられたC含有率の低いSiGeC層又はSiGe層からなる第2ベース領域13と、第2ベース領域13の上に設けられたSiキャップ層14と、Siキャップ層14の上に設けられたポリシリコン膜からなるエミッタ電極15とを備えている。
【0026】
次に、このHBTの製造方法について説明する。まず、Si基板10の表面部にイオン注入法などを用いてn型の不純物となるリン(p)を濃度が約2×1017/cm3 で導入して、コレクタ埋め込み層11を形成する。そして、コレクタ埋め込み層11の上に、UHV−CVD法などにより、Cの含有率の高いSiGeC層からなる第1ベ−ス領域12と、第1ベース領域12よりもCの含有率の低いSiGeC層又はSiGe層からなる第2ベース領域13とを、順にエピタキシャル成長させる。ここで、第2ベース領域13の少なくともエミッタ領域側端部(Siキャップ層側端部)においては、C含有率を0.8%未満とする。このとき、エピタキシャル成長のソースとして、Siの原料にはシランやジシランを用い、Geの原料にはゲルマンを用い、Cの原料にはメチルシランやメチルゲルマンなどを用いる。第1,第2ベ−ス領域12,13には、例えばp型不純物となるボロン(B)を約4×1018/cm3 の濃度でド−ピングし、第1ベ−ス領域12の膜厚は約35nm程度と第2ベ−ス領域13の膜厚は約25nm程度(合計膜厚が約60nm)とする。その後、第2ベース領域13の上にSi層からなるSiキャップ層14をエピタキシャル成長させる。Siキャップ層14には不純物をド−ピングせず、Siキャップ層14の膜厚は約10nm程度とする。さらに、Siキャップ層14の上に、一部だけを開口させたシリコン酸化膜16を形成し、その開口部及びシリコン酸化膜16の上に、砒素(As)やリン(P)などのn型不純物を含むn+ 型ポリシリコン膜からなるエミッタ電極15を形成する。このエミッタ電極15には、砒素(又はリン)が約1×1020/cm3 以上の高濃度でドープされており、熱処理によってSiキャップ層14内にn型不純物を拡散させて、Siキャップ層14内にエミッタ領域14aを形成する。
【0027】
つまり、Cの含有率が高い第1ベース領域12とエミッタ層14aとの間にCの含有率の低い第2ベース領域13を介在させ、かつ、第2ベース領域13の少なくともエミッタ領域側端部におけるC含有率を0.8%未満とすることにより、第1ベース領域12においてCの含有率が高いことによって発生する再結合中心を、エミッタ・ベ−ス間の空乏層の外方になるように構成されている。そして、このように構成することにより、ベ−ス電流のn値の改善やリ−ク電流の減少を図り、図8(b),図9(b)等に示す不具合を抑制することができる。一方、Cの含有率が高い第1ベース領域12を設けることにより、従来のSi/SiGeCヘテロ接合を利用したHBTと同様に、格子歪みの発生を抑制しながら低電圧駆動化を図ることができる。これが、本発明の基本的な効果である。
【0028】
図2においては、便宜上第1ベース領域12と第2ベース領域13とに分けているが、本発明は、第1ベース領域と第2ベース領域とに分けられないものにも適用することができる。例えば、ベース層を構成するSi1-x-y Gex Cy の成分比がベース層全体で連続的に変化するような場合であってもよい。すなわち、ベース層のうちエミッタ層に隣接する領域におけるC含有率が、ベース層のコレクタ層に隣接する領域におけるC含有率よりも小さければ、本発明の基本的な効果を発揮することができるからである。
【0029】
(第1の実施形態)
図3(a),(b)は、第1の実施形態における第1ベース領域及び第2ベース領域のC及びGe含有率と不純物であるボロン(B)の濃度とを示す図、及び電圧印加時におけるエミッタ領域−ベース領域−コレクタ領域のエネルギーバンド図である。なお、図3(a)において、n型不純物の濃度の図示は省略されている。
【0030】
図3(a)に示すように、本実施形態においては、第1ベース領域12及び第2ベース領域13に亘って、Ge含有率は一定(例えば26.8%)とする。一方、Cの含有率は、第1ベース領域12においては0.91%で、第2ベース領域13においては0.35%であるとする。つまり、第1ベース領域12はSiGe0.268 C0.0091層からなり、第2ベース領域13はSiGe0.268 C0.0035層からなっている。
【0031】
このとき、SiGe0.268 C0.0091層のバンドギャップは約0.95eVであり、Ge0.268 C0.0035層のバンドギャップは約0.92eVである。このように、Ge含有率が同じ2つのSiGeC層が積層されている場合、Cの含有率が高い方のバンドギャップが大きくなるため、図3(b)に示すように、エミッタ領域14aとC含有率の高い第1ベース領域12との間に、Cの含有率の低いSiGeC層(第2ベース領域13)を介在させることにより、エミッタ・ベ−ス接合部に障壁が生じにくくなる。したがって、C含有率の低い第2ベース領域13の存在は、HBTの駆動電圧を高くするような悪影響を与えない。一方、上述のように、C含有率の低い第2ベース領域13がエミッタ領域14aと第1ベース領域12との間に介在することで、エミッタ・ベ−ス間の空乏層(図3(b)に示す領域Rdp)中の再結合電流を低減することができる。つまり、HBTにおいて再結合電流の増大に起因するn値の劣化や電流増倍率の低減を抑制しつつ、いっそうの低電圧駆動化を進めることができる。
【0032】
なお、第1ベース領域12及び第2ベース領域13との境界がなくベース層を2つの層に分けられない場合や、ベース層を3つ以上の層に分けられる場合、例えば、ベース層を構成するSi1-x-y Gex Cy の成分比がベース層全体で連続的に変化するような場合であっても、ベース層のうちエミッタ層に隣接する部分でC含有率が十分小さければ、エミッタ・ベース接合部に形成される空乏層における再結合電流の抑制効果を発揮することができる。
【0033】
−第1の実施形態に関する実験データ−
図12は、本発明の効果確認のための実験に用いたサンプルの各パラメータを表にして示す図である。図12においては、Siキャップ層14の厚みをSと表示し、第1ベース層12の厚みをD1と表示し、第2ベース層13の厚みをD2と表示し、第1ベース層12におけるGe含有率,C含有率,ボロン濃度をそれぞれNG1,NC1,NB1と表示し、第2ベース層13におけるGe含有率,C含有率,ボロン濃度をそれぞれNG2,NC2,NB2と表示している。
【0034】
図13は、図12に示すサンプルについて測定したバイアス電圧−電流特性のデータを示す図である。同図に示すように、C含有率の低い層(第2ベース領域)を設けないサンプル(No.1)では、電圧−電流特性の傾きが緩やかであることから、再結合電流が大きいことがわかる。また、C濃度の低い第2ベース領域13の厚みが10nmのサンプル(No.2)では、サンプル(No.1)に比べると電圧−電流特性の傾きがやや立ち上がり若干の再結合電流低減効果はみられるものの,その効果は小さい。また、C濃度の低い第2ベース領域13の厚みが20nmのサンプル(No.3)では電流の傾きがやや急峻となり、再結合電流の低減効果がはっきりと現れている。さらに、第2ベース層13の厚みが30nmのサンプル(No.4)では、電圧−電流特性の傾きが急峻になり、再結合電流の低減効果が非常に大きくなっている。
【0035】
なお、この実験で用いたサンプルにおいては、第1,第2ベース領域12,13における不純物(ボロン)の濃度を2×1018cm-3であり、標準的なヘテロバイポーラトランジスタのベース領域における不純物濃度1×1019cm-3に比べるとかなり低い。そのために、エミッタ・ベース接合における空乏層が広がっているものと考えられる。すなわち、ベース領域における不純物濃度を1×1019cm-3程度にした場合には、この実験で用いたサンプルよりもエミッタ・ベース接合における空乏層の広がりが狭いので、第2ベース領域13の厚みが5nm程度以上であれば、再結合電流の低減効果が得られる。
【0036】
(第2の実施形態)
図4(a),(b)は、第2の実施形態における第1ベース領域及び第2ベース領域のC及びGe含有率と不純物であるボロン(B)の濃度とを示す図、及び電圧印加時におけるエミッタ領域−ベース領域−コレクタ領域のエネルギーバンド図である。なお、図4(a)において、n型不純物の濃度の図示は省略されている。
【0037】
本実施形態においては、第1ベース領域12と第2ベース領域13とのバンドギャップが等しくなるように、2つの領域12,13のGe,C含有率を調整している点が特徴である。そのためには、Ge含有率を第1,第2ベース領域で同じ値とせずに、第1ベース領域12におけるGe含有率を第2ベース領域13よりも高くすればよい。そして、SiGeC層における組成を一般式Si1-x-y Gex Cy で表し、第1ベース領域12と第2ベース領域13とにおけるC含有率の差をΔyとしたときに、第1ベース領域12と第2ベース領域13とにおけるGe含有率の差Δxを下記式(1)
Δx=4.288Δy (1)
に基づき決定する。なお、第1ベース領域12,第2ベース領域13のいずれにおいても、Si層に対して圧縮歪みを受ける組成となっている。
【0038】
図4(a)に示すように、本実施形態においては、第1ベース領域12のGe含有率は高めの一定値(例えば31.3%)とし、第2ベース領域13のGe含有率を低い一定値(例えば26.8%)とする。一方、Cの含有率は、第1ベース領域12においては1.4%で、第2ベース領域13においては0.35%であるとする。つまり、第1ベース領域12はSiGe0.313 C0.014 層からなり、第2ベース領域13はSiGe0.268 C0.0035層からなっている。
【0039】
このとき、SiGe0.313 C0.014 層のバンドギャップは約0.92eVであり、Ge0.268 C0.0035層のバンドギャップも約0.92eVであって、図4(b)に示すように、2つのベース領域12,13における伝導帯端はフラットになる。このように、バンドギャップが同じ2つのSiGeC層が積層されている場合、よりいっそうの低電圧駆動化を図ることができる。そして、上述のように、C含有率の低い第2ベース領域13がエミッタ領域14aと第1ベース領域12との間に介在することで、エミッタ・ベ−ス間の空乏層(図4(b)に示す領域Rdp)中の再結合電流を低減することができる。つまり、HBTにおいて再結合電流の増大に起因するn値の劣化や電流増倍率の低減を抑制しつつ、特に著しい低電圧駆動化を進めることができる。
【0040】
また、2つのベース領域12,13における伝導帯端がフラットであることにより、キャリアの走行の障害となるヘテロ障壁が存在しなくなるので、ヘテロバイポーラトランジスタの動作の高速化を図ることができる。
【0041】
(第3の実施形態)
図5(a),(b)は、第3の実施形態における第1ベース領域及び第2ベース領域のC及びGe含有率と不純物であるボロン(B)の濃度とを示す図、及び電圧印加時におけるエミッタ領域−ベース領域−コレクタ領域のエネルギーバンド図である。なお、図5(a)において、n型不純物の濃度の図示は省略されている。
【0042】
本実施形態においては、第1ベース領域12と第2ベース領域13の境界部おける両者のバンドギャップを等しくし、第1ベース領域12のバンドギャップがベース走行電子を加速する方向に変化するように、第1,第2ベース領域12,13のGe,C含有率を調整している点が特徴である。そのために、SiGeC層における組成を一般式Si1-x-y Gex Cy で表し、第1ベース領域12の第2ベース領域側端部と第2ベース領域13とにおけるC含有率の差をΔyとしたときに、第1ベース領域12の第2ベース領域側端部と第2ベース領域13とにおけるGe含有率の差Δxを上記式(1)に基づき決定する。そして、第1ベース領域12におけるGe含有率を、第2ベース領域側端部からコレクタ埋め込み層11に向かう方向に増大させる。
【0043】
図5(a)に示すように、本実施形態においては、第1ベース領域12の第2ベース領域側端部におけるGe含有率を高めの値(例えば20.0%)とし、第1ベース領域12のコレクタ埋め込み層側端部におけるGe含有率をさらに高めの値(例えば30%)とし、第2ベース領域13のGe含有率は低い一定値(例えば15.2%)とする。一方、Cの含有率は、第1ベース領域12においては高めの一定値(例えば1.4%)で、第2ベース領域13においては低めの一定値(例えば0.3%)であるとする。つまり、第1ベース領域12の第2ベース領域側端部はSiGe0.20C0.014 層からなり、第1ベース領域12のコレクタ埋め込み層側端部はSiGe0.30C0.014 層からなり、第2ベース領域13はSiGe0.152 C0.003 層からなっている。
【0044】
このとき、Ge0.20C0.014 層のバンドギャップは約1.02eVであり、SiGe0.152 C0.003 層のバンドギャップも約1.02eVであって、図5(b)に示すように、2つのベース領域12,13の境界部におけるバンドギャップは等しい。一方、第1ベース領域12のコレクタ埋め込み層側端部におけるバンドギャップは約0.93eVである。したがって、第1ベース領域12において、バンドギャップが第2ベース領域側端部からコレクタ埋め込み層11に向かう方向に徐々に小さくなるように変化しているので、第1ベース領域12における電子がドリフト電界により加速されて、電子の走行時間が短縮され、ヘテロバイポーラトランジスタの高周波特性が向上する。また、境界部においてバンドギャップが同じ2つのSiGeC層が積層されている場合、上記第2の実施形態と同様に、よりいっそうの低電圧駆動化を図ることができる。そして、上述のように、C含有率の低い第2ベース領域13がエミッタ領域14aと第1ベース領域12との間に介在することで、エミッタ・ベ−ス間の空乏層(図5(b)に示す領域Rdp)中の再結合電流を低減することができる。
【0045】
すなわち、本実施形態においては、上記第2の実施形態と同じ効果に加えて、ヘテロバイポーラトランジスタの高周波特性の改善を図ることができる。
【0046】
(第4の実施形態)
図6(a),(b)は、第4の実施形態における第1ベース領域及び第2ベース領域のC及びGe含有率と不純物であるボロン(B)の濃度とを示す図、及び電圧印加時におけるエミッタ領域−ベース領域−コレクタ領域のエネルギーバンド図である。なお、図6(a)において、n型不純物の濃度の図示は省略されている。
【0047】
本実施形態においては、第1ベース領域12と第2ベース領域13との両者のバンドギャップが等しくなり、かつ、第1,第2ベース領域12,13の境界部における格子歪みができるだけ小さくなるように、第1,第2ベース領域12,13のGe,C含有率を調整している点が特徴である。そのために、第1ベース領域12の第2ベース領域側端部におけるGe及びC含有率は第2ベース領域13と同じとしつつ、第1ベース領域12におけるGe含有率及びC含有率を、第2ベース領域側端部からコレクタ埋め込み層11に向かう方向に増大させる。その際、SiGeC層における組成を一般式Si1-x-y Gex Cy で表し、第1ベース領域12の第1ベース領域側端部を除く領域と第2ベース領域13とにおけるC含有率の差をΔyとしたときに、第1ベース領域12の第1ベース領域側端部を除く領域と第2ベース領域13とにおけるGe含有率の差Δxを上記式(1)に基づき決定する。
【0048】
図6(a)に示すように、本実施形態においては、第2ベース領域13と第1ベース領域12の第2ベース領域側端部とにおけるGe含有率を共通の値(例えば26.8%)とし、第1ベース領域12のコレクタ埋め込み層側端部におけるGe含有率を高めの値(例えば31.3%)とする。一方、Cの含有率は、第2ベース領域13と第1ベース領域12の第2ベース領域側端部とにおいては共通の値(例えば0.35%)で、第1ベース領域12のコレクタ埋め込み層側端部においてはより高めの値(例えば1.4%)であるとする。つまり、第2ベース領域13と第1ベース領域12の第2ベース領域側端部とはSiGe0.268 C0.0035層からなり、第1ベース領域12のコレクタ埋め込み層側端部はSiGe0.313 C0.014 層からなっている。
【0049】
このとき、SiGe0.268 C0.0035層のバンドギャップは約0.93eVであり、SiGe0.313 C0.014 層のバンドギャップは約0.93eVであって、図6(b)に示すように、2つのベース領域12,13におけるバンドギャップは等しい。そして、第1,第2ベース領域12,13の境界部におけるGe,C含有率がともに等しいので、境界部における格子定数の急激な変化がないことで、ベース領域全体としての格子歪みをできるだけ小さくすることができる。よって、格子歪みによる転位などの欠陥の発生を抑制することができるので、ヘテロバイポーラトランジスタの電気的特性の向上を図ることができる。
【0050】
一方、バンドギャップが同じ2つのSiGeC層が積層されている場合、上記第2の実施形態と同様に、よりいっそうの低電圧駆動化を図ることができる。そして、上述のように、C含有率の低い第2ベース領域13がエミッタ領域14aと第1ベース領域12との間に介在することで、エミッタ・ベ−ス間の空乏層(図6(b)に示す領域Rdp)中の再結合電流を低減することができる。
【0051】
すなわち、本実施形態においては、上記第2の実施形態と同じ効果に加えて、欠陥の発生の抑制によりヘテロバイポーラトランジスタの電気的特性の改善を図ることができる。
【0052】
(第5の実施形態)
図7(a),(b)は、第5の実施形態における第1ベース領域及び第2ベース領域のC及びGe含有率と不純物であるボロン(B)の濃度とを示す図、及び電圧印加時におけるエミッタ領域−ベース領域−コレクタ領域のエネルギーバンド図である。なお、図7(a)において、n型不純物の濃度の図示は省略されている。
【0053】
本実施形態においては、第1ベース領域12と第2ベース領域13の境界部おける両者のバンドギャップを等しくし、第1ベース領域12のバンドギャップがベース走行電子を加速する方向に変化させるとともに、第1,第2ベース領域12,13の境界部における格子歪みができるだけ小さくなるように、第1,第2ベース領域12,13のGe,C含有率を調整している点が特徴である。そのために、第1ベース領域12の第2ベース領域側端部におけるGe及びC含有率は第2ベース領域13と同じとしつつ、第1ベース領域12におけるC含有率及びGe含有率を、第2ベース領域側端部からコレクタ埋め込み層11に向かう方向に増大させる。
【0054】
図7(a)に示すように、本実施形態においては、第2ベース領域13と第1ベース領域12の第2ベース領域側端部とにおけるGe含有率を共通の値(例えば15.2%)とし、第1ベース領域12のコレクタ埋め込み層側端部におけるGe含有率を高めの値(例えば30%)とする。一方、Cの含有率は、第2ベース領域13と第1ベース領域12の第2ベース領域側端部とにおいては共通の値(例えば0.3%)で、第1ベース領域12のコレクタ埋め込み層側端部においてはより高めの値(例えば1.4%)であるとする。つまり、第2ベース領域13と第1ベース領域12の第2ベース領域側端部とはSiGe0.152C0.003層からなり、第1ベース領域12のコレクタ埋め込み層側端部はSiGe0.30C0.014 層からなっている。
【0055】
このとき、SiGe0.152C0.003層のバンドギャップは約1.02eVであり、SiGe0.30C0.014 層バンドギャップは約0.93eVである。したがって、第1ベース領域12において、バンドギャップが第2ベース領域側端部からコレクタ埋め込み層11に向かう方向に徐々に小さくなるように変化しているので、第1ベース領域12における電子がドリフト電界により加速されて、電子の走行時間が短縮され、ヘテロバイポーラトランジスタの高周波特性が向上する。そして、第1,第2ベース領域12,13の境界部におけるGe,C含有率がともに等しいので、境界部における格子定数の急激な変化がないことで、ベース領域全体としての格子歪みをできるだけ小さくすることができる。よって、格子歪みによる転位などの欠陥の発生を抑制することができるので、ヘテロバイポーラトランジスタの電気的特性の向上を図ることができる。
【0056】
また、境界部においてバンドギャップが同じ2つのSiGeC層が積層されている場合、上記第2の実施形態と同様に、よりいっそうの低電圧駆動化を図ることができる。そして、上述のように、C含有率の低い第2ベース領域13がエミッタ領域14aと第1ベース領域12との間に介在することで、エミッタ・ベ−ス間の空乏層(図7(b)に示す領域Rdp)中の再結合電流を低減することができる。
【0057】
すなわち、本実施形態においては、上記第3の実施形態と第4の実施形態の効果を併せて発揮することができる。
【0058】
(その他の実施形態)
なお、上記各実施形態においては、第2ベース領域13がSiGeC層である場合のみについて説明したが、上記各実施形態は、第2ベース領域13がSiGe層によって構成されているものについても適用することができる。
【0059】
【発明の効果】
本発明のヘテロバイポーラトランジスタによれば、SiGeC層からなるベース領域のうちエミッタ領域に隣接する領域のC含有率を、コレクタ領域に隣接領域のC含有率よりも小さくしたので、再結合電流の抑制により、低駆動電圧化を図りつつ、電流増倍率や高周波特性などの電気的特性の改善を図ることができる。
【図面の簡単な説明】
【図1】SiGeC三元混晶半導体におけるGe及びCの含有率とバンドギャップ,格子歪みの関係を示す状態図である。
【図2】本発明の各実施形態に共通するヘテロバイポーラトランジスタ(HBT)の断面図である。
【図3】(a),(b)は、第1の実施形態におけるHBTのC,Ge含有率とボロン濃度とを示す図、及び電圧印加時におけるエネルギーバンド図である。
【図4】(a),(b)は、第2の実施形態におけるHBTのC,Ge含有率とボロン濃度とを示す図、及び電圧印加時におけるエネルギーバンド図である。
【図5】(a),(b)は、第3の実施形態におけるHBTのC,Ge含有率とボロン濃度とを示す図、及び電圧印加時におけるエネルギーバンド図である。
【図6】(a),(b)は、第4の実施形態におけるHBTのC,Ge含有率とボロン濃度とを示す図、及び電圧印加時におけるエネルギーバンド図である。
【図7】(a),(b)は、第5の実施形態におけるHBTのC,Ge含有率とボロン濃度とを示す図、及び電圧印加時におけるエネルギーバンド図である。
【図8】(a),(b)は、それぞれ順に、SiGe0.268 HBT,SiGe0.268 C0.0091HBTのガンメルプロットを示す図である。
【図9】(a),(b)は、それぞ順に、SiGe0.268 HBT,SiGe0.268 C0.0091HBTの電流増倍率(β)を示す図である。
【図10】SiGe0.268 HBT,SiGe0.268 C0.0091HBTのエミッタ・ベース間のダイオード特性の順方向の電流電圧特性の測定結果と、電子の再結合電流と拡散電流の和の計算値の測定結果とのフィッティングを調べるための図である。
【図11】(a),(b)は、それぞれ順に、ベース領域に均一にGeを含有しているSiGe0.268 HBTのベース領域における再結合寿命を変化させてガンメルプロット,電流増倍率をシミュレ−ションした結果を示す図である。
【図12】本発明の効果確認のための実験に用いたサンプルのパラメータを表にして示す図である。
【図13】図12に示すサンプルについて測定したバイアス電圧−電流特性のデータを示す図である。
【符号の説明】
10 Si基板
11 コレクタ埋め込み層
12 第1ベース領域
13 第2ベース領域
14 Siキャップ層
14a エミッタ領域
15 エミッタ電極
Claims (2)
- 基板上に設けられ、Siを含む半導体材料からなる第1導電型のコレクタ領域と、
上記コレクタ領域の上に設けられ、C含有率が不均一であるSi1−x−y Gex Cy 層(0<x<1,0<y<1)からなる第2導電型のベース領域と、
上記ベース領域の上に設けられ、上記ベース領域との間でヘテロ接合を形成するSiを含む半導体材料からなる第1導電型のエミッタ領域とを備え、
上記ベース領域のうちC含有率が最大の部分は、上記エミッタ領域に隣接する領域とは離れており、
上記ベース領域のうち上記エミッタ領域に隣接する領域を除く領域が、上記エミッタ領域から上記コレクタ領域に向かう方向にC含有率が増大する組成を有する、ヘテロバイポーラトランジスタ。 - 基板上に設けられ、Siを含む半導体材料からなる第1導電型のコレクタ領域と、
上記コレクタ領域の上に設けられ、C含有率が不均一であるSi1−x−y Gex Cy 層(0<x<1,0<y<1)からなる第2導電型のベース領域と、
上記ベース領域の上に設けられ、上記ベース領域との間でヘテロ接合を形成するSiを含む半導体材料からなる第1導電型のエミッタ領域とを備え、
上記ベース領域のうちC含有率が最大の部分は、上記エミッタ領域に隣接する領域とは離れており、
上記ベース領域は、上記コレクタ領域に隣接する領域を含む第1ベース領域と、上記エミッタ領域に隣接する領域を含む第2ベース領域とに分けられており、第1ベース領域の少なくとも第2ベース領域側端部のバンドギャップが上記第2ベース領域のバンドギャップと等しいか小さく、
上記第1ベース領域のCの含有率は、上記第2ベース領域のCの含有率よりも大きく、且つ、上記第1ベース領域のGeの含有率は、上記第2ベース領域のGeの含有率よりも大きく、
上記第2ベース領域のGeの含有率及びCの含有率は一定であり、
上記第1ベース領域の少なくとも第2ベース領域側端部と第2ベース領域とにおけるGe含有率の差をΔxとし、第1ベース領域の少なくとも第2ベース領域側端部と第2ベース領域とにおけるC含有率の差をΔyとしたときに、
Δx≧4.288Δy
の関係がある、ヘテロバイポーラトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003016050A JP3990989B2 (ja) | 2000-09-11 | 2003-01-24 | ヘテロバイポーラトランジスタ |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000274877 | 2000-09-11 | ||
JP2000-274877 | 2000-09-11 | ||
JP2003016050A JP3990989B2 (ja) | 2000-09-11 | 2003-01-24 | ヘテロバイポーラトランジスタ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001271109A Division JP3415608B2 (ja) | 2000-09-11 | 2001-09-07 | ヘテロバイポーラトランジスタ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004173110A Division JP2004253823A (ja) | 2000-09-11 | 2004-06-10 | ヘテロバイポーラトランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003234352A JP2003234352A (ja) | 2003-08-22 |
JP3990989B2 true JP3990989B2 (ja) | 2007-10-17 |
Family
ID=27790352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003016050A Expired - Lifetime JP3990989B2 (ja) | 2000-09-11 | 2003-01-24 | ヘテロバイポーラトランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3990989B2 (ja) |
-
2003
- 2003-01-24 JP JP2003016050A patent/JP3990989B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003234352A (ja) | 2003-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6674150B2 (en) | Heterojunction bipolar transistor and method for fabricating the same | |
US6759697B2 (en) | Heterojunction bipolar transistor | |
EP0445475B1 (en) | Heterojunction bipolar transistor | |
US5426316A (en) | Triple heterojunction bipolar transistor | |
US5352912A (en) | Graded bandgap single-crystal emitter heterojunction bipolar transistor | |
JPH0677245A (ja) | バイポーラ・トランジスタおよびその製造方法 | |
JP2804095B2 (ja) | ヘテロ接合バイボーラトランジスタ | |
JP2001338930A (ja) | 半導体装置および半導体製造方法 | |
JP3515944B2 (ja) | ヘテロバイポーラトランジスタ | |
US5912481A (en) | Heterojunction bipolar transistor having wide bandgap, low interdiffusion base-emitter junction | |
US4670767A (en) | Hetero-junction bipolar transistor having a high switching speed | |
JP3415608B2 (ja) | ヘテロバイポーラトランジスタ | |
KR20050054976A (ko) | 바이폴라 트랜지스터 | |
JP3990989B2 (ja) | ヘテロバイポーラトランジスタ | |
JP2004253823A (ja) | ヘテロバイポーラトランジスタ | |
JP3183882B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2003309128A (ja) | ダブルヘテロ接合バイポーラ・トランジスタ | |
JP2000031162A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP4158683B2 (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ | |
JPH11354531A (ja) | バイポーラトランジスタ | |
JP2001044213A (ja) | ヘテロバイポーラトランジスタ用エピタキシャルウエハ | |
JP2004087777A (ja) | ヘテロ接合型バイポーラトランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070322 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070723 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3990989 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |