JP2001338930A - 半導体装置および半導体製造方法 - Google Patents
半導体装置および半導体製造方法Info
- Publication number
- JP2001338930A JP2001338930A JP2000158711A JP2000158711A JP2001338930A JP 2001338930 A JP2001338930 A JP 2001338930A JP 2000158711 A JP2000158711 A JP 2000158711A JP 2000158711 A JP2000158711 A JP 2000158711A JP 2001338930 A JP2001338930 A JP 2001338930A
- Authority
- JP
- Japan
- Prior art keywords
- sige
- base layer
- layer
- concentration
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 168
- 239000012535 impurity Substances 0.000 claims description 64
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 29
- 238000009792 diffusion process Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 238000000605 extraction Methods 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- 230000003321 amplification Effects 0.000 abstract description 14
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 14
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 239000006185 dispersion Substances 0.000 abstract 1
- 230000007423 decrease Effects 0.000 description 11
- 229910052732 germanium Inorganic materials 0.000 description 8
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000004020 conductor Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/933—Germanium or silicon or Ge-Si on III-V
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 本発明は、コレクタ電流密度の増加時におけ
る電流増幅率の低下を最小限に抑えると同時に、コレク
タ電流のばらつきも改善できる半導体装置および半導体
製造方法を提供することを課題とする。 【解決手段】 ＳｉＧｅベース層のＧｅ濃度をエミッタ
領域側からコレクタ領域側に向かって０％から１０％ま
で増加するような傾斜Ｇｅプロファイルを備えたＳｉＧ
ｅベースバイポーラトランジスタを有する。
る電流増幅率の低下を最小限に抑えると同時に、コレク
タ電流のばらつきも改善できる半導体装置および半導体
製造方法を提供することを課題とする。 【解決手段】 ＳｉＧｅベース層のＧｅ濃度をエミッタ
領域側からコレクタ領域側に向かって０％から１０％ま
で増加するような傾斜Ｇｅプロファイルを備えたＳｉＧ
ｅベースバイポーラトランジスタを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
半導体製造方法に係り、特にコレクタ電流密度の増加時
における電流増幅率の低下を最小限に抑えると同時に、
コレクタ電流のばらつきも改善できる半導体装置および
半導体製造方法に関する。
半導体製造方法に係り、特にコレクタ電流密度の増加時
における電流増幅率の低下を最小限に抑えると同時に、
コレクタ電流のばらつきも改善できる半導体装置および
半導体製造方法に関する。
【０００２】
【従来の技術】従来技術としては、例えば、特開平７−
１４７２８７号公報に記載のものがある。すなわち、ベ
ース層およびコレクタ層がゲルマニウム（元素記号：Ｇ
ｅ）を含む単結晶シリコン層からなり、ベース−コレク
タ接合領域における寄生エネルギー障壁の発生を防止
し、遮断周波数の低下を抑制したＳｉＧｅベースバイポ
ーラトランジスタである。
１４７２８７号公報に記載のものがある。すなわち、ベ
ース層およびコレクタ層がゲルマニウム（元素記号：Ｇ
ｅ）を含む単結晶シリコン層からなり、ベース−コレク
タ接合領域における寄生エネルギー障壁の発生を防止
し、遮断周波数の低下を抑制したＳｉＧｅベースバイポ
ーラトランジスタである。
【０００３】図５は、従来のＳｉＧｅベースバイポーラ
トランジスタを説明するための素子断面図である。図５
において、２０１はＰ型シリコン基板、２０２はＮ+型
埋め込み層、２０３Ａは第１のコレクタ層、２０３Ｂは
第２のコレクタ層、２０５は絶縁分離酸化膜、２０６は
コレクタ引き出し用の拡散層、２０７は酸化膜、２０８
は外部ベース引き出し用のＰ型多結晶シリコン層、２０
９はシリコン窒化膜、２１０はＰ型ＳｉＧｅベース層
（シリコン・ゲルマニウムベース層）、２１１はシリコ
ン窒化膜、２１２はエミッタ引き出し用多結晶シリコン
膜、２１３はエミッタ層を示している。
トランジスタを説明するための素子断面図である。図５
において、２０１はＰ型シリコン基板、２０２はＮ+型
埋め込み層、２０３Ａは第１のコレクタ層、２０３Ｂは
第２のコレクタ層、２０５は絶縁分離酸化膜、２０６は
コレクタ引き出し用の拡散層、２０７は酸化膜、２０８
は外部ベース引き出し用のＰ型多結晶シリコン層、２０
９はシリコン窒化膜、２１０はＰ型ＳｉＧｅベース層
（シリコン・ゲルマニウムベース層）、２１１はシリコ
ン窒化膜、２１２はエミッタ引き出し用多結晶シリコン
膜、２１３はエミッタ層を示している。
【０００４】従来のＳｉＧｅベースバイポーラトランジ
スタにおいては、図５に示すように、Ｐ型シリコン基板
２０１には、高濃度のＮ+型埋め込み層２０２と第１の
Ｇｅ濃度分布を有する第１のコレクタ層２０３Ａと、第
２のＧｅ濃度分布を有する第２のコレクタ層２０３Ｂが
形成されている。そして第１のコレクタ層２０３Ａ上に
選択エピタキシャル成長によるＰ型ＳｉＧｅベース層２
１０とＮ型拡散層からなるエミッタ層２１３が形成され
ている。
スタにおいては、図５に示すように、Ｐ型シリコン基板
２０１には、高濃度のＮ+型埋め込み層２０２と第１の
Ｇｅ濃度分布を有する第１のコレクタ層２０３Ａと、第
２のＧｅ濃度分布を有する第２のコレクタ層２０３Ｂが
形成されている。そして第１のコレクタ層２０３Ａ上に
選択エピタキシャル成長によるＰ型ＳｉＧｅベース層２
１０とＮ型拡散層からなるエミッタ層２１３が形成され
ている。
【０００５】図６は、従来のＳｉＧｅベースバイポーラ
トランジスタの深さに対する不純物濃度およびＧｅ含有
率（ゲルマニウム含有率）のプロファイルである。従来
のＳｉＧｅベースバイポーラトランジスタにおいては、
図６に示すように、Ｎ型不純物が１０20ｃｍ-3程度ドー
ピングされた高濃度のＮ+型埋め込み層２０２上に、第
１のＧｅ濃度分布を有する第１のコレクタ層２０３Ａ
と、第２のＧｅ濃度分布（ゲルマニウム濃度分布）を有
する第２のコレクタ層２０３Ｂが形成されている。そし
て、Ｐ型不純物が５×１０18ｃｍ-3程度ドーピングされ
たＰ型ＳｉＧｅベース層２１０、およびＮ型不純物が２
×１０20ｃｍ-3程度ドーピングされたエミッタ引き出し
用多結晶シリコン膜２１２が第１のコレクタ層２０３Ａ
上に形成されている。エミッタ層２１３は、Ｎ型不純物
がドーピングされたエミッタ引き出し用多結晶シリコン
膜２１２からの不純物熱拡散により形成される。
トランジスタの深さに対する不純物濃度およびＧｅ含有
率（ゲルマニウム含有率）のプロファイルである。従来
のＳｉＧｅベースバイポーラトランジスタにおいては、
図６に示すように、Ｎ型不純物が１０20ｃｍ-3程度ドー
ピングされた高濃度のＮ+型埋め込み層２０２上に、第
１のＧｅ濃度分布を有する第１のコレクタ層２０３Ａ
と、第２のＧｅ濃度分布（ゲルマニウム濃度分布）を有
する第２のコレクタ層２０３Ｂが形成されている。そし
て、Ｐ型不純物が５×１０18ｃｍ-3程度ドーピングされ
たＰ型ＳｉＧｅベース層２１０、およびＮ型不純物が２
×１０20ｃｍ-3程度ドーピングされたエミッタ引き出し
用多結晶シリコン膜２１２が第１のコレクタ層２０３Ａ
上に形成されている。エミッタ層２１３は、Ｎ型不純物
がドーピングされたエミッタ引き出し用多結晶シリコン
膜２１２からの不純物熱拡散により形成される。
【０００６】Ｐ型ＳｉＧｅベース層２１０のＧｅ濃度分
布は、Ｐ型ＳｉＧｅベース層２１０中においてエミッタ
領域側が低く、コレクタ領域側が高い分布となってい
る。すなわち、エミッタ領域側は０％のＧｅ含有率であ
り、コレクタ領域側では１０％の含有率を有する傾斜型
の濃度分布を有している。この時のエネルギーバンド構
造を図７に示す。
布は、Ｐ型ＳｉＧｅベース層２１０中においてエミッタ
領域側が低く、コレクタ領域側が高い分布となってい
る。すなわち、エミッタ領域側は０％のＧｅ含有率であ
り、コレクタ領域側では１０％の含有率を有する傾斜型
の濃度分布を有している。この時のエネルギーバンド構
造を図７に示す。
【０００７】図７は、傾斜Ｇｅプロファイル（傾斜ゲル
マニウムプロファイル）でのエネルギーバンド図であ
る。図７に示すように、従来のＳｉＧｅベースバイポー
ラトランジスタでは、Ｐ型ＳｉＧｅベース層２１０にお
いて、Ｇｅ組成比（ゲルマニウム組成比）に対応してエ
ネルギーバンドの伝導帯側に傾斜をつけることができ
る。これにより、エミッタから注入された電子は、傾斜
型エネルギーバンド構造に起因する電界によりＰ型Ｓｉ
Ｇｅベース層２１０中で加速される。そのため、電子の
ベース走行時間を短縮し、遮断周波数ｆTを改善するこ
とができる。
マニウムプロファイル）でのエネルギーバンド図であ
る。図７に示すように、従来のＳｉＧｅベースバイポー
ラトランジスタでは、Ｐ型ＳｉＧｅベース層２１０にお
いて、Ｇｅ組成比（ゲルマニウム組成比）に対応してエ
ネルギーバンドの伝導帯側に傾斜をつけることができ
る。これにより、エミッタから注入された電子は、傾斜
型エネルギーバンド構造に起因する電界によりＰ型Ｓｉ
Ｇｅベース層２１０中で加速される。そのため、電子の
ベース走行時間を短縮し、遮断周波数ｆTを改善するこ
とができる。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
ＳｉＧｅベースバイポーラトランジスタでは、上記傾斜
Ｇｅプロファイルを用いてさらに遮断周波数ｆTを高く
するためには、Ｐ型ＳｉＧｅベース層２１０の厚さを薄
くしていく必要がある。例えば、Ｐ型ＳｉＧｅベース層
２１０の厚さは９０ｎｍ程度で、遮断周波数ｆT＝２０
ＧＨｚと記載されている。この遮断周波数ｆTを６０Ｇ
Ｈｚにするためには、Ｐ型ＳｉＧｅベース層２１０の厚
さを３０ｎｍ程度まで薄くしなければならない。その結
果、以下のような問題点が生じる。
ＳｉＧｅベースバイポーラトランジスタでは、上記傾斜
Ｇｅプロファイルを用いてさらに遮断周波数ｆTを高く
するためには、Ｐ型ＳｉＧｅベース層２１０の厚さを薄
くしていく必要がある。例えば、Ｐ型ＳｉＧｅベース層
２１０の厚さは９０ｎｍ程度で、遮断周波数ｆT＝２０
ＧＨｚと記載されている。この遮断周波数ｆTを６０Ｇ
Ｈｚにするためには、Ｐ型ＳｉＧｅベース層２１０の厚
さを３０ｎｍ程度まで薄くしなければならない。その結
果、以下のような問題点が生じる。
【０００９】まず第１の問題点は、電流増幅率ｈFE（＝
コレクタ電流／ベース電流）がコレクタ電流の広い電流
域で一定であることが特にアナログ回路では必要である
が、上記傾斜Ｇｅプロファイルを用いた場合では高電流
域で電流増幅率ｈFEが低下するため、一定である領域が
狭くなることである。
コレクタ電流／ベース電流）がコレクタ電流の広い電流
域で一定であることが特にアナログ回路では必要である
が、上記傾斜Ｇｅプロファイルを用いた場合では高電流
域で電流増幅率ｈFEが低下するため、一定である領域が
狭くなることである。
【００１０】その理由を以下に示す。上記傾斜Ｇｅプロ
ファイルのようにベース中の不純物濃度が一定で、かつ
Ｇｅ濃度が傾斜しているようなプロファイルにおいて、
コレクタ電流密度Ｊcは、以下の式１で表される。
ファイルのようにベース中の不純物濃度が一定で、かつ
Ｇｅ濃度が傾斜しているようなプロファイルにおいて、
コレクタ電流密度Ｊcは、以下の式１で表される。
【００１１】
【数１】
【００１２】従来のＳｉＧｅベースバイポーラトランジ
スタでの傾斜Ｇｅプロファイルでは、Ｐ型ＳｉＧｅベー
ス層２１０の厚さを薄くすると、エミッタ−ベース接合
およびエミッタ−ベース間空乏層が形成されている位置
のＧｅ勾配（ゲルマニウム勾配）が急峻になる。その結
果、エミッタ−ベース電圧を高くするに従って、エミッ
タ−ベース間空乏層が縮んだ時に、バンドギャップの縮
小量ΔＥg,Ge（０）が大きく減少する。そのため、上記
式１に従いコレクタ電流が減少し、電流増幅率ｈFEが大
きく低下するのである。
スタでの傾斜Ｇｅプロファイルでは、Ｐ型ＳｉＧｅベー
ス層２１０の厚さを薄くすると、エミッタ−ベース接合
およびエミッタ−ベース間空乏層が形成されている位置
のＧｅ勾配（ゲルマニウム勾配）が急峻になる。その結
果、エミッタ−ベース電圧を高くするに従って、エミッ
タ−ベース間空乏層が縮んだ時に、バンドギャップの縮
小量ΔＥg,Ge（０）が大きく減少する。そのため、上記
式１に従いコレクタ電流が減少し、電流増幅率ｈFEが大
きく低下するのである。
【００１３】そして第２の問題点は、ベースエミッタ間
に一定の電圧をかけたときに流れるコレクタ電流の大き
なばらつきが生じることである。コレクタ電流のばらつ
きは、例えば、ＥＣＬ回路のように、トランジスタを定
電流源として用いているときに、回路動作に大きな影響
を与える。
に一定の電圧をかけたときに流れるコレクタ電流の大き
なばらつきが生じることである。コレクタ電流のばらつ
きは、例えば、ＥＣＬ回路のように、トランジスタを定
電流源として用いているときに、回路動作に大きな影響
を与える。
【００１４】このコレクタ電流のばらつき原因を以下に
述べる。エミッタ層２１３は、Ｎ型不純物がドーピング
されたエミッタ引き出し用多結晶シリコン膜２１２から
の不純物熱拡散により形成されている。Ｐ型ＳｉＧｅベ
ース層２１０の厚さを薄くすると、エミッタ−ベース接
合が形成されるＧｅ勾配（ゲルマニウム勾配）が急峻に
なる。その結果、接合位置のわずかなばらつきが、バン
ドギャップの縮小量ΔＥg,Ge（０）の差となる。すなわ
ち、コレクタ電流は、バンドギャップの縮小量ΔＥg,Ge
（０）に指数関数で比例するため、大きなコレクタ電流
のばらつきとなってしまう。
述べる。エミッタ層２１３は、Ｎ型不純物がドーピング
されたエミッタ引き出し用多結晶シリコン膜２１２から
の不純物熱拡散により形成されている。Ｐ型ＳｉＧｅベ
ース層２１０の厚さを薄くすると、エミッタ−ベース接
合が形成されるＧｅ勾配（ゲルマニウム勾配）が急峻に
なる。その結果、接合位置のわずかなばらつきが、バン
ドギャップの縮小量ΔＥg,Ge（０）の差となる。すなわ
ち、コレクタ電流は、バンドギャップの縮小量ΔＥg,Ge
（０）に指数関数で比例するため、大きなコレクタ電流
のばらつきとなってしまう。
【００１５】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、コレクタ電流密度
の増加時における電流増幅率の低下を最小限に抑えると
同時に、コレクタ電流のばらつきも改善できる半導体装
置および半導体製造方法を提供する点にある。
のであり、その目的とするところは、コレクタ電流密度
の増加時における電流増幅率の低下を最小限に抑えると
同時に、コレクタ電流のばらつきも改善できる半導体装
置および半導体製造方法を提供する点にある。
【００１６】
【課題を解決するための手段】この発明の請求項１に記
載の発明の要旨は、ＳｉＧｅベース層のＧｅ濃度をエミ
ッタ領域側からコレクタ領域側に向かって０％から１０
％まで増加するような傾斜Ｇｅプロファイルを備えたＳ
ｉＧｅベースバイポーラトランジスタを有することを特
徴とする半導体装置に存する。また、この発明の請求項
２に記載の発明の要旨は、前記ＳｉＧｅベースバイポー
ラトランジスタのＰ型シリコン基板には、高濃度のＮ+
型埋め込み層と低濃度のＮ型コレクタ層が形成され、不
純物がドーピングされていないアンドープＳｉＧｅ層、
第１のＧｅ濃度分布を有する第１のＳｉＧｅベース層お
よび第２のＧｅ濃度分布を有する第２のＳｉＧｅベース
層が前記低濃度のＮ型コレクタ層上に形成され、Ｎ型拡
散層からなるエミッタ層が前記第２のＳｉＧｅベース層
に形成されて成ることを特徴とする請求項１に記載の半
導体装置に存する。また、この発明の請求項３に記載の
発明の要旨は、前記ＳｉＧｅベースバイポーラトランジ
スタは、Ｎ型不純物が１０20ｃｍ-3程度ドーピングされ
た前記高濃度のＮ+型埋め込み層上に、Ｎ型不純物が１
０16ｃｍ-3程度ドーピングされた前記低濃度のＮ型コレ
クタ層が形成されて成ることを特徴とする請求項２に記
載の半導体装置に存する。また、この発明の請求項４に
記載の発明の要旨は、前記ＳｉＧｅベースバイポーラト
ランジスタは、Ｇｅ濃度１０％程度で厚さが３０ｎｍ程
度の前記アンドープＳｉＧｅ層、第１のＧｅ濃度分布を
有する前記第１のＳｉＧｅベース層、および第２のＧｅ
濃度分布を有する前記第２のＳｉＧｅベース層が前記低
濃度のＮ型コレクタ層上に形成されて成ることを特徴と
する請求項３に記載の半導体装置に存する。また、この
発明の請求項５に記載の発明の要旨は、前記ＳｉＧｅベ
ースバイポーラトランジスタは、前記第１のＳｉＧｅベ
ース層および前記第２のＳｉＧｅベース層に、Ｐ型不純
物が１×１０19ｃｍ-3程度ドーピングされて成ることを
特徴とする請求項４に記載の半導体装置に存する。ま
た、この発明の請求項６に記載の発明の要旨は、前記Ｓ
ｉＧｅベースバイポーラトランジスタは、Ｎ型不純物が
２×１０20ｃｍ-3程度ドーピングされたエミッタ引き出
し用多結晶シリコン膜が前記第２のＳｉＧｅベース層上
に形成されて成ることを特徴とする請求項５に記載の半
導体装置に存する。また、この発明の請求項７に記載の
発明の要旨は、前記ＳｉＧｅベースバイポーラトランジ
スタの前記エミッタ層は、Ｎ型不純物がドーピングされ
た前記エミッタ引き出し用多結晶シリコン膜からの不純
物熱拡散により形成されていることを特徴とする請求項
６に記載の半導体装置に存する。また、この発明の請求
項８に記載の発明の要旨は、前記ＳｉＧｅベースバイポ
ーラトランジスタは、前記第２のＳｉＧｅベース層の厚
さを２０ｎｍ程度とし、かつ当該第２のＳｉＧｅベース
層中でエミッタ領域側からコレクタ領域側に向かって０
％程度から２％程度までＧｅ濃度を増加させ、前記第１
のＳｉＧｅベース層の厚さを１０ｎｍ程度とし、かつ当
該第１のＳｉＧｅベース層中でＧｅ濃度を２％程度から
１０％程度まで増加させていることを特徴とする請求項
１乃至７のいずれか一項に記載の半導体装置に存する。
また、この発明の請求項９に記載の発明の要旨は、前記
ＳｉＧｅベースバイポーラトランジスタは、Ｎ型不純物
が１０20ｃｍ-3程度ドーピングされた前記高濃度のＮ+
型埋め込み層上に、Ｎ型不純物が１０16ｃｍ-3程度ドー
ピングされた前記低濃度のＮ型コレクタ層が形成され、
当該低濃度のＮ型コレクタ層上に、Ｇｅ濃度１０％程度
で厚さが３０ｎｍ程度の前記アンドープＳｉＧｅ層、第
３のＧｅ濃度分布を有する第３のＳｉＧｅベース層、第
４のＧｅ濃度分布を有する第４のＳｉＧｅベース層およ
びＳｉベース層が形成されて成ることを特徴とする請求
項２に記載の半導体装置に存する。また、この発明の請
求項１０に記載の発明の要旨は、前記ＳｉＧｅベースバ
イポーラトランジスタは、前記第３のＳｉＧｅベース
層、前記第４のＳｉＧｅベース層および前記Ｓｉベース
層に、Ｐ型不純物が１×１０19ｃｍ-3程度ドーピングさ
れ、前記Ｓｉベース層上に、Ｎ型不純物が２×１０20ｃ
ｍ-3程度ドーピングされたエミッタ引き出し用多結晶シ
リコン膜が形成されて成ることを特徴とする請求項９に
記載の半導体装置に存する。また、この発明の請求項１
１に記載の発明の要旨は、前記ＳｉＧｅベースバイポー
ラトランジスタのエミッタ層は、Ｎ型不純物がドーピン
グされたエミッタ引き出し用多結晶シリコン膜からの不
純物熱拡散により形成されて成ることを特徴とする請求
項１０に記載の半導体装置に存する。また、この発明の
請求項１２に記載の発明の要旨は、前記ＳｉＧｅベース
バイポーラトランジスタは、前記Ｓｉベース層の厚さを
２０ｎｍ程度とし、前記第４のＳｉＧｅベース層の厚さ
を５ｎｍ程度とし、Ｇｅ濃度を前記第４のＳｉＧｅベー
ス層中でエミッタ領域側０％程度から２％程度まで増加
させるとともに、前記第３のＳｉＧｅベース層の厚さを
５ｎｍ程度とし、前記第３のＳｉＧｅベース層中でＧｅ
濃度を２％程度から１０％程度まで増加させていること
を特徴とする請求項９乃至１１のいずれか一項に記載の
半導体装置に存する。また、この発明の請求項１３に記
載の発明の要旨は、ＳｉＧｅベース層のＧｅ濃度をエミ
ッタ領域側からコレクタ領域側に向かって０％から１０
％まで増加するような傾斜Ｇｅプロファイルを備えたＳ
ｉＧｅベースバイポーラトランジスタを形成する工程を
有することを特徴とする半導体製造方法に存する。ま
た、この発明の請求項１４に記載の発明の要旨は、Ｎ型
不純物が１０20ｃｍ -3程度ドーピングされた前記高濃度
のＮ+型埋め込み層上に、Ｎ型不純物が１０1 6ｃｍ-3程
度ドーピングされた前記低濃度のＮ型コレクタ層が形成
される工程と、Ｇｅ濃度１０％程度で厚さが３０ｎｍ程
度の前記アンドープＳｉＧｅ層、第１のＧｅ濃度分布を
有する前記第１のＳｉＧｅベース層、および第２のＧｅ
濃度分布を有する前記第２のＳｉＧｅベース層が前記低
濃度のＮ型コレクタ層上に形成される工程と、前記第１
のＳｉＧｅベース層および前記第２のＳｉＧｅベース層
にＰ型不純物が１×１０19ｃｍ-3程度ドーピングされる
工程と、Ｎ型不純物が２×１０20ｃｍ-3程度ドーピング
されたエミッタ引き出し用多結晶シリコン膜が前記第２
のＳｉＧｅベース層上に形成される工程と、前記第２の
ＳｉＧｅベース層の厚さを２０ｎｍ程度とし、かつ当該
第２のＳｉＧｅベース層中でエミッタ領域側からコレク
タ領域側に向かって０％程度から２％程度までＧｅ濃度
を増加させ、前記第１のＳｉＧｅベース層の厚さを１０
ｎｍ程度とし、かつ当該第１のＳｉＧｅベース層中でＧ
ｅ濃度を２％程度から１０％程度まで増加させる工程を
有することを特徴とする請求項１３に記載の半導体製造
方法に存する。また、この発明の請求項１５に記載の発
明の要旨は、Ｎ型不純物が１０20ｃｍ -3程度ドーピング
された前記高濃度のＮ+型埋め込み層上に、Ｎ型不純物
が１０1 6ｃｍ-3程度ドーピングされた前記低濃度のＮ型
コレクタ層が形成される工程と、当該低濃度のＮ型コレ
クタ層上に、Ｇｅ濃度１０％程度で厚さが３０ｎｍ程度
の前記アンドープＳｉＧｅ層、第３のＧｅ濃度分布を有
する第３のＳｉＧｅベース層、第４のＧｅ濃度分布を有
する第４のＳｉＧｅベース層およびＳｉベース層が形成
される工程と、前記第３のＳｉＧｅベース層、前記第４
のＳｉＧｅベース層および前記Ｓｉベース層には、Ｐ型
不純物が１×１０19ｃｍ-3程度ドーピングされ、前記Ｓ
ｉベース層上に、Ｎ型不純物が２×１０20ｃｍ-3程度ド
ーピングされたエミッタ引き出し用多結晶シリコン膜が
形成される工程と、エミッタ層は、Ｎ型不純物がドーピ
ングされたエミッタ引き出し用多結晶シリコン膜からの
不純物熱拡散により形成される工程と、前記Ｓｉベース
層の厚さを２０ｎｍ程度とし、前記第４のＳｉＧｅベー
ス層の厚さを５ｎｍ程度とし、Ｇｅ濃度を前記第４のＳ
ｉＧｅベース層中でエミッタ領域側０％程度から２％程
度まで増加させるとともに、前記第３のＳｉＧｅベース
層の厚さを５ｎｍ程度とし、前記第３のＳｉＧｅベース
層中でＧｅ濃度を２％程度から１０％程度まで増加させ
る工程を有することを特徴とする請求項１３に記載の半
導体製造方法に存する。
載の発明の要旨は、ＳｉＧｅベース層のＧｅ濃度をエミ
ッタ領域側からコレクタ領域側に向かって０％から１０
％まで増加するような傾斜Ｇｅプロファイルを備えたＳ
ｉＧｅベースバイポーラトランジスタを有することを特
徴とする半導体装置に存する。また、この発明の請求項
２に記載の発明の要旨は、前記ＳｉＧｅベースバイポー
ラトランジスタのＰ型シリコン基板には、高濃度のＮ+
型埋め込み層と低濃度のＮ型コレクタ層が形成され、不
純物がドーピングされていないアンドープＳｉＧｅ層、
第１のＧｅ濃度分布を有する第１のＳｉＧｅベース層お
よび第２のＧｅ濃度分布を有する第２のＳｉＧｅベース
層が前記低濃度のＮ型コレクタ層上に形成され、Ｎ型拡
散層からなるエミッタ層が前記第２のＳｉＧｅベース層
に形成されて成ることを特徴とする請求項１に記載の半
導体装置に存する。また、この発明の請求項３に記載の
発明の要旨は、前記ＳｉＧｅベースバイポーラトランジ
スタは、Ｎ型不純物が１０20ｃｍ-3程度ドーピングされ
た前記高濃度のＮ+型埋め込み層上に、Ｎ型不純物が１
０16ｃｍ-3程度ドーピングされた前記低濃度のＮ型コレ
クタ層が形成されて成ることを特徴とする請求項２に記
載の半導体装置に存する。また、この発明の請求項４に
記載の発明の要旨は、前記ＳｉＧｅベースバイポーラト
ランジスタは、Ｇｅ濃度１０％程度で厚さが３０ｎｍ程
度の前記アンドープＳｉＧｅ層、第１のＧｅ濃度分布を
有する前記第１のＳｉＧｅベース層、および第２のＧｅ
濃度分布を有する前記第２のＳｉＧｅベース層が前記低
濃度のＮ型コレクタ層上に形成されて成ることを特徴と
する請求項３に記載の半導体装置に存する。また、この
発明の請求項５に記載の発明の要旨は、前記ＳｉＧｅベ
ースバイポーラトランジスタは、前記第１のＳｉＧｅベ
ース層および前記第２のＳｉＧｅベース層に、Ｐ型不純
物が１×１０19ｃｍ-3程度ドーピングされて成ることを
特徴とする請求項４に記載の半導体装置に存する。ま
た、この発明の請求項６に記載の発明の要旨は、前記Ｓ
ｉＧｅベースバイポーラトランジスタは、Ｎ型不純物が
２×１０20ｃｍ-3程度ドーピングされたエミッタ引き出
し用多結晶シリコン膜が前記第２のＳｉＧｅベース層上
に形成されて成ることを特徴とする請求項５に記載の半
導体装置に存する。また、この発明の請求項７に記載の
発明の要旨は、前記ＳｉＧｅベースバイポーラトランジ
スタの前記エミッタ層は、Ｎ型不純物がドーピングされ
た前記エミッタ引き出し用多結晶シリコン膜からの不純
物熱拡散により形成されていることを特徴とする請求項
６に記載の半導体装置に存する。また、この発明の請求
項８に記載の発明の要旨は、前記ＳｉＧｅベースバイポ
ーラトランジスタは、前記第２のＳｉＧｅベース層の厚
さを２０ｎｍ程度とし、かつ当該第２のＳｉＧｅベース
層中でエミッタ領域側からコレクタ領域側に向かって０
％程度から２％程度までＧｅ濃度を増加させ、前記第１
のＳｉＧｅベース層の厚さを１０ｎｍ程度とし、かつ当
該第１のＳｉＧｅベース層中でＧｅ濃度を２％程度から
１０％程度まで増加させていることを特徴とする請求項
１乃至７のいずれか一項に記載の半導体装置に存する。
また、この発明の請求項９に記載の発明の要旨は、前記
ＳｉＧｅベースバイポーラトランジスタは、Ｎ型不純物
が１０20ｃｍ-3程度ドーピングされた前記高濃度のＮ+
型埋め込み層上に、Ｎ型不純物が１０16ｃｍ-3程度ドー
ピングされた前記低濃度のＮ型コレクタ層が形成され、
当該低濃度のＮ型コレクタ層上に、Ｇｅ濃度１０％程度
で厚さが３０ｎｍ程度の前記アンドープＳｉＧｅ層、第
３のＧｅ濃度分布を有する第３のＳｉＧｅベース層、第
４のＧｅ濃度分布を有する第４のＳｉＧｅベース層およ
びＳｉベース層が形成されて成ることを特徴とする請求
項２に記載の半導体装置に存する。また、この発明の請
求項１０に記載の発明の要旨は、前記ＳｉＧｅベースバ
イポーラトランジスタは、前記第３のＳｉＧｅベース
層、前記第４のＳｉＧｅベース層および前記Ｓｉベース
層に、Ｐ型不純物が１×１０19ｃｍ-3程度ドーピングさ
れ、前記Ｓｉベース層上に、Ｎ型不純物が２×１０20ｃ
ｍ-3程度ドーピングされたエミッタ引き出し用多結晶シ
リコン膜が形成されて成ることを特徴とする請求項９に
記載の半導体装置に存する。また、この発明の請求項１
１に記載の発明の要旨は、前記ＳｉＧｅベースバイポー
ラトランジスタのエミッタ層は、Ｎ型不純物がドーピン
グされたエミッタ引き出し用多結晶シリコン膜からの不
純物熱拡散により形成されて成ることを特徴とする請求
項１０に記載の半導体装置に存する。また、この発明の
請求項１２に記載の発明の要旨は、前記ＳｉＧｅベース
バイポーラトランジスタは、前記Ｓｉベース層の厚さを
２０ｎｍ程度とし、前記第４のＳｉＧｅベース層の厚さ
を５ｎｍ程度とし、Ｇｅ濃度を前記第４のＳｉＧｅベー
ス層中でエミッタ領域側０％程度から２％程度まで増加
させるとともに、前記第３のＳｉＧｅベース層の厚さを
５ｎｍ程度とし、前記第３のＳｉＧｅベース層中でＧｅ
濃度を２％程度から１０％程度まで増加させていること
を特徴とする請求項９乃至１１のいずれか一項に記載の
半導体装置に存する。また、この発明の請求項１３に記
載の発明の要旨は、ＳｉＧｅベース層のＧｅ濃度をエミ
ッタ領域側からコレクタ領域側に向かって０％から１０
％まで増加するような傾斜Ｇｅプロファイルを備えたＳ
ｉＧｅベースバイポーラトランジスタを形成する工程を
有することを特徴とする半導体製造方法に存する。ま
た、この発明の請求項１４に記載の発明の要旨は、Ｎ型
不純物が１０20ｃｍ -3程度ドーピングされた前記高濃度
のＮ+型埋め込み層上に、Ｎ型不純物が１０1 6ｃｍ-3程
度ドーピングされた前記低濃度のＮ型コレクタ層が形成
される工程と、Ｇｅ濃度１０％程度で厚さが３０ｎｍ程
度の前記アンドープＳｉＧｅ層、第１のＧｅ濃度分布を
有する前記第１のＳｉＧｅベース層、および第２のＧｅ
濃度分布を有する前記第２のＳｉＧｅベース層が前記低
濃度のＮ型コレクタ層上に形成される工程と、前記第１
のＳｉＧｅベース層および前記第２のＳｉＧｅベース層
にＰ型不純物が１×１０19ｃｍ-3程度ドーピングされる
工程と、Ｎ型不純物が２×１０20ｃｍ-3程度ドーピング
されたエミッタ引き出し用多結晶シリコン膜が前記第２
のＳｉＧｅベース層上に形成される工程と、前記第２の
ＳｉＧｅベース層の厚さを２０ｎｍ程度とし、かつ当該
第２のＳｉＧｅベース層中でエミッタ領域側からコレク
タ領域側に向かって０％程度から２％程度までＧｅ濃度
を増加させ、前記第１のＳｉＧｅベース層の厚さを１０
ｎｍ程度とし、かつ当該第１のＳｉＧｅベース層中でＧ
ｅ濃度を２％程度から１０％程度まで増加させる工程を
有することを特徴とする請求項１３に記載の半導体製造
方法に存する。また、この発明の請求項１５に記載の発
明の要旨は、Ｎ型不純物が１０20ｃｍ -3程度ドーピング
された前記高濃度のＮ+型埋め込み層上に、Ｎ型不純物
が１０1 6ｃｍ-3程度ドーピングされた前記低濃度のＮ型
コレクタ層が形成される工程と、当該低濃度のＮ型コレ
クタ層上に、Ｇｅ濃度１０％程度で厚さが３０ｎｍ程度
の前記アンドープＳｉＧｅ層、第３のＧｅ濃度分布を有
する第３のＳｉＧｅベース層、第４のＧｅ濃度分布を有
する第４のＳｉＧｅベース層およびＳｉベース層が形成
される工程と、前記第３のＳｉＧｅベース層、前記第４
のＳｉＧｅベース層および前記Ｓｉベース層には、Ｐ型
不純物が１×１０19ｃｍ-3程度ドーピングされ、前記Ｓ
ｉベース層上に、Ｎ型不純物が２×１０20ｃｍ-3程度ド
ーピングされたエミッタ引き出し用多結晶シリコン膜が
形成される工程と、エミッタ層は、Ｎ型不純物がドーピ
ングされたエミッタ引き出し用多結晶シリコン膜からの
不純物熱拡散により形成される工程と、前記Ｓｉベース
層の厚さを２０ｎｍ程度とし、前記第４のＳｉＧｅベー
ス層の厚さを５ｎｍ程度とし、Ｇｅ濃度を前記第４のＳ
ｉＧｅベース層中でエミッタ領域側０％程度から２％程
度まで増加させるとともに、前記第３のＳｉＧｅベース
層の厚さを５ｎｍ程度とし、前記第３のＳｉＧｅベース
層中でＧｅ濃度を２％程度から１０％程度まで増加させ
る工程を有することを特徴とする請求項１３に記載の半
導体製造方法に存する。
【００１７】
【発明の実施の形態】図１は、本発明の第１の実施の形
態に係るＳｉＧｅベースバイポーラトランジスタ（半導
体装置）を説明するための素子断面図である。図１にお
いて、１０１はＰ型シリコン基板、１０２はＮ+型埋め
込み層、１０３はＮ型コレクタ層、１０４はアンドープ
ＳｉＧｅ層、１０５は絶縁分離酸化膜、１０６はコレク
タ引き出し用の拡散層、１０７は酸化膜、１０８は外部
ベース引き出し用のＰ型多結晶シリコン層、１０９はシ
リコン窒化膜、１１０Ａは第１のＳｉＧｅベース層、１
１０Ｂは第２のＳｉＧｅベース層、１１１はシリコン窒
化膜、１１２はエミッタ引き出し用多結晶シリコン膜、
１１３はエミッタ層を示している。
態に係るＳｉＧｅベースバイポーラトランジスタ（半導
体装置）を説明するための素子断面図である。図１にお
いて、１０１はＰ型シリコン基板、１０２はＮ+型埋め
込み層、１０３はＮ型コレクタ層、１０４はアンドープ
ＳｉＧｅ層、１０５は絶縁分離酸化膜、１０６はコレク
タ引き出し用の拡散層、１０７は酸化膜、１０８は外部
ベース引き出し用のＰ型多結晶シリコン層、１０９はシ
リコン窒化膜、１１０Ａは第１のＳｉＧｅベース層、１
１０Ｂは第２のＳｉＧｅベース層、１１１はシリコン窒
化膜、１１２はエミッタ引き出し用多結晶シリコン膜、
１１３はエミッタ層を示している。
【００１８】図１において、Ｐ型シリコン基板１０１に
は、高濃度のＮ+型埋め込み層１０２と低濃度のＮ型コ
レクタ層１０３が形成されている。そして低濃度のＮ型
コレクタ層１０３上に、不純物がドーピングされていな
いアンドープＳｉＧｅ層１０４、第１のＧｅ濃度分布を
有する第１のＳｉＧｅベース層１１０Ａおよび第２のＧ
ｅ濃度分布を有する第２のＳｉＧｅベース層１１０Ｂが
形成されている。そして、第２のＳｉＧｅベース層１１
０Ｂに、Ｎ型拡散層からなるエミッタ層１１３が形成さ
れている。
は、高濃度のＮ+型埋め込み層１０２と低濃度のＮ型コ
レクタ層１０３が形成されている。そして低濃度のＮ型
コレクタ層１０３上に、不純物がドーピングされていな
いアンドープＳｉＧｅ層１０４、第１のＧｅ濃度分布を
有する第１のＳｉＧｅベース層１１０Ａおよび第２のＧ
ｅ濃度分布を有する第２のＳｉＧｅベース層１１０Ｂが
形成されている。そして、第２のＳｉＧｅベース層１１
０Ｂに、Ｎ型拡散層からなるエミッタ層１１３が形成さ
れている。
【００１９】図２は、第１の実施の形態に係るＳｉＧｅ
ベースバイポーラトランジスタ（半導体装置）の深さに
対する不純物濃度およびＧｅ含有率のプロファイル（傾
斜Ｇｅプロファイル）である。本実施の形態では、Ｎ型
不純物が１０20ｃｍ-3程度ドーピングされた高濃度のＮ
+型埋め込み層１０２上に、Ｎ型不純物が１０16ｃｍ- 3
程度ドーピングされた低濃度のＮ型コレクタ層１０３が
形成されている。そして、低濃度のＮ型コレクタ層１０
３上に、Ｇｅ濃度１０％程度で厚さが３０ｎｍ程度のア
ンドープＳｉＧｅ層１０４、第１のＧｅ濃度分布を有す
る第１のＳｉＧｅベース層１１０Ａ、第２のＧｅ濃度分
布を有する第２のＳｉＧｅベース層１１０Ｂが形成され
ている。第１のＳｉＧｅベース層１１０Ａおよび第２の
ＳｉＧｅベース層１１０Ｂには、Ｐ型不純物が１×１０
19ｃｍ-3程度ドーピングされている。さらに、第２のＳ
ｉＧｅベース層１１０Ｂ上に、Ｎ型不純物が２×１０20
ｃｍ-3程度ドーピングされたエミッタ引き出し用多結晶
シリコン膜１１２（Ｇｅ濃度１０％程度）が形成されて
いる。エミッタ層１１３は、Ｎ型不純物がドーピングさ
れたエミッタ引き出し用多結晶シリコン膜１１２からの
不純物熱拡散により形成される。
ベースバイポーラトランジスタ（半導体装置）の深さに
対する不純物濃度およびＧｅ含有率のプロファイル（傾
斜Ｇｅプロファイル）である。本実施の形態では、Ｎ型
不純物が１０20ｃｍ-3程度ドーピングされた高濃度のＮ
+型埋め込み層１０２上に、Ｎ型不純物が１０16ｃｍ- 3
程度ドーピングされた低濃度のＮ型コレクタ層１０３が
形成されている。そして、低濃度のＮ型コレクタ層１０
３上に、Ｇｅ濃度１０％程度で厚さが３０ｎｍ程度のア
ンドープＳｉＧｅ層１０４、第１のＧｅ濃度分布を有す
る第１のＳｉＧｅベース層１１０Ａ、第２のＧｅ濃度分
布を有する第２のＳｉＧｅベース層１１０Ｂが形成され
ている。第１のＳｉＧｅベース層１１０Ａおよび第２の
ＳｉＧｅベース層１１０Ｂには、Ｐ型不純物が１×１０
19ｃｍ-3程度ドーピングされている。さらに、第２のＳ
ｉＧｅベース層１１０Ｂ上に、Ｎ型不純物が２×１０20
ｃｍ-3程度ドーピングされたエミッタ引き出し用多結晶
シリコン膜１１２（Ｇｅ濃度１０％程度）が形成されて
いる。エミッタ層１１３は、Ｎ型不純物がドーピングさ
れたエミッタ引き出し用多結晶シリコン膜１１２からの
不純物熱拡散により形成される。
【００２０】本実施の形態のアンドープＳｉＧｅ層１０
４は、ベース−コレクタ接合に寄生エネルギー障壁が発
生するのを防止するために形成されている。なお、特開
平７−１４７２８７号公報に記載の従来技術のように、
コレクタ層中のＧｅ分布を、Ｐ型ＳｉＧｅベース層２１
０側で急激に減少し、かつＮ+型埋め込み層２０２側で
緩やかに減少するように構成することも可能である。
４は、ベース−コレクタ接合に寄生エネルギー障壁が発
生するのを防止するために形成されている。なお、特開
平７−１４７２８７号公報に記載の従来技術のように、
コレクタ層中のＧｅ分布を、Ｐ型ＳｉＧｅベース層２１
０側で急激に減少し、かつＮ+型埋め込み層２０２側で
緩やかに減少するように構成することも可能である。
【００２１】次に本発明の半導体製造方法の一実施の形
態について説明する。本実施の形態では、図２に示すよ
うに、第２のＳｉＧｅベース層１１０Ｂの厚さを２０ｎ
ｍ程度とし、かつＧｅ濃度を第２のＳｉＧｅベース層１
１０Ｂ中でエミッタ領域側０％程度から２％程度まで増
加するようにしている。そして、第１のＳｉＧｅベース
層１１０Ａの厚さを１０ｎｍ程度とし、かつ第１のＳｉ
Ｇｅベース層１１０Ａ中でＧｅ濃度を２％程度から１０
％程度まで増加するようにしている。
態について説明する。本実施の形態では、図２に示すよ
うに、第２のＳｉＧｅベース層１１０Ｂの厚さを２０ｎ
ｍ程度とし、かつＧｅ濃度を第２のＳｉＧｅベース層１
１０Ｂ中でエミッタ領域側０％程度から２％程度まで増
加するようにしている。そして、第１のＳｉＧｅベース
層１１０Ａの厚さを１０ｎｍ程度とし、かつ第１のＳｉ
Ｇｅベース層１１０Ａ中でＧｅ濃度を２％程度から１０
％程度まで増加するようにしている。
【００２２】これにより、エミッタ−ベース接合および
空乏層が形成される第２のＳｉＧｅベース層１１０Ｂ中
で、Ｇｅ勾配（ゲルマニウム勾配）が０．１％／ｎｍ程
度とできるので、ベース−エミッタ電圧の増加時におけ
る空乏層のバンドギャップの変化量が問題のないレベル
となる。
空乏層が形成される第２のＳｉＧｅベース層１１０Ｂ中
で、Ｇｅ勾配（ゲルマニウム勾配）が０．１％／ｎｍ程
度とできるので、ベース−エミッタ電圧の増加時におけ
る空乏層のバンドギャップの変化量が問題のないレベル
となる。
【００２３】一方、第１のＳｉＧｅベース層１１０Ａお
よび第２のＳｉＧｅベース層１１０Ｂで形成されるトー
タルのＧｅ濃度勾配は１０％程度であるため、傾斜型エ
ネルギーバンド構造に起因する電界の合計は、従来のよ
うにＧｅ濃度が一定の勾配である場合と同じにできる。
その結果、遮断周波数ｆTへの影響を最小限に抑えるこ
とができるようになるといった効果を奏する。
よび第２のＳｉＧｅベース層１１０Ｂで形成されるトー
タルのＧｅ濃度勾配は１０％程度であるため、傾斜型エ
ネルギーバンド構造に起因する電界の合計は、従来のよ
うにＧｅ濃度が一定の勾配である場合と同じにできる。
その結果、遮断周波数ｆTへの影響を最小限に抑えるこ
とができるようになるといった効果を奏する。
【００２４】図３は、コレクタ電流密度Ｊcに対する電
流増幅率ｈFEの変化を説明するためのグラフである。
流増幅率ｈFEの変化を説明するためのグラフである。
【００２５】従来技術では、コレクタ電流密度Ｊcが高
くなるのに従い電流増幅率ｈFEの低下が顕著である。こ
れに対して本実施の形態は、図３に示すように、電流増
幅率ｈFEの低下の問題が改善されている。具体的には、
電流増幅率ｈFEが最大値に対し８０％程度以内であるコ
レクタ電流密度Ｊcの範囲を、本実施の形態では従来技
術に比較して２０％程度広げることができるようにな
る。また、コレクタ電流密度Ｊcのばらつきも３０％程
度改善することができるようになる。
くなるのに従い電流増幅率ｈFEの低下が顕著である。こ
れに対して本実施の形態は、図３に示すように、電流増
幅率ｈFEの低下の問題が改善されている。具体的には、
電流増幅率ｈFEが最大値に対し８０％程度以内であるコ
レクタ電流密度Ｊcの範囲を、本実施の形態では従来技
術に比較して２０％程度広げることができるようにな
る。また、コレクタ電流密度Ｊcのばらつきも３０％程
度改善することができるようになる。
【００２６】（第２の実施の形態）図４は、第２の実施
の形態に係るＳｉＧｅベースバイポーラトランジスタ
（半導体装置）の深さに対する不純物濃度およびＧｅ含
有率のプロファイル（傾斜Ｇｅプロファイル）である。
図４において、３０２はＮ+型埋め込み層、３０３はＮ
型コレクタ層、３０４はアンドープＳｉＧｅ層、３１０
Ａは第３のＳｉＧｅベース層、３１０Ｂは第４のＳｉＧ
ｅベース層、３１０ＣはＳｉベース層、３１２はエミッ
タ引き出し用多結晶シリコン膜、３１３はエミッタ層を
示している。
の形態に係るＳｉＧｅベースバイポーラトランジスタ
（半導体装置）の深さに対する不純物濃度およびＧｅ含
有率のプロファイル（傾斜Ｇｅプロファイル）である。
図４において、３０２はＮ+型埋め込み層、３０３はＮ
型コレクタ層、３０４はアンドープＳｉＧｅ層、３１０
Ａは第３のＳｉＧｅベース層、３１０Ｂは第４のＳｉＧ
ｅベース層、３１０ＣはＳｉベース層、３１２はエミッ
タ引き出し用多結晶シリコン膜、３１３はエミッタ層を
示している。
【００２７】本実施の形態のＳｉＧｅベースバイポーラ
トランジスタ（半導体装置）では、Ｎ型不純物が１０20
ｃｍ-3程度ドーピングされた高濃度のＮ+型埋め込み層
３０２上に、Ｎ型不純物が１０16ｃｍ-3程度ドーピング
された低濃度のＮ型コレクタ層３０３が形成されてい
る。そして、低濃度のＮ型コレクタ層３０３上に、Ｇｅ
濃度１０％程度で厚さが３０ｎｍ程度のアンドープＳｉ
Ｇｅ層３０４、第３のＧｅ濃度分布を有する第３のＳｉ
Ｇｅベース層３１０Ａ、第４のＧｅ濃度分布を有する第
４のＳｉＧｅベース層３１０ＢおよびＳｉベース層３１
０Ｃが形成されている。第３のＳｉＧｅベース層３１０
Ａ、第４のＳｉＧｅベース層３１０ＢおよびＳｉベース
層３１０Ｃには、Ｐ型不純物が１×１０19ｃｍ-3程度ド
ーピングされている。さらに、Ｓｉベース層３１０Ｃ上
に、Ｎ型不純物が２×１０20ｃｍ-3程度ドーピングされ
たエミッタ引き出し用多結晶シリコン膜３１２が形成さ
れている。エミッタ層３１３は、Ｎ型不純物がドーピン
グされたエミッタ引き出し用多結晶シリコン膜３１２か
らの不純物熱拡散により形成される。
トランジスタ（半導体装置）では、Ｎ型不純物が１０20
ｃｍ-3程度ドーピングされた高濃度のＮ+型埋め込み層
３０２上に、Ｎ型不純物が１０16ｃｍ-3程度ドーピング
された低濃度のＮ型コレクタ層３０３が形成されてい
る。そして、低濃度のＮ型コレクタ層３０３上に、Ｇｅ
濃度１０％程度で厚さが３０ｎｍ程度のアンドープＳｉ
Ｇｅ層３０４、第３のＧｅ濃度分布を有する第３のＳｉ
Ｇｅベース層３１０Ａ、第４のＧｅ濃度分布を有する第
４のＳｉＧｅベース層３１０ＢおよびＳｉベース層３１
０Ｃが形成されている。第３のＳｉＧｅベース層３１０
Ａ、第４のＳｉＧｅベース層３１０ＢおよびＳｉベース
層３１０Ｃには、Ｐ型不純物が１×１０19ｃｍ-3程度ド
ーピングされている。さらに、Ｓｉベース層３１０Ｃ上
に、Ｎ型不純物が２×１０20ｃｍ-3程度ドーピングされ
たエミッタ引き出し用多結晶シリコン膜３１２が形成さ
れている。エミッタ層３１３は、Ｎ型不純物がドーピン
グされたエミッタ引き出し用多結晶シリコン膜３１２か
らの不純物熱拡散により形成される。
【００２８】図４に示されているように、本実施の形態
では、Ｓｉベース層３１０Ｃの厚さを２０ｎｍ程度とし
ている。また、第４のＳｉＧｅベース層３１０Ｂの厚さ
を５ｎｍ程度とし、Ｇｅ濃度を第４のＳｉＧｅベース層
３１０Ｂ中でエミッタ領域側０％程度から２％程度まで
増加するようにしている。そして、第３のＳｉＧｅベー
ス層３１０Ａの厚さを５ｎｍ程度とし、第３のＳｉＧｅ
ベース層３１０Ａ中でＧｅ濃度を２％程度から１０％程
度まで増加するようにしている。
では、Ｓｉベース層３１０Ｃの厚さを２０ｎｍ程度とし
ている。また、第４のＳｉＧｅベース層３１０Ｂの厚さ
を５ｎｍ程度とし、Ｇｅ濃度を第４のＳｉＧｅベース層
３１０Ｂ中でエミッタ領域側０％程度から２％程度まで
増加するようにしている。そして、第３のＳｉＧｅベー
ス層３１０Ａの厚さを５ｎｍ程度とし、第３のＳｉＧｅ
ベース層３１０Ａ中でＧｅ濃度を２％程度から１０％程
度まで増加するようにしている。
【００２９】このような本実施の形態では、エミッタ−
ベース接合およびその空乏層がＳｉベース領域に形成さ
れることになるので、第１の実施の形態に比較して、電
流増幅率ｈFEの直線性およびコレクタ電流のばらつき
を、それぞれさらに１０％程度ずつ改善することができ
るようになるといった効果を奏する。
ベース接合およびその空乏層がＳｉベース領域に形成さ
れることになるので、第１の実施の形態に比較して、電
流増幅率ｈFEの直線性およびコレクタ電流のばらつき
を、それぞれさらに１０％程度ずつ改善することができ
るようになるといった効果を奏する。
【００３０】なお、本発明が上記実施の形態に限定され
ず、本発明の技術思想の範囲内において、上記実施の形
態は適宜変更され得ることは明らかである。また上記構
成部材の数、位置、形状等は上記実施の形態に限定され
ず、本発明を実施する上で好適な数、位置、形状等にす
ることができる。また、各図において、同一構成要素に
は同一符号を付している。
ず、本発明の技術思想の範囲内において、上記実施の形
態は適宜変更され得ることは明らかである。また上記構
成部材の数、位置、形状等は上記実施の形態に限定され
ず、本発明を実施する上で好適な数、位置、形状等にす
ることができる。また、各図において、同一構成要素に
は同一符号を付している。
【００３１】
【発明の効果】本発明は以上のように構成されているの
で、コレクタ電流密度の増幅時における電流増幅率の低
下を最小限に抑えると同時に、コレクタ電流のばらつき
も改善できるようになるといった効果を奏する。
で、コレクタ電流密度の増幅時における電流増幅率の低
下を最小限に抑えると同時に、コレクタ電流のばらつき
も改善できるようになるといった効果を奏する。
【図１】本発明の第１の実施の形態に係る半導体装置を
説明するための素子断面図である。
説明するための素子断面図である。
【図２】第１の実施の形態に係る半導体装置の深さに対
する不純物濃度および傾斜Ｇｅプロファイルである。
する不純物濃度および傾斜Ｇｅプロファイルである。
【図３】コレクタ電流密度に対する電流増幅率の変化を
説明するためのグラフである。
説明するためのグラフである。
【図４】第２の実施の形態に係る半導体装置の深さに対
する不純物濃度および傾斜Ｇｅプロファイルである。
する不純物濃度および傾斜Ｇｅプロファイルである。
【図５】従来のＳｉＧｅベースバイポーラトランジスタ
を説明するための素子断面図である。
を説明するための素子断面図である。
【図６】従来のＳｉＧｅベースバイポーラトランジスタ
の深さに対する不純物濃度および傾斜Ｇｅプロファイル
である。
の深さに対する不純物濃度および傾斜Ｇｅプロファイル
である。
【図７】傾斜Ｇｅプロファイルでのエネルギーバンド図
である。
である。
１０１，２０１…Ｐ型シリコン基板 １０２，２０２，３０２…Ｎ+型埋め込み層 １０３，３０３…Ｎ型コレクタ層 １０４，３０４…アンドープＳｉＧｅ層 １０５，２０５…絶縁分離酸化膜 １０６，２０６…コレクタ引き出し用拡散層 １０７，２０７…酸化膜 １０８，２０８…外部ベース引き出し用のＰ型多結晶シ
リコン層 １０９，１１１，２０９，２１１…シリコン窒化膜 １１０Ａ…第１のＳｉＧｅベース層 １１０Ｂ…第２のＳｉＧｅベース層 １１２，２１２，３１２…エミッタ引き出し用多結晶シ
リコン膜 １１３，２１３，３１３…エミッタ層 ２０３Ａ…第１のコレクタ層 ２０３Ｂ…第２のコレクタ層 ２１０…Ｐ型ＳｉＧｅベース層 ３１０Ａ…第３のＳｉＧｅベース層 ３１０Ｂ…第４のＳｉＧｅベース層 ３１０Ｃ…Ｓｉベース層 ｆT…遮断周波数 ｈFE…電流増幅率 Ｊc…コレクタ電流密度
リコン層 １０９，１１１，２０９，２１１…シリコン窒化膜 １１０Ａ…第１のＳｉＧｅベース層 １１０Ｂ…第２のＳｉＧｅベース層 １１２，２１２，３１２…エミッタ引き出し用多結晶シ
リコン膜 １１３，２１３，３１３…エミッタ層 ２０３Ａ…第１のコレクタ層 ２０３Ｂ…第２のコレクタ層 ２１０…Ｐ型ＳｉＧｅベース層 ３１０Ａ…第３のＳｉＧｅベース層 ３１０Ｂ…第４のＳｉＧｅベース層 ３１０Ｃ…Ｓｉベース層 ｆT…遮断周波数 ｈFE…電流増幅率 Ｊc…コレクタ電流密度
Claims (15)
- 【請求項１】 ＳｉＧｅベース層のＧｅ濃度をエミッタ
領域側からコレクタ領域側に向かって０％から１０％ま
で増加するような傾斜Ｇｅプロファイルを備えたＳｉＧ
ｅベースバイポーラトランジスタを有することを特徴と
する半導体装置。 - 【請求項２】 前記ＳｉＧｅベースバイポーラトランジ
スタのＰ型シリコン基板には、高濃度のＮ+型埋め込み
層と低濃度のＮ型コレクタ層が形成され、不純物がドー
ピングされていないアンドープＳｉＧｅ層、第１のＧｅ
濃度分布を有する第１のＳｉＧｅベース層および第２の
Ｇｅ濃度分布を有する第２のＳｉＧｅベース層が前記低
濃度のＮ型コレクタ層上に形成され、Ｎ型拡散層からな
るエミッタ層が前記第２のＳｉＧｅベース層に形成され
て成ることを特徴とする請求項１に記載の半導体装置。 - 【請求項３】 前記ＳｉＧｅベースバイポーラトランジ
スタは、Ｎ型不純物が１０20ｃｍ-3程度ドーピングされ
た前記高濃度のＮ+型埋め込み層上に、Ｎ型不純物が１
０16ｃｍ-3程度ドーピングされた前記低濃度のＮ型コレ
クタ層が形成されて成ることを特徴とする請求項２に記
載の半導体装置。 - 【請求項４】 前記ＳｉＧｅベースバイポーラトランジ
スタは、Ｇｅ濃度１０％程度で厚さが３０ｎｍ程度の前
記アンドープＳｉＧｅ層、第１のＧｅ濃度分布を有する
前記第１のＳｉＧｅベース層、および第２のＧｅ濃度分
布を有する前記第２のＳｉＧｅベース層が前記低濃度の
Ｎ型コレクタ層上に形成されて成ることを特徴とする請
求項３に記載の半導体装置。 - 【請求項５】 前記ＳｉＧｅベースバイポーラトランジ
スタは、前記第１のＳｉＧｅベース層および前記第２の
ＳｉＧｅベース層に、Ｐ型不純物が１×１０ 19ｃｍ-3程
度ドーピングされて成ることを特徴とする請求項４に記
載の半導体装置。 - 【請求項６】 前記ＳｉＧｅベースバイポーラトランジ
スタは、Ｎ型不純物が２×１０20ｃｍ-3程度ドーピング
されたエミッタ引き出し用多結晶シリコン膜が前記第２
のＳｉＧｅベース層上に形成されて成ることを特徴とす
る請求項５に記載の半導体装置。 - 【請求項７】 前記ＳｉＧｅベースバイポーラトランジ
スタの前記エミッタ層は、Ｎ型不純物がドーピングされ
た前記エミッタ引き出し用多結晶シリコン膜からの不純
物熱拡散により形成されていることを特徴とする請求項
６に記載の半導体装置。 - 【請求項８】 前記ＳｉＧｅベースバイポーラトランジ
スタは、前記第２のＳｉＧｅベース層の厚さを２０ｎｍ
程度とし、かつ当該第２のＳｉＧｅベース層中でエミッ
タ領域側からコレクタ領域側に向かって０％程度から２
％程度までＧｅ濃度を増加させ、前記第１のＳｉＧｅベ
ース層の厚さを１０ｎｍ程度とし、かつ当該第１のＳｉ
Ｇｅベース層中でＧｅ濃度を２％程度から１０％程度ま
で増加させていることを特徴とする請求項１乃至７のい
ずれか一項に記載の半導体装置。 - 【請求項９】 前記ＳｉＧｅベースバイポーラトランジ
スタは、Ｎ型不純物が１０20ｃｍ-3程度ドーピングされ
た前記高濃度のＮ+型埋め込み層上に、Ｎ型不純物が１
０16ｃｍ-3程度ドーピングされた前記低濃度のＮ型コレ
クタ層が形成され、当該低濃度のＮ型コレクタ層上に、
Ｇｅ濃度１０％程度で厚さが３０ｎｍ程度の前記アンド
ープＳｉＧｅ層、第３のＧｅ濃度分布を有する第３のＳ
ｉＧｅベース層、第４のＧｅ濃度分布を有する第４のＳ
ｉＧｅベース層およびＳｉベース層が形成されて成るこ
とを特徴とする請求項２に記載の半導体装置。 - 【請求項１０】 前記ＳｉＧｅベースバイポーラトラン
ジスタは、前記第３のＳｉＧｅベース層、前記第４のＳ
ｉＧｅベース層および前記Ｓｉベース層に、Ｐ型不純物
が１×１０19ｃｍ-3程度ドーピングされ、前記Ｓｉベー
ス層上に、Ｎ型不純物が２×１０20ｃｍ-3程度ドーピン
グされたエミッタ引き出し用多結晶シリコン膜が形成さ
れて成ることを特徴とする請求項９に記載の半導体装
置。 - 【請求項１１】 前記ＳｉＧｅベースバイポーラトラン
ジスタのエミッタ層は、Ｎ型不純物がドーピングされた
エミッタ引き出し用多結晶シリコン膜からの不純物熱拡
散により形成されて成ることを特徴とする請求項１０に
記載の半導体装置。 - 【請求項１２】 前記ＳｉＧｅベースバイポーラトラン
ジスタは、前記Ｓｉベース層の厚さを２０ｎｍ程度と
し、前記第４のＳｉＧｅベース層の厚さを５ｎｍ程度と
し、Ｇｅ濃度を前記第４のＳｉＧｅベース層中でエミッ
タ領域側０％程度から２％程度まで増加させるととも
に、 前記第３のＳｉＧｅベース層の厚さを５ｎｍ程度とし、
前記第３のＳｉＧｅベース層中でＧｅ濃度を２％程度か
ら１０％程度まで増加させていることを特徴とする請求
項９乃至１１のいずれか一項に記載の半導体装置。 - 【請求項１３】 ＳｉＧｅベース層のＧｅ濃度をエミッ
タ領域側からコレクタ領域側に向かって０％から１０％
まで増加するような傾斜Ｇｅプロファイルを備えたＳｉ
Ｇｅベースバイポーラトランジスタを形成する工程を有
することを特徴とする半導体製造方法。 - 【請求項１４】 Ｎ型不純物が１０20ｃｍ-3程度ドーピ
ングされた前記高濃度のＮ+型埋め込み層上に、Ｎ型不
純物が１０16ｃｍ-3程度ドーピングされた前記低濃度の
Ｎ型コレクタ層が形成される工程と、 Ｇｅ濃度１０％程度で厚さが３０ｎｍ程度の前記アンド
ープＳｉＧｅ層、第１のＧｅ濃度分布を有する前記第１
のＳｉＧｅベース層、および第２のＧｅ濃度分布を有す
る前記第２のＳｉＧｅベース層が前記低濃度のＮ型コレ
クタ層上に形成される工程と、 前記第１のＳｉＧｅベース層および前記第２のＳｉＧｅ
ベース層にＰ型不純物が１×１０19ｃｍ-3程度ドーピン
グされる工程と、 Ｎ型不純物が２×１０20ｃｍ-3程度ドーピングされたエ
ミッタ引き出し用多結晶シリコン膜が前記第２のＳｉＧ
ｅベース層上に形成される工程と、 前記第２のＳｉＧｅベース層の厚さを２０ｎｍ程度と
し、かつ当該第２のＳｉＧｅベース層中でエミッタ領域
側からコレクタ領域側に向かって０％程度から２％程度
までＧｅ濃度を増加させ、前記第１のＳｉＧｅベース層
の厚さを１０ｎｍ程度とし、かつ当該第１のＳｉＧｅベ
ース層中でＧｅ濃度を２％程度から１０％程度まで増加
させる工程を有することを特徴とする請求項１３に記載
の半導体製造方法。 - 【請求項１５】 Ｎ型不純物が１０20ｃｍ-3程度ドーピ
ングされた前記高濃度のＮ+型埋め込み層上に、Ｎ型不
純物が１０16ｃｍ-3程度ドーピングされた前記低濃度の
Ｎ型コレクタ層が形成される工程と、 当該低濃度のＮ型コレクタ層上に、Ｇｅ濃度１０％程度
で厚さが３０ｎｍ程度の前記アンドープＳｉＧｅ層、第
３のＧｅ濃度分布を有する第３のＳｉＧｅベース層、第
４のＧｅ濃度分布を有する第４のＳｉＧｅベース層およ
びＳｉベース層が形成される工程と、 前記第３のＳｉＧｅベース層、前記第４のＳｉＧｅベー
ス層および前記Ｓｉベース層には、Ｐ型不純物が１×１
０19ｃｍ-3程度ドーピングされ、前記Ｓｉベース層上
に、Ｎ型不純物が２×１０20ｃｍ-3程度ドーピングされ
たエミッタ引き出し用多結晶シリコン膜が形成される工
程と、 エミッタ層は、Ｎ型不純物がドーピングされたエミッタ
引き出し用多結晶シリコン膜からの不純物熱拡散により
形成される工程と、 前記Ｓｉベース層の厚さを２０ｎｍ程度とし、前記第４
のＳｉＧｅベース層の厚さを５ｎｍ程度とし、Ｇｅ濃度
を前記第４のＳｉＧｅベース層中でエミッタ領域側０％
程度から２％程度まで増加させるとともに、前記第３の
ＳｉＧｅベース層の厚さを５ｎｍ程度とし、前記第３の
ＳｉＧｅベース層中でＧｅ濃度を２％程度から１０％程
度まで増加させる工程を有することを特徴とする請求項
１３に記載の半導体製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000158711A JP2001338930A (ja) | 2000-05-29 | 2000-05-29 | 半導体装置および半導体製造方法 |
| US09/864,330 US6570241B2 (en) | 2000-05-29 | 2001-05-25 | Semiconductor device having the effect that the drop in the current gain is kept to the minimum, when the substrate density is amplified and that the variation in the collector current is improved |
| US10/230,095 US6680234B2 (en) | 2000-05-29 | 2002-08-29 | Semiconductor device having the effect that the drop in the current gain is kept to the minimum, when the substrate density is amplified and that the variation in the collector current is improved |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000158711A JP2001338930A (ja) | 2000-05-29 | 2000-05-29 | 半導体装置および半導体製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001338930A true JP2001338930A (ja) | 2001-12-07 |
Family
ID=18663141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000158711A Pending JP2001338930A (ja) | 2000-05-29 | 2000-05-29 | 半導体装置および半導体製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6570241B2 (ja) |
| JP (1) | JP2001338930A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100455829B1 (ko) * | 2001-12-10 | 2004-11-06 | 주식회사 타키오닉스 | 초자기정렬 이종접합 바이폴라 소자 및 그 제조방법 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW512529B (en) * | 2000-06-14 | 2002-12-01 | Infineon Technologies Ag | Silicon bipolar transistor, circuit arrangement and method for producing a silicon bipolar transistor |
| JP2002270816A (ja) * | 2001-03-07 | 2002-09-20 | Nec Corp | バイポーラトランジスタ |
| US20020131125A1 (en) * | 2001-03-16 | 2002-09-19 | Myers Michael H. | Replicated-spectrum photonic transceiving |
| JP2002305304A (ja) * | 2001-04-05 | 2002-10-18 | Toshiba Corp | 電力用半導体装置 |
| US6967144B1 (en) | 2001-06-20 | 2005-11-22 | National Semiconductor Corporation | Low doped base spacer for reduction of emitter-base capacitance in bipolar transistors with selectively grown epitaxial base |
| JP3732814B2 (ja) * | 2002-08-15 | 2006-01-11 | 株式会社東芝 | 半導体装置 |
| JP3507830B1 (ja) * | 2002-10-04 | 2004-03-15 | 松下電器産業株式会社 | 半導体装置 |
| US7566948B2 (en) * | 2004-10-20 | 2009-07-28 | Kopin Corporation | Bipolar transistor with enhanced base transport |
| US20060151787A1 (en) * | 2005-01-12 | 2006-07-13 | International Business Machines Corporation | LOW CONCENTRATION SiGe BUFFER DURING STRAINED Si GROWTH OF SSGOI MATERIAL FOR DOPANT DIFFUSION CONTROL AND DEFECT REDUCTION |
| DE102005025937B4 (de) * | 2005-02-18 | 2009-11-26 | Austriamicrosystems Ag | Lichtempfindliches Bauelement mit erhöhter Blauempfindlichkeit, Verfahren zur Herstellung und Betriebsverfahren |
| US8476686B2 (en) | 2008-07-09 | 2013-07-02 | Infineon Technologies Ag | Memory device and method for making same |
| US10521480B2 (en) * | 2013-05-07 | 2019-12-31 | International Business Machines Corporation | Informative communication history |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0562991A (ja) * | 1991-09-05 | 1993-03-12 | Nec Corp | 半導体装置及びその製造方法 |
| JPH0786293A (ja) * | 1993-06-30 | 1995-03-31 | Nec Corp | バイポーラトランジスタおよびその製造方法 |
| JPH07147287A (ja) * | 1993-11-26 | 1995-06-06 | Nec Corp | 半導体装置 |
| JPH09260397A (ja) * | 1996-03-25 | 1997-10-03 | Hitachi Ltd | 半導体回路およびバイポーラトランジスタ |
| JPH11297708A (ja) * | 1998-04-07 | 1999-10-29 | Nec Corp | 半導体装置及びその形成方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4102888A1 (de) * | 1990-01-31 | 1991-08-01 | Toshiba Kawasaki Kk | Verfahren zur herstellung eines miniaturisierten heterouebergang-bipolartransistors |
| US5225371A (en) * | 1992-03-17 | 1993-07-06 | The United States Of America As Represented By The Secretary Of The Navy | Laser formation of graded junction devices |
| KR950011962B1 (ko) | 1992-07-07 | 1995-10-12 | 주식회사화인토이 | 유아용 신발류 및 보행완구류에 부착한 음향발생장치 |
| JP3156436B2 (ja) * | 1993-04-05 | 2001-04-16 | 日本電気株式会社 | ヘテロ接合バイポーラトランジスタ |
| JP2655052B2 (ja) * | 1993-10-07 | 1997-09-17 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JPH07193075A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | 半導体装置およびその製造方法 |
| JP2914213B2 (ja) * | 1995-03-28 | 1999-06-28 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| EP0818829A1 (en) | 1996-07-12 | 1998-01-14 | Hitachi, Ltd. | Bipolar transistor and method of fabricating it |
| JP3534576B2 (ja) | 1996-07-12 | 2004-06-07 | 株式会社ルネサステクノロジ | バイポーラトランジスタおよびそれを用いた光受信システム |
| JP3257497B2 (ja) | 1998-01-20 | 2002-02-18 | 日本電気株式会社 | バイポーラ型半導体装置の製造方法 |
| JP2000031162A (ja) | 1998-07-16 | 2000-01-28 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ |
| JP3658745B2 (ja) * | 1998-08-19 | 2005-06-08 | 株式会社ルネサステクノロジ | バイポーラトランジスタ |
| US6346453B1 (en) * | 2000-01-27 | 2002-02-12 | Sige Microsystems Inc. | Method of producing a SI-GE base heterojunction bipolar device |
| JP2002110690A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | 半導体装置とその製造方法 |
-
2000
- 2000-05-29 JP JP2000158711A patent/JP2001338930A/ja active Pending
-
2001
- 2001-05-25 US US09/864,330 patent/US6570241B2/en not_active Expired - Fee Related
-
2002
- 2002-08-29 US US10/230,095 patent/US6680234B2/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0562991A (ja) * | 1991-09-05 | 1993-03-12 | Nec Corp | 半導体装置及びその製造方法 |
| JPH0786293A (ja) * | 1993-06-30 | 1995-03-31 | Nec Corp | バイポーラトランジスタおよびその製造方法 |
| JPH07147287A (ja) * | 1993-11-26 | 1995-06-06 | Nec Corp | 半導体装置 |
| JPH09260397A (ja) * | 1996-03-25 | 1997-10-03 | Hitachi Ltd | 半導体回路およびバイポーラトランジスタ |
| JPH11297708A (ja) * | 1998-04-07 | 1999-10-29 | Nec Corp | 半導体装置及びその形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100455829B1 (ko) * | 2001-12-10 | 2004-11-06 | 주식회사 타키오닉스 | 초자기정렬 이종접합 바이폴라 소자 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6570241B2 (en) | 2003-05-27 |
| US6680234B2 (en) | 2004-01-20 |
| US20010052634A1 (en) | 2001-12-20 |
| US20030001235A1 (en) | 2003-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0541971B1 (en) | A graded bandgap single-crystal emitter heterojunction bipolar transistor | |
| JP3701873B2 (ja) | ヘテロ接合バイポーラ・トランジスタの作製方法 | |
| US6821870B2 (en) | Heterojunction bipolar transistor and method for fabricating the same | |
| JP2551364B2 (ja) | 半導体装置 | |
| JPH0677245A (ja) | バイポーラ・トランジスタおよびその製造方法 | |
| JPH07201883A (ja) | 横型バイポーラトランジスタ | |
| JP2001338930A (ja) | 半導体装置および半導体製造方法 | |
| JPH05182980A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2600485B2 (ja) | 半導体装置 | |
| US6876060B2 (en) | Complimentary bipolar transistor | |
| JP3507830B1 (ja) | 半導体装置 | |
| JP3515944B2 (ja) | ヘテロバイポーラトランジスタ | |
| KR20030028483A (ko) | 실리콘 바이폴라 트랜지스터, 실리콘 바이폴라트랜지스터의 회로 장치 및 제조 방법 | |
| US6573539B2 (en) | Heterojunction bipolar transistor with silicon-germanium base | |
| US6506659B2 (en) | High performance bipolar transistor | |
| US8227319B2 (en) | Bipolar junction transistor having a high germanium concentration in a silicon-germanium layer and a method for forming the bipolar junction transistor | |
| JP3024401B2 (ja) | 半導体装置 | |
| US20010008298A1 (en) | Semiconductor device and method of manufacturing same | |
| JP3643100B2 (ja) | 半導体装置 | |
| JP2963704B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| US6740560B1 (en) | Bipolar transistor and method for producing same | |
| JP3352629B2 (ja) | バイポーラトランジスタ | |
| JP3129586B2 (ja) | 縦型バイポーラトランジスタ | |
| JP3990989B2 (ja) | ヘテロバイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070405 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081030 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110114 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110628 |