KR20030028483A

KR20030028483A - 실리콘 바이폴라 트랜지스터, 실리콘 바이폴라트랜지스터의 회로 장치 및 제조 방법

Info

Publication number: KR20030028483A
Application number: KR1020027017051A
Authority: KR
Inventors: 프라노쉬마르틴; 마이스터토마스; 쉐퍼헤르베르트; 슈텡글라인하르트; 볼프콘라트
Original assignee: 인피네온 테크놀로지스 아게
Priority date: 2000-06-14
Filing date: 2001-06-15
Publication date: 2003-04-08
Also published as: CN1248296C; TW512529B; WO2001097273A1; US7612430B2; EP1295326A1; CN1436366A; JP2004503936A; US20030178700A1

Abstract

본 발명에 따른 실리콘 바이폴라 트랜지스터(100)는 공통의 베이스를 형성하는 높은 농도로 도핑된 제1 베이스 층(105)과 낮은 농도로 도핑된 제2 베이스 층(106)을 포함한 베이스를 구비한다. 이미터는 높은 농도로 완전히 도핑되고, 제2 베이스 층(106) 상에 바로 침착된다.

Description

실리콘 바이폴라 트랜지스터, 실리콘 바이폴라 트랜지스터의 회로 장치 및 제조 방법{SILICON BIPOLAR TRANSISTOR, CIRCUIT ARRANGEMENT AND METHOD FOR PRODUCTION OF A SILICON BIPOLAR TRANSISTOR}

본 발명은 실리콘 바이폴라 트랜지스터, 실리콘 바이폴라 트랜지스터의 회로 장치 및 제조 방법에 관한 것이다.

[종래기술]

실리콘 바이폴라 트랜지스터, 그 회로 장치 및 그 제조 방법은 간행물 [1]로부터 공지되어 있다.

통상의 실리콘 바이폴라 트랜지스터는 이미터, 베이스, 및 컬렉터를 구비한다.

간행물 [1]로부터 공지된 바이폴라 트랜지스터에서는 바이폴라 트랜지스터의 최대 진동 주파수가 다음의 법칙에 따라 주어진다고 알려져 있다:

(1)

여기에서,

· f_max는 바이폴라 트랜지스터의 최대 진동 주파수,

· f_T는 바이폴라 트랜지스터의 트랜지션 주파수,

· R_B는 바이폴라 트랜지스터의 베이스 저항,

· C_BC는 바이폴라 트랜지스터의 베이스-컬렉터 커패시턴스를 각각 나타낸다.

따라서, 간행물 [1]로부터 알 수 있는 바와 같이, 바이폴라 트랜지스터의 가능한 한 높은 진동 주파수를 얻으려면 바이폴라 트랜지스터의 베이스 저항 R_B를 감소시키는 것이 바람직하다.

바이폴라 트랜지스터의 베이스 저항 R_B는 접속 영역의 전기 저항에 의해서는 물론, 도펀트 원자에 의한 베이스-도핑물 프로파일의 층 저항에 의해서도 결정된다.

핀치(pinch)로서도 지칭되는 그러한 층 저항은 트랜지스터 베이스가 도펀트 원자에 의해 균일하게 도핑된 경우에는 베이스의 층 두께에 반비례한다.

하지만, 바이폴라 트랜지스터의 베이스의 층 두께를 증가시키면, 바이폴라 트랜지스터에서의 소수 캐리어(minority carrier)의 베이스 주행 시간(transit time:τ)이 증대된다.

도펀트 원자에 의한 베이스 도핑물을 5 x 10¹⁸㎝^-3의 농도를 넘게 증대시키면, 바이폴라 트랜지스터의 이미터와 베이스 사이의 접합부의 항복 전압(breakdown voltage)이 낮은 값으로 감소되는 동시에, 베이스-이미터 장벽 층 커패시턴스가 증대되는 결과를 가져온다.

간행물 [1]에는 베이스 저항을 감소시키기 위해 바이폴라 트랜지스터의 이미터를 도펀트 원자에 의해 약 10¹⁸㎝^-3의 낮은 농도로 도핑하는 것이 제안되어 있다.

반면에, [1]로부터 공지된 바이폴라 트랜지스터의 베이스는 도펀트 원자에 의해 약 10²⁰㎝^-3의 높은 농도로 도핑된다.

그와 같이 하여, 이미터를 낮은 농도로 도핑할 경우에는 바이폴라 트랜지스터의 이미터-베이스 접합부의 장벽 능력을 상실함이 없이 베이스를 높은 농도로 도핑할 수 있게 된다.

트랜지션 주파수를 높이기 위해, 간행물 [1]에 개시된 바이폴라 트랜지스터의 베이스는 게르마늄을 포함한다.

또한, 간행물 [2]에는 에피택시얼 이미터(epitaxial emitter)를 구비한 트랜지스터에 탄소 원자를 첨가함으로써 붕소 확산을 감소시키는 것이 개시되어 있다.

아울러, 간행물 [3]으로부터는 74 ㎓의 매우 높은 최대 진동 주파수 f_max를 보이는 바이폴라 트랜지스터가 공지되어 있다.

간행물 [6]은 n-도핑된 비소화갈륨(gallium arsenide)으로 이뤄진 컬렉터 층 상에 각각 비소화갈륨으로 이뤄진 p⁺⁺-도핑된 제1 베이스 층과 p⁺-도핑된 제2 베이스층의 2개의 부분 베이스 층이 침착되는 비소화갈륨계 바이폴라 트랜지스터를 개시하고 있다.

p⁺-도핑된 비소화갈륨 부분 베이스 층은 아연 도펀트 원자에 대한 확산 장벽으로서의 역할을 한다. p⁺-도핑된 비소화갈륨 층 상에는 이미터와 베이스 사이의 아연 절연용 장벽 층으로서의 역할을 하는 n⁺-도핑된 이미터 차단 층(stop layer)이 침착되고, 그에 의해 이미터가 n-도핑되는 것이 계속적으로 보장되게 된다. 이미터 차단 층 상에는 비소화갈륨으로 이뤄진 일련의 "농축" 이미터 층이 침착된다.

또한, 간행물 [7]은 2개의 베이스 층을 구비한 베이스를 포함하되, n-도핑된 컬렉터 상에 p⁺-도핑된 베이스 층이 침착되고 그 위에 p^--도핑된 제2 베이스 층이 침착되는 실리콘 바이폴라 트랜지스터를 개시하고 있다. 제2 베이스 층 상에는 n-도핑된, 즉 낮은 농도로 도핑된 제1 중간 층이 침착되고, 그 위에는 높은 농도로 도핑된 제1 n⁺-이미터가 침착된다.

그러한 일련의 층은 특히 베이스와 이미터 사이에 n-도핑된 중간 층이 도입되어야 하고, 그로 인해 제조 기술상으로, 특히 대량 생산에 있어 상당한 비용이 드는 동시에 기술적 어려움이 초래된다고 하는 단점을 나타낸다. 또한, 그러한 트랜지스터에 대한 대량 생산 시의 제조 비용도 매우 높다.

간행물 [8]에는 베이스 층에 그 베이스 층과 동일한 전도도 타입의 추가의 층이 있는 전력 트랜지스터가 개시되어 있다.

간행물 [9]는 이미터 영역의 전방에 베이스 영역의 전도도 타입의 영역이 가로놓여 있고, 그 영역의 불순물 농도가 베이스 영역의 그것보다는 낮지만, ㎤ 당 불순물이 10¹⁶이상인 트랜지스터를 개시하고 있다.

간행물 [10]은 컬렉터 층 상에 이미터 층, 이미터 층을 에워싸면서도 이미터 표면이 노출될 수 있게 하는 고유 베이스 층, 외부 베이스 층, 및 고유 베이스 층과 외부 베이스 층 사이에 놓인 링크(link) 베이스 층이 형성되는 반도체 장치를 개시하고 있다.

간행물 [11]은 부분적으로 강하되는 특성 및 일련의 npp⁺n⁺또는 pnn⁺p⁺영역에 의한 반도체물을 구비하는 스위칭용 트랜지스터를 개시하고 있다.

간행물 [12]에는 바이폴라 트랜지스터가 컬렉터 영역 및 그를 에워싼 절연 영역을 구비하는 바이폴라 트랜지스터 및 그 제조 방법이 개시되어 있다. 컬렉터 영역 위에는 일련의 단결정 층이, 그리고 절연 층 위에는 일련의 다결정 층이 배치되고, 베이스 층 위에는 커버 층이 배치되되, 그 컵 층은 이미터 영역에서는 부분적으로 또는 완전히 제거된다.

간행물 [13], 간행물 [14], 및 간행물 [15]에는 또 다른 GaAs 바이폴라 트랜지스터가 개시되어 있다.

이하, 첨부 도면에 도시된 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 첨부 도면 중에서,

도 1은 본 발명의 실시예 따른 바이폴라 트랜지스터의 단면도이고;

도 2a 내지 도 2c는 각각 상이한 제조 시점에서의 바이폴라 트랜지스터의 구조의 단면도이며;

도 3은 도 1의 바이폴라 트랜지스터의 도핑물 프로파일의 개요를 나타낸 도표이다.

따라서, 본 발명의 목적은 간행물 [3]에 따른 실리콘 바이폴라 트랜지스터에비해 상승된 최대 진동 주파수를 보이는 실리콘 바이폴라 트랜지스터와, 그 실리콘 바이폴라 트랜지스터의 회로 장치 및 제조 방법을 제공하는 것이다.

그러한 목적은 독립 청구항들에 따른 특징이 있는 실리콘 바이폴라 트랜지스터, 실리콘 바이폴라 트랜지스터의 회로 장치 및 제조 방법에 의해 달성된다.

실리콘 바이폴라 트랜지스터는 이미터, 베이스, 및 컬렉터를 구비한다. 전체의 이미터는 도펀트 원자에 의해 높은 농도로 도핑되는데, 그 도펀트 원자는 베이스 영역의 도핑물에 사용되는 도펀트 원자와는 반대의 전도도 타입으로 된다. 그것은 베이스 영역이 n-도핑될 경우에는 전체의 이미터가 높은 농도로 p-도핑되고, 베이스 영역이 p-도핑될 경우에는 전체의 이미터가 높은 농도로 n-도핑된다는 것을 의미한다. 이미터는 폴리실리콘을 포함하는 것이 바람직하다.

베이스는 제1 베이스 영역과 제2 베이스 영역으로 분류되는데, 제2 베이스 영역은 예컨대 붕소 원자와 같은 도펀트 원자에 의해 낮은 농도로 도핑된다. 즉, 제2 베이스 영역은 도펀트 원자에 의한 낮은 농도의 도핑물을 포함한다.

반면에, 제1 베이스 영역은 예컨대 붕소 원자와 같은 도펀트 원자에 의한 높은 농도의 도핑물을 포함한다.

"높은 농도의 도핑물" 및 "낮은 농도의 도핑물"이란 용어는 본 발명의 범주에서는 높은 농도의 도핑물에서의 ㎤ 당 도펀트 원자의 수가 낮은 농도의 도핑물에서보다 현저히 더 많고, 바람직하게는 2배 이상 더 많다는 것으로 이해되어야 할 것이다.

예컨대, 제2 베이스 영역은 ㎤ 당 도펀트 원자가 5 x 10¹⁷내지 1 x 10¹⁹인 도핑물을 포함할 수 있고, 제1 베이스 영역은 ㎤ 당 도펀트 원자가 10¹⁹내지 약 2 x 10²⁰인 도핑물을 포함할 수 있다.

직관적으로 본다면, 본 발명의 핵심은 통상적으로 최대한 균일하게 도핑되는 바이폴라 트랜지스터의 베이스가 높은 농도의 도핑물을 포함한 제1 영역, 즉 제1 베이스 영역과, 낮은 농도의 도핑물을 포함한 제2 영역, 즉 제2 베이스 영역으로 분할된다는데 있다.

그와 같이 하여, 베이스의 층 저항, 즉 베이스 저항이 현저히 감소되는데, 그것도 특히 5배 이상으로 감소될 수 있게 된다.

본 발명의 구성에 따르면, 제1 베이스 영역의 폭(제1 베이스 폭(W1))과 제2 베이스 영역의 폭(제2 베이스 폭(W2))은 다음의 법칙에 따라 그 크기가 정해질 수 있다:

제2 베이스 폭(W2)은 이미터-베이스 pn 접합부의 오프-상태 전압(off-state voltage)에 따라 선택되는 10 ㎚ 내지 40 ㎚의 폭으로 되는 것이 바람직하다. 예컨대, 오프 상태 전압이 2 V인 경우에는 제2 베이스 폭(W2)이 20 ㎚로 된다.

제1 베이스 폭(W1)은 가능한 한 작게 선택된다. 또한, 제1 베이스 영역은 연이은 열적 단계(thermal step) 동안 프로파일의 심한 분산이 일어나지 않도록 가능한 한 높은 농도로 도핑된다. 제1 베이스 폭(W1)은 예컨대 1 ㎚ 내지 30 ㎚일 수 있다.

제1 베이스 영역은 바이폴라 트랜지스터의 컬렉터에 놓이고, 전술된 법칙으로부터 알 수 있는 바와 같이 가능한 한 좁게, 즉 가능한 한 작은 제1 베이스 폭(W1)으로 형성되고, 도펀트 원자에 의해 가능한 한 높은 농도로 도핑되는 것이 바람직하다.

개개의 도펀트 원자가 제1 베이스 영역과 제2 베이스 영역 사이에서 확산되는 것을 더욱 감소시키기 위해, 본 발명의 구성에 따라 탄소 원자를 베이스에 공급하여 예컨대 붕소 도펀트 원자의 확산을 줄이는 것이 바람직하다.

베이스 전하의 증가에 따라 트랜지스터 전류의 증폭이 저하될 수도 있는 현상은 본 발명의 구성에 따라 바람직하게는 게르마늄 원자의 첨가에 의해 보상될 수 있다. 또한, Ge의 첨가에 의해 바이폴라 트랜지스터의 트랜지션 주파수가 더욱 상승되고, 그에 따라 최대 진동 주파수도 역시 상승되게 된다.

본 발명의 또 다른 구성에 따르면, 제2 베이스 영역은 도펀트 원자에 의해 약 5 x 10¹⁸㎝^-3의 농도로, 그리고 제1 베이스 영역은 3 x 10¹⁹㎝^-3의 농도로 각각 도핑되도록 조치된다.

간행물 [3]에 개시된 바와 같이, 이미터 창(emitter window), 즉 이미터가 형성되어야 할 영역은 건식 식각에 의해 샌드위치 구조물로 개방된다. 그러한 샌드위치 구조물은 아래로부터 위로 보았을 때에 다음의 것을 구비한다:

· p⁺-폴리실리콘,

· TEOS,

· 질화물.

이미터 창의 측벽은 질화물 스페이서에 의해 형성된다.

최초 산화물 층에 의해 아직 덮여 있는 컬렉터는 등방성 습식 식각에 의해 노출된다. 그 경우, 간행물 [4]에 개시된 바와 같이 그 아래에 놓인 폴리실리콘의 언더컷(undercut)에 의해 폴리실리콘 돌출물이 생성된다.

또한, 본 발명의 바람직한 구성에 따르면, 도펀트 원자로서 붕소 원자 대신에 알루미늄 원자가를 사용하거나 갈륨 원자도 사용하도록 조치된다.

그러나, 붕소 원자가 선택적으로 당연히 사용될 수 있는 또 다른 공지의 도펀트 원자에 비해 통상 더 낮은 확산 속도를 보이고, 그로 인해 도핑물에 있어 큰 차이를 보이는 2개의 베이스 영역을 제조하는데 특히 유리하다는 점에서 붕소 원자를 사용하는 것이 이롭다.

그러한 하나 이상의 바이폴라 트랜지스터를 구비하는 회로 장치는 예컨대 무선 이동 통신 서비스 분야와 같은 고주파 적용례에 사용하거나 통상의 고클록 프로세서에 사용하는데 특히 적합하다.

바이폴라 트랜지스터의 제조 방법에서는 절연 후에, 즉 컬렉터를 형성하고 난 후에 제1 베이스 영역을 형성하는 제1 베이스 층을 바람직하게는 예컨대 디보란(B₂H₆)을 도펀트 가스로서 사용하면서 제1 분압을 사용하여 가스 상 에피택시에 의해 컬렉터 상에 성장시킨다.

도펀트 원자의 주입은 가스 상 에피택시 동안 사용되는 분압에 바로 선형적으로 근사되는 관계에 있음을 언급하고자 한다.

제1 베이스 층 상에는 제2 베이스 영역을 형성하는 제2 베이스 층을 제2 분압을 사용하여 가스 상 에피택시에 의해 성장시키는데, 그 경우에 제2 분압은 제1 분압보다 훨씬 더 낮고 제2 베이스 층의 가스 상 에피택시의 범주에서도 역시 디보란이 도펀트 가스로서 사용됨으로써 제2 베이스 층 및 그에 따른 제2 베이스 영역이 제1 베이스 층, 즉 제1 베이스 영역보다 현저히 더 낮은 농도의 도핑물을 포함하게 된다.

본 발명의 구성에서는 간행물 [5]에 개시된 조치에 따라 베이스의 형성과 더불어 게르마늄을 첨가하는데, 그럴 경우에 본 발명에 따라 제1 베이스 영역 및 제2 베이스 영역에 의해 도 3과 연관지어 후술되는 바와 상응하게 형성되는 계단형 프로파일의 형성이 보장되게 된다. 제2 베이스 층 상에는 바로 이미터를 침착시킨다. 전체의 이미터는 도펀트 원자에 의해 높은 농도로 도핑된다.

도 1은 베이스 접속 단자(101), 이미터 접속 단자(102), 및 컬렉터 접속 단자(103)를 구비한 바이폴라 트랜지스터(100)를 나타내고 있다.

베이스 접속 단자(101)는 p-도핑된 폴리실리콘 층(104)을 경유하여 베이스를 형성하는 2개의 베이스 영역에 커플링된다.

제1 베이스 영역(105)은 도펀트 원자, 즉 본 실시예에 따른 붕소 원자가 3 x 10¹⁹인 높은 농도의 도핑물을 포함한다.

제1 베이스 영역(105) 상에는 제2 베이스 영역으로서의 제2 베이스 층(106)이 가스 상 에피택시에 의해 성장되는데, 제2 베이스 영역(106)의 도핑물에서는 ㎤ 당 도펀트 원자의 농도가 5 x 10¹⁸이다.

베이스, 특히 제1 베이스 영역은 상세히 후술되는 바와 같이 가스 상 에피택시에 의해 컬렉터 층(107) 상에 성장된다. 컬렉터 층 내에는 n⁺-도핑된 층(108)이 매설된다(n⁺-매립 층).

컬렉터(107), 즉 컬렉터 층(107)은 n⁺-도핑된 층(108)을 경유하여 컬렉터 접속 단자(103)에 커플링된다.

도 2a 내지 도 2c에 도시된 것과 같은 바이폴라 트랜지스터의 후술될 제조방법은 베이스가 균일하게 도핑되는 바이폴라 트랜지스터에 대해 간행물 [3]에서 설명된 것과 같은 제조 방법과 근본적으로는 일치한다.

하지만, 베이스를 형성하는 범주에 있어서는 제조 방법의 차이가 주어진다.

간행물 [3]에 개시된 바와 같은 실리콘을 구비한 컬렉터 층(107)으로부터 출발하여, 이미터 영역, 즉 이미터 제조 방법의 말기에 형성되게 될 영역을 가스 상(CVD 방법)으로 형성된 산화물 층 상에 형성되는 샌드위치 구조물에 의해 한정시킨다.

그러한 샌드위치 구조물은 아래로부터 위로 보았을 때에 다음의 층을 구비한다:

· p⁺-폴리실리콘,

· TEOS,

· 질화물.

이미터 창의 측벽을 질화물 스페이서에 의해 형성한다.

최초 산화물 층에 의해 아직 덮여 있는 컬렉터를 등방성 습식 식각에 의해 노출시킨다. 그 경우, 간행물 [4]에 개시된 바와 같이 그 아래에 놓인 폴리실리콘의 언더컷에 의해 폴리실리콘 돌출물을 생성한다.

컬렉터 층(107)을 2 x 10¹⁷㎝^-3의 도펀트 원자에 의해 n-도핑한다.

샌드위치 구조물(201) 상에 얇은 질화물 스페이서(203)를 형성하고 난 후에 산화물 층(202)을 p⁺-도핑된 폴리실리콘 층(24) 아래에서 습식 식각에 의해 언더컷하여 폭이 약 0.1 ㎛인 접촉 영역(205)을 생성한다.

후속 단계(도 2b)에서는 650 ℃ 내지 900 ℃의 온도 및 1 내지 100 Torr의 압력에서 가스 상 에피택시에 의해 제1 베이스 층(207) 및 제2 베이스 층(207)에 의해 형성되는 베이스 층(206)을 성장시킨다.

본 실시예에 따르면, 가스 상 에피택시의 범주에서의 가스로서는 10 내지 50 sml을 갖는 수소 캐리어를 사용하는데, 그 수소 캐리어는 바이폴라 트랜지스터의 특성을 얻게 함과 동시에 제1 베이스 층과 제2 베이스 층 사이에서의 후술될 도펀트 원자의 확산을 감소시키는 탄소 원자 및 게르마늄 원자를 주입하기 위한 다음의 가스를 함유한다:

· 디클로로실란(SiH₂Cl₂),

· 염화수소(HCl),

· 게르마늄 수소화물(GeH₄),

· 메틸실란(SiH₃CH₃).

가스 상 에피택시의 범주에서의 그러한 가스를 가스 상 에피택시의 범주에서 사용되는 전압의 10^-4내지 10^-2의 분압으로 사용한다.

제1 베이스 층(207)의 형성 시에는 도펀트 가스로서 디보란(B₂H₆)을 전압의 10^-5의 분압으로 사용한다. 그 경우, 게르마늄 수소화물을 10^-4의 분압으로 제1 베이스 층에 첨가하여 제1 베이스 층이 3 x 10¹⁹의 붕소 원자에서 약 20 %의 게르마늄원자의 농도를 보이도록 하고, 그에 따라 도 3에 도시된 바와 같이 예컨대 간행물 [5]에 개시된 게르마늄에 대한 도핑물 프로파일이 주어지게 된다.

도펀트의 농도가 분압에 대해 선형적으로 바로 근사되는 관계에 있다는 의존성에 의거하여, 제2 베이스 층(208)에서의 도펀트 원자에 의한 도핑물의 농도보다 2배 이상만큼 더 높은 도펀트 원자의 도핑물이 제1 베이스 층(207)에 제공되게 된다.

제1 베이스 폭(W1)은 가능한 한 좁게 선택된다. 또한, 제1 베이스 영역은 연이은 열적 단계(thermal step) 동안 프로파일의 심한 분산이 일어나지 않도록 가능한 한 높은 농도로 도핑된다. 제1 베이스 폭(W1)은 본 실시예에서는 1 ㎚ 내지 30 ㎚이다.

디보란(B₂H₆)을 사용하여 제1 베이스 층(207) 상에 전압의 10^-6의 분압으로 제2 베이스 층(208)을 형성한다.

제2 베이스 층(208)을 형성하는 동안 또 다시 도 3에 도시된 프로파일과 상응하는 게르마늄 수소화물을 전압의 10^-5의 분압으로 첨가한다.

그럼으로써, ㎤ 당 도펀트 원자가 약 5 x 10¹⁸이고 게르마늄 원자가 약 5 %인 도핑물 농도를 갖는 제2 베이스 층(208)이 생성되게 된다.

본 실시예에 따르면, 제2 베이스 폭(W2)은 이미터-베이스 pn 접합부의 오프 상태 전압에 따라 선택되는 10 ㎚ 내지 40 ㎚의 폭으로 되는데, 오프 상태 전압이2 V인 경우에는 제2 베이스 폭(W2)이 20 ㎚로 된다.

후속 단계(도 2c)에서는 인산을 사용하여 질화물 스페이서(203)를 제거하고, 간행물 [3]에 상세히 개시된 방법에 따라 n⁺-도핑된 폴리실리콘 층(209)을 역시 제2 베이스 층(208) 상에 성장된 추가의 스페이서(210) 상에 형성한다.

그러한 조치에 따라, 도 3에 도시된 도 1의 바이폴라 트랜지스터(100)에 대한 도핑물 프로파일(300)이 주어지게 된다.

바이폴라 트랜지스터(100) 내부의 개개의 층의 성장 방향에 반하는 국부적 정렬을 표현하고 있는 종좌표(301)를 따라, 각각의 층에서의 도펀트 원자의 각각의 농도가 횡좌표에 의해 도시되어 있다.

제1 베이스 영역은 가능한 한 좁게 형성되고 높은 농도로 도핑되어 베이스를 경유하는 전자의 주행 시간이 작게 유지되도록 하는 것이 바람직하다.

이미터 층(209)에서의 도펀트 원자의 도핑물 농도를 나타내는 이미터-도핑물 곡선(303)으로부터 출발하여, 이어서 제2 베이스 폭(W2)을 따른 제2 베이스-도핑물 추이 곡선(304)에 의해 ㎤ 당 붕소 원자가 5 x 10¹⁸인 제2 베이스 층(208)에서의 붕소 원자의 도핑물의 추이가 도시되어 있고, 그러한 추이는 제1 베이스 영역, 즉 제1 베이스 폭(W1)을 갖는 제1 베이스 층(207)의 높은 농도의 도핑물로 계단형으로, 즉 급격하게 이행되는데, 그 제1 베이스 영역의 도핑물에서는 ㎤ 당 붕소 원자가 3 x 10¹⁹이다(제1 베이스-도핑물 추이 곡선(305)으로써 표시됨).

점선(306)은 베이스의 제1 베이스 층(207) 또는 제2 베이스 층(208)에서의게르마늄 원자에 대한 해당 농도 추이를 나타낸 것이다. 평원 영역, 즉 제2 베이스 영역은 약 5 %의 게르마늄 원자를 함유한다. 컬렉터 측 영역, 즉 제1 베이스 영역은 약 20 %의 게르마늄 원자를 함유한다.

실험 결과, 전술된 도핑물 프로파일을 갖는 그러한 바이폴라 트랜지스터는 통상 7 ㏀인 베이스의 층 저항을 그 베이스 프로파일의 사용에 의해 3.5 ㏀으로 반감시키되, 균일한 베이스의 경우에 1.5 ps인 바이폴라 트랜지스터의 주행 시간(τ)이 상이한 도핑물을 갖는 분할된 베이스의 경우에는 1.6 ps의 주행 시간으로 단지 미미한 정도로만 상승되는 것으로 밝혀졌다.

본 명세서에는 다음의 간행물들이 인용되어 있다:

[1] B. Heinmann et al., Influence of low doped emitter and collector regions on high-frequency performance of SiGe-Base HBTs, Solid State Electronics, Vol. 38, No. 6, S. 1183 - 1189, 1995

[2] D. Knoll et al., Si/SiGe:C Heterojunction Bipolar Transistors in an Epi-Fre Well, Single-Polysilicon Technology, IEDM 98, S. 703 - 706, 1998

[3] T. F. Meister et al., SiGe Base Bipolar Transistor with 74 ㎓ f_maxand 11 ps Gate Delay, IEDM, S. 739 - 740, 1995

[4] US 5 326 718

[5] Niu Guofu et al., Noise Parameter Modeling and SiGe Profile Design Tradeoffs fro RF Applications, Pro. Of the 2nd Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems, S. 9 - 14, 2000

[6] US 5 132 764

[7] US 5 177 583

[8] DD 230 677 A3

[9] DE OS 151 48 48

[10] DE 42 40 205 A1

[11] DE AS 1 089 073

[12] DE 198 45 789 A1

[13] US 4 593 305

[14] JP 03-280 546

[15] JP 03-192 727

<도면 부호의 설명>

100 : 바이폴라 트랜지스터

101 : 베이스 접속 단자

102 : 이미터 접속 단자

103 : 컬렉터 접속 단자

104 : p-도핑된 폴리실리콘 층

105 : 제1 베이스 층

106 : 제2 베이스 층

107 : 컬렉터 층

108 : n-도핑된 층

201 : 샌드위치 구조물

202 : 컬렉터 층

203 : 질화물 스페이서

204 : p-도핑된 폴리실리콘 층

205 : 언더컷된 접촉 영역

206 : 베이스

207 : 제1 베이스 층

208 : 제2 베이스 층

209 : 이미터 층

210 : 스페이서

300 : 도핑물 프로파일

301 : 종좌표

302 : 횡좌표

303 : 이미터 도핑물 곡선

304 : 제2 베이스 영역의 도핑물 추이 곡선

305 : 제1 베이스 영역의 도핑물 추이 곡선

306 : 게르마늄에 따른 베이스의 농도 추이 곡선

Claims

· 베이스,

· 도펀트 원자에 의해 높은 농도로 완전히 도핑된 이미터, 및

· 컬렉터를 구비하고,

· 베이스는 제1 베이스 영역과 제2 베이스 영역을 구비하며,

· 제1 베이스 영역은 도펀트 원자에 의해 높은 농도로 도핑되고,

· 제2 베이스 영역은 도펀트 원자에 의해 낮은 농도로 도핑되며,

· 이미터는 제2 베이스 영역 상에 바로 침착되는 것을 특징으로 하는

실리콘 바이폴라 트랜지스터.
제1항에 있어서,

제1 베이스 영역은 제2 베이스 영역보다 컬렉터에 더 가깝게 배치되는 것을 특징으로 하는

실리콘 바이폴라 트랜지스터.
제1항 또는 제2항에 있어서,

제1 베이스 영역은 도펀트 원자에 의해 제2 베이스 영역보다 2배 이상 더 높은 농도로 도핑되는 것을 특징으로 하는

실리콘 바이폴라 트랜지스터.
제3항에 있어서,

제2 베이스 영역은 ㎤ 당 도펀트 원자가 약 5 x 10¹⁸인 도핑물을 포함하는 것을 특징으로 하는

실리콘 바이폴라 트랜지스터.
제3항 또는 제4항에 있어서,

제1 베이스 영역은 ㎤ 당 도펀트 원자가 약 3 x 10¹⁹인 도핑물을 포함하는 것을 특징으로 하는

실리콘 바이폴라 트랜지스터.
제1항 내지 제5항 중의 어느 한 항에 있어서,

제2 베이스 영역의 베이스 폭은 10 ㎚ 내지 40 ㎚인 것을 특징으로 하는

실리콘 바이폴라 트랜지스터.
제1항 내지 제6항 중의 어느 한 항에 있어서,

제1 베이스 영역의 베이스 폭은 1 ㎚ 내지 30 ㎚인 것을 특징으로 하는

실리콘 바이폴라 트랜지스터.
제1항 내지 제7항 중의 어느 한 항에 있어서,

베이스는 제1 베이스 영역과 제2 베이스 영역 사이의 급격한 이행을 지원하는 또 다른 도펀트 원자를 추가로 포함하는 것을 특징으로 하는

실리콘 바이폴라 트랜지스터.
제1항 내지 제8항 중의 어느 한 항에 있어서,

도펀트 원자는 붕소 원자인 것을 특징으로 하는

실리콘 바이폴라 트랜지스터.
제1항 내지 제9항 중의 어느 한 항에 있어서,

베이스에는 도펀트 원자의 확산을 감소시키는 탄소 원자가 추가로 함유되는 것을 특징으로 하는

실리콘 바이폴라 트랜지스터.
제1항 내지 제10항 중의 어느 한 항에 있어서,

베이스는 게르마늄 원자를 함유하는 것을 특징으로 하는

실리콘 바이폴라 트랜지스터.
제1항 내지 제11항 중의 어느 한 항에 있어서,

이미터는 폴리실리콘을 함유하는 것을 특징으로 하는

바이폴라 실리콘 트랜지스터.
제1항 내지 제12항 중의 어느 한 항에 따른 하나 이상의 바이폴라 실리콘 트랜지스터를 구비한 회로 장치.
· 컬렉터를 형성하는 단계,

· 베이스를 형성하는 단계,

· 제1 베이스 영역을 도펀트 원자에 의해 높은 농도로 도핑하는 단계,

· 제2 베이스 영역을 도펀트 원자에 의해 낮은 농도로 도핑하는 단계,

· 이미터를 제2 베이스 영역 상에 바로 침착시키는 단계,

· 전체의 이미터를 도펀트 원자에 의해 높은 농도로 도핑하는 단계를 포함하는 것을 특징으로 하는 실리콘 바이폴라 트랜지스터의 제조 방법.