JPH07193075A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH07193075A JPH07193075A JP5332154A JP33215493A JPH07193075A JP H07193075 A JPH07193075 A JP H07193075A JP 5332154 A JP5332154 A JP 5332154A JP 33215493 A JP33215493 A JP 33215493A JP H07193075 A JPH07193075 A JP H07193075A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- collector
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000012535 impurity Substances 0.000 claims abstract description 47
- 238000009826 distribution Methods 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 238000001312 dry etching Methods 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 8
- 229910052785 arsenic Inorganic materials 0.000 abstract description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 7
- 238000010893 electron trap Methods 0.000 abstract description 2
- 230000001629 suppression Effects 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 230000007423 decrease Effects 0.000 description 7
- 238000002513 implantation Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 230000003321 amplification Effects 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
- H01L29/0826—Pedestal collectors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/01—Bipolar transistors-ion implantation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/011—Bipolar transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/024—Defect control-gettering and annealing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/035—Diffusion through a layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/036—Diffusion, nonselective
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/921—Nonselective diffusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/969—Simultaneous formation of monocrystalline and polycrystalline regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】本発明は低温で動作するバイポーラトランジス
タに関し、カーク効果抑制のためのＳＩＣ構造を有し、
かつ低温でベース中のドナーレベルによる電子のトラッ
プを防ぎ、また、２６４Ｋ以下の低温において、ベース
を走行する電子に加速電界を与えることにより、ｆT お
よびｈFEの両方を向上させることにより高速動作するト
ランジスタを提供することができる。 【構成】本発明のバイポーラトランジスタは、カーク効
果を抑えるため、ｎ型エミッタ領域直下のｎ型コレクタ
領域の濃度が他のコレクタ領域の濃度より高く、また、
低温でのドナーレベルによる電子トラッピングを低減す
るため、前記コレクタ領域上に形成されたｐ型ベース領
域には前記コレクタ領域を形成するｎ型不純物および前
記エミッタ領域直下のコレクタ領域を高濃度化するｎ型
不純物が含まれない不純物分布構造を有し、かつ前記コ
レクタ側の濃度が前記エミッタ側の濃度よりも高い逆傾
斜型不純物分布構造を有している。
タに関し、カーク効果抑制のためのＳＩＣ構造を有し、
かつ低温でベース中のドナーレベルによる電子のトラッ
プを防ぎ、また、２６４Ｋ以下の低温において、ベース
を走行する電子に加速電界を与えることにより、ｆT お
よびｈFEの両方を向上させることにより高速動作するト
ランジスタを提供することができる。 【構成】本発明のバイポーラトランジスタは、カーク効
果を抑えるため、ｎ型エミッタ領域直下のｎ型コレクタ
領域の濃度が他のコレクタ領域の濃度より高く、また、
低温でのドナーレベルによる電子トラッピングを低減す
るため、前記コレクタ領域上に形成されたｐ型ベース領
域には前記コレクタ領域を形成するｎ型不純物および前
記エミッタ領域直下のコレクタ領域を高濃度化するｎ型
不純物が含まれない不純物分布構造を有し、かつ前記コ
レクタ側の濃度が前記エミッタ側の濃度よりも高い逆傾
斜型不純物分布構造を有している。
Description
【０００１】
【産業上の利用分野】本発明は２６４Ｋ以下の低温動作
するバイポーラ型トランジスタおよびその製造方法に関
する。
するバイポーラ型トランジスタおよびその製造方法に関
する。
【０００２】
【従来の技術】微細化された超ＬＳＩの特性向上のブレ
ークスルーの１つとして低温（液体窒素温度）動作が考
えられる。低温ではＭＯＳトランジスタ特性の向上や配
線抵抗の大幅な低下などの利点がある。しかし、低温に
おいても配線容量は低減されないため、駆動能力の大き
なバイポーラトランジスタを有するＢｉＣＭＯＳが必要
である。
ークスルーの１つとして低温（液体窒素温度）動作が考
えられる。低温ではＭＯＳトランジスタ特性の向上や配
線抵抗の大幅な低下などの利点がある。しかし、低温に
おいても配線容量は低減されないため、駆動能力の大き
なバイポーラトランジスタを有するＢｉＣＭＯＳが必要
である。
【０００３】低温動作を考えたバイポーラトランジスタ
として公開特許公報、特開平５−１２９３１５号公報に
示された低温動作半導体装置がある。図６および図７に
そのトランジスタの断面図および不純物分布図を示す。
この低温動作半導体装置の特徴は、コレクタ側のベース
濃度がエミッタ側のベース濃度より高濃度である逆傾斜
ベース不純物分布である。この従来例に示されるバイポ
ーラトランジスタの場合、コレクタ側のベース濃度ＮＢ
Ｃ＝３×１０19ｃｍ-3、エミッタ側のベース濃度ＮＢＥ
＝３×１０18ｃｍ-3、ベース幅ＷＢ＝１００ｎｍとした
とき、ベース中を走行する電子に対して、濃度差による
擬フェルミレベルの違いによって逆方向電界（電子をコ
レクタ側からエミッタ側に戻そうとする電界）Ｅ１が生
じる。このときＥ１は Ｅ１＝ＮＢＣ-1×（ｋＴ／ｑ）×（ｄＮＢ／ｄＸ） （１） ＝ＮＢＣ-1×（ｋＴ／ｑ）×｛（ＮＢＣ−ＮＢＥ）／ＷＢ｝ Ｔ：温度（Ｋ）、ｋ：ボルツマン定数（１．３８×１０
-23 Ｊ／Ｋ）、ｑ：電荷量（１．６×１０-19 Ｃ）で表
される。室温（３００Ｋ）ではＥ１＝２．３３１ＫＶ／
ｃｍ、液体窒素温度（７７Ｋ）では０．５９８Ｖ／ｃｍ
となる。一方、ベース濃度の違いによってバンドギャッ
プ縮小差が生じ、電子をエミッタ側からコレクタ側に加
速する順方向電界Ｅ２を発生する。ベース濃度ＮＢＣ＝
３×１０19ｃｍ-3に対するバンドギャップ縮小量△Ｅｇ
ｂ１＝１０３ｍｅＶ、ベース濃度ＮＢＥ＝３×１０18ｃ
ｍ-3に対するバンドギャップ縮小量を△Ｅｇｂ２＝６２
ｍｅＶとすると、Ｅ２は Ｅ２＝（１／ｑ）×｛（ｄ△Ｅｇｂ／２）ｄＸ｝ （２） ＝（１／ｑ）×｛（△Ｅｇｂ１−△Ｅｇｂ２）／２｝／ＷＢ で表される。ここで電子の流れるコンダクションバンド
のバンドギャップ縮小量はトータルのバンドギャップ縮
小量の１／２とした。Ｅ２は温度に依らず２．０５ｋＶ
／ｃｍとなる。このため室温ではＥ１がＥ２より大き
く、電子に対して逆方向電界がかかるが、温度の低下と
共にＥ１が小さくなり、Ｔ＝２６４Ｋ以下では電子に対
して順方向電界がかかるため、電子のベース走行時間が
短縮され、遮断周波数ｆＴが向上することになる。ここ
で式（１）は菅野卓雄監修「超高速バイポーラデバイ
ス」培風館、ｐ３７を参考にした。また式（２）はＳ．
Ｓｚｅｔｏら「Ｒｅｄｕｃｔｉｏｎ ｏｆ ｆｔ ｂｙ
Ｎｏｎｕｎｉｆｏｒｍ Ｂａｓｅ Ｂａｎｄａｐ Ｎ
ａｒｒｏｗｉｎｇ」アイトリプルイー、エレクトロンデ
バイスレターズ、ボリューム１０、ｐ３４１−３４３、
１９８９年を参考とした。またベース濃度に対するバン
ドギャップ縮小量の算出は菅野卓雄監修「超高速バイポ
ーラデバイス」培風館、ｐ３８を参考にした。
として公開特許公報、特開平５−１２９３１５号公報に
示された低温動作半導体装置がある。図６および図７に
そのトランジスタの断面図および不純物分布図を示す。
この低温動作半導体装置の特徴は、コレクタ側のベース
濃度がエミッタ側のベース濃度より高濃度である逆傾斜
ベース不純物分布である。この従来例に示されるバイポ
ーラトランジスタの場合、コレクタ側のベース濃度ＮＢ
Ｃ＝３×１０19ｃｍ-3、エミッタ側のベース濃度ＮＢＥ
＝３×１０18ｃｍ-3、ベース幅ＷＢ＝１００ｎｍとした
とき、ベース中を走行する電子に対して、濃度差による
擬フェルミレベルの違いによって逆方向電界（電子をコ
レクタ側からエミッタ側に戻そうとする電界）Ｅ１が生
じる。このときＥ１は Ｅ１＝ＮＢＣ-1×（ｋＴ／ｑ）×（ｄＮＢ／ｄＸ） （１） ＝ＮＢＣ-1×（ｋＴ／ｑ）×｛（ＮＢＣ−ＮＢＥ）／ＷＢ｝ Ｔ：温度（Ｋ）、ｋ：ボルツマン定数（１．３８×１０
-23 Ｊ／Ｋ）、ｑ：電荷量（１．６×１０-19 Ｃ）で表
される。室温（３００Ｋ）ではＥ１＝２．３３１ＫＶ／
ｃｍ、液体窒素温度（７７Ｋ）では０．５９８Ｖ／ｃｍ
となる。一方、ベース濃度の違いによってバンドギャッ
プ縮小差が生じ、電子をエミッタ側からコレクタ側に加
速する順方向電界Ｅ２を発生する。ベース濃度ＮＢＣ＝
３×１０19ｃｍ-3に対するバンドギャップ縮小量△Ｅｇ
ｂ１＝１０３ｍｅＶ、ベース濃度ＮＢＥ＝３×１０18ｃ
ｍ-3に対するバンドギャップ縮小量を△Ｅｇｂ２＝６２
ｍｅＶとすると、Ｅ２は Ｅ２＝（１／ｑ）×｛（ｄ△Ｅｇｂ／２）ｄＸ｝ （２） ＝（１／ｑ）×｛（△Ｅｇｂ１−△Ｅｇｂ２）／２｝／ＷＢ で表される。ここで電子の流れるコンダクションバンド
のバンドギャップ縮小量はトータルのバンドギャップ縮
小量の１／２とした。Ｅ２は温度に依らず２．０５ｋＶ
／ｃｍとなる。このため室温ではＥ１がＥ２より大き
く、電子に対して逆方向電界がかかるが、温度の低下と
共にＥ１が小さくなり、Ｔ＝２６４Ｋ以下では電子に対
して順方向電界がかかるため、電子のベース走行時間が
短縮され、遮断周波数ｆＴが向上することになる。ここ
で式（１）は菅野卓雄監修「超高速バイポーラデバイ
ス」培風館、ｐ３７を参考にした。また式（２）はＳ．
Ｓｚｅｔｏら「Ｒｅｄｕｃｔｉｏｎ ｏｆ ｆｔ ｂｙ
Ｎｏｎｕｎｉｆｏｒｍ Ｂａｓｅ Ｂａｎｄａｐ Ｎ
ａｒｒｏｗｉｎｇ」アイトリプルイー、エレクトロンデ
バイスレターズ、ボリューム１０、ｐ３４１−３４３、
１９８９年を参考とした。またベース濃度に対するバン
ドギャップ縮小量の算出は菅野卓雄監修「超高速バイポ
ーラデバイス」培風館、ｐ３８を参考にした。
【０００４】一方、最近の高速バイポーラトランジスタ
では高電流領域でｆｔを低下させるカーク効果を抑える
ため、コレクタ領域の高濃度化がなされている。しかし
ながらコレクタ全体を高濃度化すると、コレクターベー
ス間の接合容量が増加し、高速動作には不適当である。
そこで、エミッタ直下のコレクタに選択的にイオン注入
して高濃度化するＳＩＣ（Ｓｅｌｅｃｔｉｖｅｌｙ Ｉ
ｏｎ Ｉｍｐｌａｎｔｅｄ Ｃｏｌｌｅｃｔｏｒ）構造
が広く用いられている。このＳＩＣ構造の形成方法の一
例として、バイポーラ型半導体集積回路装置の製造方
法、公開特許公報特開平４−３１５４３８がある。ただ
し、これは低温での動作を考慮したものではない。製造
工程断面図を図８に示す。このバイポーラ型半導体集積
回路装置の製造方法の特徴はＳＩＣを形成した後、エピ
タキシャル成長によりベース領域を形成することであ
る。この方法によりＳＩＣ注入によるベース領域の結晶
性の悪化を防ぐことを目的としている。
では高電流領域でｆｔを低下させるカーク効果を抑える
ため、コレクタ領域の高濃度化がなされている。しかし
ながらコレクタ全体を高濃度化すると、コレクターベー
ス間の接合容量が増加し、高速動作には不適当である。
そこで、エミッタ直下のコレクタに選択的にイオン注入
して高濃度化するＳＩＣ（Ｓｅｌｅｃｔｉｖｅｌｙ Ｉ
ｏｎ Ｉｍｐｌａｎｔｅｄ Ｃｏｌｌｅｃｔｏｒ）構造
が広く用いられている。このＳＩＣ構造の形成方法の一
例として、バイポーラ型半導体集積回路装置の製造方
法、公開特許公報特開平４−３１５４３８がある。ただ
し、これは低温での動作を考慮したものではない。製造
工程断面図を図８に示す。このバイポーラ型半導体集積
回路装置の製造方法の特徴はＳＩＣを形成した後、エピ
タキシャル成長によりベース領域を形成することであ
る。この方法によりＳＩＣ注入によるベース領域の結晶
性の悪化を防ぐことを目的としている。
【０００５】
【発明が解決しようとする課題】先に述べた特開平５−
１２９３１５号公報に示された低温動作半導体装置のバ
イポーラトランジスタにおいても、カーク効果を抑える
ためＳＩＣ構造が必要となる。通常ＳＩＣ注入は特開昭
６３−１０７１６７号公報に記載されているようにベー
ス形成後に行われる。我々の実験結果では、特開平５−
１２９３１５号公報に示された逆傾斜型濃度分布を有す
るベースをエピタキシャル成長した後、ＳＩＣ注入を行
ったトランジスタ、すなわちベース中にコレクタを高濃
度化する不純物が入ると、公報に示されるような低温で
のｆＴの改善効果がほとんど見られないことが解った。
この実験に用いた不純物構造を図９に、ｆＴおよびｈＦ
Ｅの温度依存性を図１０および図１１に示す。ベースを
エピタキシャル成長した後、ＳＩＣ注入を行ったトラン
ジスタでは、ベースの不純物分布構造が通常の箱形の場
合も逆傾斜型の場合も、７７Ｋでは室温に比べｆＴおよ
びｈＦＥが低下してしまう。これは、図９に示すように
ボロンから形成されるｐ型ベース領域に、ＳＩＣ構造を
形成するためのリンが入ると、リンがドナー順位を形成
してベース中を走行する電子をトラッピングする。この
現象は温度の低下とともに著しくなり、Ｆｔおよび電流
増幅率ｈＦＥを低下させる。このため、低温での逆傾斜
型濃度分布の効果はほとんど隠れてしまう。
１２９３１５号公報に示された低温動作半導体装置のバ
イポーラトランジスタにおいても、カーク効果を抑える
ためＳＩＣ構造が必要となる。通常ＳＩＣ注入は特開昭
６３−１０７１６７号公報に記載されているようにベー
ス形成後に行われる。我々の実験結果では、特開平５−
１２９３１５号公報に示された逆傾斜型濃度分布を有す
るベースをエピタキシャル成長した後、ＳＩＣ注入を行
ったトランジスタ、すなわちベース中にコレクタを高濃
度化する不純物が入ると、公報に示されるような低温で
のｆＴの改善効果がほとんど見られないことが解った。
この実験に用いた不純物構造を図９に、ｆＴおよびｈＦ
Ｅの温度依存性を図１０および図１１に示す。ベースを
エピタキシャル成長した後、ＳＩＣ注入を行ったトラン
ジスタでは、ベースの不純物分布構造が通常の箱形の場
合も逆傾斜型の場合も、７７Ｋでは室温に比べｆＴおよ
びｈＦＥが低下してしまう。これは、図９に示すように
ボロンから形成されるｐ型ベース領域に、ＳＩＣ構造を
形成するためのリンが入ると、リンがドナー順位を形成
してベース中を走行する電子をトラッピングする。この
現象は温度の低下とともに著しくなり、Ｆｔおよび電流
増幅率ｈＦＥを低下させる。このため、低温での逆傾斜
型濃度分布の効果はほとんど隠れてしまう。
【０００６】一方、特開平７−３１５４３８号公報によ
うに、ベースをエピタキシャル成長する前にＳＩＣ注入
を行ったトランジスタ、すなわちベース中にコレクタを
高濃度化する不純物が入らない場合は、ベース中にドナ
ー準位が形成されないため、トラッピングによる低温で
のｆＴおよびｈＦＥの低下は起こらない。この実験に用
いた不純物構造を図１２に、ｆＴおよびｈＦＥの温度依
存性を図１３および図１４に示す。従来の箱形不純物分
布を有するベースをエピタキシャル成長した後にＳＩＣ
注入を行ったトランジスタでは、ｈＦＥが温度の低下と
ともに低下するが、ベースをエピタキシャル成長する前
にＳＩＣ注入を行ったトランジスタでは、７７Ｋにおい
てもｈＦＥの低下はかなり抑えられる。ｆＴにおいても
同様な結果となった。しかしながら、ベースをエピタキ
シャル成長する前にＳＩＣ注入を行うだけでは、低温で
特性が構造するトランジスタを形成することはない。
うに、ベースをエピタキシャル成長する前にＳＩＣ注入
を行ったトランジスタ、すなわちベース中にコレクタを
高濃度化する不純物が入らない場合は、ベース中にドナ
ー準位が形成されないため、トラッピングによる低温で
のｆＴおよびｈＦＥの低下は起こらない。この実験に用
いた不純物構造を図１２に、ｆＴおよびｈＦＥの温度依
存性を図１３および図１４に示す。従来の箱形不純物分
布を有するベースをエピタキシャル成長した後にＳＩＣ
注入を行ったトランジスタでは、ｈＦＥが温度の低下と
ともに低下するが、ベースをエピタキシャル成長する前
にＳＩＣ注入を行ったトランジスタでは、７７Ｋにおい
てもｈＦＥの低下はかなり抑えられる。ｆＴにおいても
同様な結果となった。しかしながら、ベースをエピタキ
シャル成長する前にＳＩＣ注入を行うだけでは、低温で
特性が構造するトランジスタを形成することはない。
【０００７】
【課題を解決するための手段】本発明のバイポーラトラ
ンジスタは、カーク結果を抑えるため、ｎ型エミッタ領
域直下のｎ型コレクタ領域の濃度が他のコレクタ領域の
濃度より高く、また、低温でのドナーレベルによる電子
のトラッピングを低減するため、前記コレクタ領域上に
形成されたｐ型ベース領域には前記コレクタ領域を形成
するｎ型不純物および前記エミッタ領域直下のコレクタ
領域を高濃度化するｎ型不純物が含まれない不純物分布
構造を有し、かつ前記コレクタ側の濃度が前記エミッタ
側の濃度よりも高い逆傾斜型不純物分布構造を有し、２
６４Ｋ以下の低温で動作することを特徴とするものであ
る。
ンジスタは、カーク結果を抑えるため、ｎ型エミッタ領
域直下のｎ型コレクタ領域の濃度が他のコレクタ領域の
濃度より高く、また、低温でのドナーレベルによる電子
のトラッピングを低減するため、前記コレクタ領域上に
形成されたｐ型ベース領域には前記コレクタ領域を形成
するｎ型不純物および前記エミッタ領域直下のコレクタ
領域を高濃度化するｎ型不純物が含まれない不純物分布
構造を有し、かつ前記コレクタ側の濃度が前記エミッタ
側の濃度よりも高い逆傾斜型不純物分布構造を有し、２
６４Ｋ以下の低温で動作することを特徴とするものであ
る。
【０００８】
【実施例】本発明の実施例について図１を用いて説明す
る。図１は本発明の実施例のエミッタ直下の不純物分布
構造を示している。ｎ+ 型埋め込みヒ素領域２、ｎ型Ｓ
ＩＣ領域１０、ｐ型ベース領域１１、ｎ+ 型エミッタ領
域１５を有している。ｎ型ＳＩＣ領域１０はエミッタ直
下以外のコレクタ領域３よりも濃度が１桁程度高くなっ
ている。低温（８００℃以下）選択エピタキシャル法に
よって形成されたベース領域１１の中には、コレクタ領
域３およびＳＩＣ領域１０を形成するためのｎ型不純物
（図１ではリン）を含まない構造となっている。また、
ベース領域１１はＳＩＣ領域１０側の濃度（図１では１
×１０19ｃｍ-3）が、エミッタ領域１５側の濃度（図１
では１×１０18ｃｍ-3）よりも高い不純物分布構造とな
っている。また、ベース濃度はどの領域においても、低
温でのフリーズアウト効果の影響を受けないように、モ
ット遷移濃度の１×１０18ｃｍ-3以上に設定されてい
る。
る。図１は本発明の実施例のエミッタ直下の不純物分布
構造を示している。ｎ+ 型埋め込みヒ素領域２、ｎ型Ｓ
ＩＣ領域１０、ｐ型ベース領域１１、ｎ+ 型エミッタ領
域１５を有している。ｎ型ＳＩＣ領域１０はエミッタ直
下以外のコレクタ領域３よりも濃度が１桁程度高くなっ
ている。低温（８００℃以下）選択エピタキシャル法に
よって形成されたベース領域１１の中には、コレクタ領
域３およびＳＩＣ領域１０を形成するためのｎ型不純物
（図１ではリン）を含まない構造となっている。また、
ベース領域１１はＳＩＣ領域１０側の濃度（図１では１
×１０19ｃｍ-3）が、エミッタ領域１５側の濃度（図１
では１×１０18ｃｍ-3）よりも高い不純物分布構造とな
っている。また、ベース濃度はどの領域においても、低
温でのフリーズアウト効果の影響を受けないように、モ
ット遷移濃度の１×１０18ｃｍ-3以上に設定されてい
る。
【０００９】次に上記の実施例の構造方法を図２（Ａ）
〜（Ｄ）を用いて説明する。ｐ型基板１にヒ素注入によ
り形成したｎ型埋め込みヒ素領域２形成し、ｎ- 型エピ
タキシャル層（これはコレクタ領域になる）３を成長し
た後、素子分離酸化膜４を形成し、その後ｎ+ 型コレク
タ電極引き出し領域５する。膜厚１００ｎｍの酸化膜６
を形成後、コレクタ電極引き出し領域５上およびベース
が形成される拡散層上に酸化膜６を島状に残すようにパ
ターニングする（図２（Ａ））。
〜（Ｄ）を用いて説明する。ｐ型基板１にヒ素注入によ
り形成したｎ型埋め込みヒ素領域２形成し、ｎ- 型エピ
タキシャル層（これはコレクタ領域になる）３を成長し
た後、素子分離酸化膜４を形成し、その後ｎ+ 型コレク
タ電極引き出し領域５する。膜厚１００ｎｍの酸化膜６
を形成後、コレクタ電極引き出し領域５上およびベース
が形成される拡散層上に酸化膜６を島状に残すようにパ
ターニングする（図２（Ａ））。
【００１０】次に、全面にｐ+ 型ベースポリシリコン電
極７を成長後、窒化膜８を成長し、フォトリソ工程およ
び窒化膜ドライエッチングおよびポリシリコンドライエ
ッチングを行ってパターニングする。このとき、酸化膜
６によりポリシリエッチングの際にエピタキシャル層３
の表面を削ったり、ダメージを与えたりすることはな
い。窒化膜成長後、異方性ドライエッチングにより第１
サイドウォール９をエミッタ開口部に形成する。その
後、酸化膜６を通してｎ- 型エピタキシャル層からなる
コレクタ領域３に、エネルギー１００〜４００ｋｅＶ程
度で１Ｅ１２〜５Ｅ１２ｃｍ-2程度のリン注入を行い、
ｎ型ＳＩＣ領域１０をエミッタ１５が形成される領域直
下に形成する。このときのＳＩＣ注入条件は酸化膜６の
膜厚やＳＩＣ領域１０の濃度によって決定する。ＳＩＣ
注入後に熱処理を行い、ＳＩＣ領域の活性化およびイオ
ン注入するダメージを回復させる（図２（Ｂ））。
極７を成長後、窒化膜８を成長し、フォトリソ工程およ
び窒化膜ドライエッチングおよびポリシリコンドライエ
ッチングを行ってパターニングする。このとき、酸化膜
６によりポリシリエッチングの際にエピタキシャル層３
の表面を削ったり、ダメージを与えたりすることはな
い。窒化膜成長後、異方性ドライエッチングにより第１
サイドウォール９をエミッタ開口部に形成する。その
後、酸化膜６を通してｎ- 型エピタキシャル層からなる
コレクタ領域３に、エネルギー１００〜４００ｋｅＶ程
度で１Ｅ１２〜５Ｅ１２ｃｍ-2程度のリン注入を行い、
ｎ型ＳＩＣ領域１０をエミッタ１５が形成される領域直
下に形成する。このときのＳＩＣ注入条件は酸化膜６の
膜厚やＳＩＣ領域１０の濃度によって決定する。ＳＩＣ
注入後に熱処理を行い、ＳＩＣ領域の活性化およびイオ
ン注入するダメージを回復させる（図２（Ｂ））。
【００１１】次に、エミッタ開口部の酸化膜６を酸化膜
エッチングを行って取り除き、そこにできた空洞に、低
温（８００℃以下、この実施例では６００℃）選択エピ
タキシャル成長法により膜厚８０ｎｍのｐ型ベース領域
１１を形成する。このとき、同時にｐ+ 型ベースポリシ
リコン電極７のポリシリコン露出部分からもｐ型ポリシ
リコン１２が成長し、ｐ+ 型ベースポリシリコン電極７
とｐ型ベース領域１１がつながれる。また、低温選択エ
ピ成長によって、ｐ型ベース領域は図１に示すような逆
傾斜型不純物分布を有するように形成される（図２
（Ｃ））。
エッチングを行って取り除き、そこにできた空洞に、低
温（８００℃以下、この実施例では６００℃）選択エピ
タキシャル成長法により膜厚８０ｎｍのｐ型ベース領域
１１を形成する。このとき、同時にｐ+ 型ベースポリシ
リコン電極７のポリシリコン露出部分からもｐ型ポリシ
リコン１２が成長し、ｐ+ 型ベースポリシリコン電極７
とｐ型ベース領域１１がつながれる。また、低温選択エ
ピ成長によって、ｐ型ベース領域は図１に示すような逆
傾斜型不純物分布を有するように形成される（図２
（Ｃ））。
【００１２】次にＣＶＤ酸化膜を成長し後、異方性ドラ
イエッチングおよび短時間の酸化膜ウェットエッチング
をおこなって、第２のサイドウォール１３を形成する。
その後、リンまたはヒ素を含んだｎ+ 型エミッタポリシ
リコン電極１４を形成し、８５０℃〜１０００℃の短時
間（５〜２０秒）のランプアニールをおこなって、ｎ+
型エミッタ領域１５を形成する。ベース成長後の熱処理
はベース領域１１の不純物分布を崩さないように、この
実施例のように極力低温で短時間に行われなければなら
ない（図２（Ｄ））。
イエッチングおよび短時間の酸化膜ウェットエッチング
をおこなって、第２のサイドウォール１３を形成する。
その後、リンまたはヒ素を含んだｎ+ 型エミッタポリシ
リコン電極１４を形成し、８５０℃〜１０００℃の短時
間（５〜２０秒）のランプアニールをおこなって、ｎ+
型エミッタ領域１５を形成する。ベース成長後の熱処理
はベース領域１１の不純物分布を崩さないように、この
実施例のように極力低温で短時間に行われなければなら
ない（図２（Ｄ））。
【００１３】本発明の第２の実施例について図３を用い
て説明する。図３は本発明の第２の実施例のエミッタ直
下の不純物分布構造を示している。ｎ+ 型埋め込みヒ素
領域２、ｎ型ＳＩＣ領域１０、ｐ- 型ベース領域２１、
ｐ型ベース領域１１、ｎ+ 型エミッタ領域１５を有して
いる。ｎ型ＳＩＣ領域１０の濃度は２×１０17ｃｍ-3で
あり、エミッタ直下以外のコレクタ領域３の濃度１×１
０16ｃｍ-3よりも、濃度が１桁程度高くなっている。低
温（８００℃以下）選択エピタキシャル法によって形成
されたベース領域１１の中には、コレクタ３およびＳＩ
Ｃ領域１０を形成するためのｎ型不純物（図１ではリ
ン）を含まない構造となっている。また、ベース領域１
１はＳＩＣ領域１０側の濃度（図１では１×１０19ｃｍ
-3）が、エミッタ領域１５側の濃度（図１では１×１０
18ｃｍ-3）よりも高い逆傾斜型不純物分布構造となって
いる。また、ｐ- 型ベース領域２１はベース領域１１を
成長する前に低温選択エピ成長により形成するもので、
膜厚は５ｎｍ〜２０ｎｍ、不純物濃度２×１０17ｃｍ-3
以下に設定する。この低濃度のｐ- 型ベース領域２１は
ベース形成後の熱処理によりｐ型ベース領域１１を形成
するボロンが広がることにより、ｐ型ベース領域内にＳ
ＩＣ領域１０を形成するリンが入らないためのバッファ
の役目をする。このｐ- 型ベース領域２１を入れること
によりベース形成後の熱処理マージンを第１の実施例の
場合よりも大きくできる。
て説明する。図３は本発明の第２の実施例のエミッタ直
下の不純物分布構造を示している。ｎ+ 型埋め込みヒ素
領域２、ｎ型ＳＩＣ領域１０、ｐ- 型ベース領域２１、
ｐ型ベース領域１１、ｎ+ 型エミッタ領域１５を有して
いる。ｎ型ＳＩＣ領域１０の濃度は２×１０17ｃｍ-3で
あり、エミッタ直下以外のコレクタ領域３の濃度１×１
０16ｃｍ-3よりも、濃度が１桁程度高くなっている。低
温（８００℃以下）選択エピタキシャル法によって形成
されたベース領域１１の中には、コレクタ３およびＳＩ
Ｃ領域１０を形成するためのｎ型不純物（図１ではリ
ン）を含まない構造となっている。また、ベース領域１
１はＳＩＣ領域１０側の濃度（図１では１×１０19ｃｍ
-3）が、エミッタ領域１５側の濃度（図１では１×１０
18ｃｍ-3）よりも高い逆傾斜型不純物分布構造となって
いる。また、ｐ- 型ベース領域２１はベース領域１１を
成長する前に低温選択エピ成長により形成するもので、
膜厚は５ｎｍ〜２０ｎｍ、不純物濃度２×１０17ｃｍ-3
以下に設定する。この低濃度のｐ- 型ベース領域２１は
ベース形成後の熱処理によりｐ型ベース領域１１を形成
するボロンが広がることにより、ｐ型ベース領域内にＳ
ＩＣ領域１０を形成するリンが入らないためのバッファ
の役目をする。このｐ- 型ベース領域２１を入れること
によりベース形成後の熱処理マージンを第１の実施例の
場合よりも大きくできる。
【００１４】
【発明の効果】本発明の効果を図４および図５を用いて
説明する。図４は本発明のバイポーラトランジスタのｈ
FEの温度依存性である。温度の低下と共にＨFEは上昇
し、７７Ｋで室温の約１．３倍の値示した。図５には本
発明のバイポーラトランジスタの室温および７７Ｋでの
ｆＴ特性を示す。７７Ｋでは室温の約１．２倍の値とな
っていた。これは、ベース領域にドナー不純物が入らな
いようにすると共に、ベースの不純物分布構造を逆傾斜
型にしているため、低温でのドナー順位による電子のト
ラップの影響を抑え、かつベース中のバンドギャップナ
ローイング差による電界を利用したためである。図１に
示した実施例での室温および７７Ｋでのベース内部電界
Ｅを式（１）および（２）から見積もると、 Ｅ＝Ｅ2 −Ｅ1 ＝（１／ｑ）×｛（ｄ△Ｅgb／２）／ｄＸ｝ −ＮBC-1×（ｋＴ／ｑ）×（ｄＮB ／ｄＸ） ＝（１／ｑ）×｛（△Ｅgb1 −△Ｅgb2 ）／２｝／ＷB −ＮBC-1×（ｋＴ／ｑ）×｛（ＮBC−ＮBE）／ＷB ｝ ＝６８３３−２５．８７５×Ｔ （３） Ｔ＝３００Ｋ（室温）のとき、Ｅ＝−０．９２９ｋＶ Ｔ＝７７Ｋ（液体窒素温度）のとき、Ｅ＝４．８４１ｋ
Ｖ ここで、ＮBC＝１×１０19ｃｍ-3、ＮBE＝１×１０18ｃ
ｍ-3、 △Ｅgb１＝８３．４ｍｅＶ、△Ｅgb２＝４２．４ｍｅＶ 式（３）より２６４Ｋ以下で電界Ｅが＋になる。式
（３）より２６４Ｋ以下で温度の低下と共に順方向電界
が上昇する。この結果、ベースを走行する電子が加速さ
れ、ベース走行時間が短縮されてｆT が向上する。ま
た、順方向電界の構造によりドリフト電流成分が増加す
るため、ベース電流成分にたいしてコレクタ電流成分が
増加し、ｈFEの上昇をもたらす。
説明する。図４は本発明のバイポーラトランジスタのｈ
FEの温度依存性である。温度の低下と共にＨFEは上昇
し、７７Ｋで室温の約１．３倍の値示した。図５には本
発明のバイポーラトランジスタの室温および７７Ｋでの
ｆＴ特性を示す。７７Ｋでは室温の約１．２倍の値とな
っていた。これは、ベース領域にドナー不純物が入らな
いようにすると共に、ベースの不純物分布構造を逆傾斜
型にしているため、低温でのドナー順位による電子のト
ラップの影響を抑え、かつベース中のバンドギャップナ
ローイング差による電界を利用したためである。図１に
示した実施例での室温および７７Ｋでのベース内部電界
Ｅを式（１）および（２）から見積もると、 Ｅ＝Ｅ2 −Ｅ1 ＝（１／ｑ）×｛（ｄ△Ｅgb／２）／ｄＸ｝ −ＮBC-1×（ｋＴ／ｑ）×（ｄＮB ／ｄＸ） ＝（１／ｑ）×｛（△Ｅgb1 −△Ｅgb2 ）／２｝／ＷB −ＮBC-1×（ｋＴ／ｑ）×｛（ＮBC−ＮBE）／ＷB ｝ ＝６８３３−２５．８７５×Ｔ （３） Ｔ＝３００Ｋ（室温）のとき、Ｅ＝−０．９２９ｋＶ Ｔ＝７７Ｋ（液体窒素温度）のとき、Ｅ＝４．８４１ｋ
Ｖ ここで、ＮBC＝１×１０19ｃｍ-3、ＮBE＝１×１０18ｃ
ｍ-3、 △Ｅgb１＝８３．４ｍｅＶ、△Ｅgb２＝４２．４ｍｅＶ 式（３）より２６４Ｋ以下で電界Ｅが＋になる。式
（３）より２６４Ｋ以下で温度の低下と共に順方向電界
が上昇する。この結果、ベースを走行する電子が加速さ
れ、ベース走行時間が短縮されてｆT が向上する。ま
た、順方向電界の構造によりドリフト電流成分が増加す
るため、ベース電流成分にたいしてコレクタ電流成分が
増加し、ｈFEの上昇をもたらす。
【図１】本発明のバイポーラトランジスタの第１の実施
例の不純物分布構造。
例の不純物分布構造。
【図２】本発明のバイポーラトランジスタの工程断面
図。
図。
【図３】本発明のバイポーラトランジスタの第２の実施
例の不純物分布構造。
例の不純物分布構造。
【図４】本発明のバイポーラトランジスタの電流増幅率
ｈFEの温度依存性。
ｈFEの温度依存性。
【図５】本発明のバイポーラトランジスタの３００Ｋお
よび７７ＫでのｆT −ＩC 特性。
よび７７ＫでのｆT −ＩC 特性。
【図６】従来の低温動作バイポーラトランジスタの不純
物分布構造。
物分布構造。
【図７】従来の低温動作バイポーラトランジスタの断面
図。
図。
【図８】別の従来のバイポーラトランジスタの工程断面
図。
図。
【図９】実験に用いた従来のバイポーラトランジスタの
不純物分布構造。
不純物分布構造。
【図１０】図９で示された不純物分布構造のバイポーラ
トランジスタの３００Ｋおよび７７ＫでのｆT −ＩC 特
性。
トランジスタの３００Ｋおよび７７ＫでのｆT −ＩC 特
性。
【図１１】図９で示された不純物分布構造のバイポーラ
トランジスタの電流増幅率ｈFEの温度依存性。
トランジスタの電流増幅率ｈFEの温度依存性。
【図１２】実験に用いた従来のバイポーラトランジスタ
のもう１つの不純物分布構造。
のもう１つの不純物分布構造。
【図１３】図１２で示された不純物分布構造のバイポー
ラトランジスタの３００Ｋおよび７７ＫでのｆT −ＩC
特性。
ラトランジスタの３００Ｋおよび７７ＫでのｆT −ＩC
特性。
【図１４】図１２で示された不純物分布構造のバイポー
ラトランジスタの電流増幅率ｈFEの温度依存性。
ラトランジスタの電流増幅率ｈFEの温度依存性。
１ ｐ型基板 ２ ｎ型埋め込みヒ素領域。 ３ ｎ- 型エピタキシャル層（コレクタ領域） ４ 素子分離酸化膜 ５ ｎ+ 型コレクタ電極引き出し領域 ６ 酸化膜 ７ ｐ+ 型ベースポリシリコン電極 ８ 窒化膜 ９ 第１のサイドウォール １０ ｎ型ＳＩＣ領域 １１ ｐ型ベース領域 １２ ｐ型ポリシリコン １３ 第２のサイドウォール １４ ｎ+ 型エミッタポリシリコン電極 １５ ｎ+ 型エミッタ領域１５ ２１ ｐ- 型ベース領域
Claims (4)
- 【請求項１】 第１導電型エミッタ領域直下の第１導電
型コレクタ領域の濃度が他のコレクタ領域の濃度より高
く、前記コレクタ領域上に形成された第２導電型ベース
領域には前記コレクタ領域を形成する第１導電型不純物
および前記エミッタ領域直下のコレクタ領域を高濃度化
する第１導電型不純物が含まれず、かつ前記コレクタ側
の濃度が前記エミッタ側の濃度よりも高いことを特徴と
し、２６４Ｋ以下の低温で動作する半導体装置。 - 【請求項２】 前記ベース領域を８００℃のエピタキシ
ャル以下で形成することを特徴とする請求項１の半導体
装置。 - 【請求項３】 前記ベース領域を形成するエピタキシャ
ル層と、前記コレクタ領域との間に、前記エミッタ領域
下のコレクタ領域の第１導電型不純物濃度と同程度また
はそれ以下の不純物濃度を有する第２導電型低濃度エピ
タキシャル層を有すること特徴とする請求項１又は２の
半導体装置。 - 【請求項４】 バイポーラ型半導体集積回路装置の製造
において、 第２導電型基板上に形成した第１導電型埋め込み領域を
形成し、第１導電型エピタキシャル層（これはコレクタ
領域になる）を成長した後、素子分離酸化膜を形成し、
その後第１導電型コレクタ電極引き出し領域を形成し、
前記コレクタ電極引き出し領域およびベースが形成され
る拡散層上に酸化膜を島上に残すようにパターニングす
る工程と、 全面に第２導電型ベースポリシリコン電極を成長後、窒
化膜を成長し、フォトリソ工程および窒化膜ドライエッ
チングおよびポリシリドライエッチングを行ってパター
ニングし、エミッタ開口を形成する工程と、窒化膜成長
後、異方性ドライエッチングにより第１のサイドウォー
ルをエミッタ開口部に形成する工程と、前記エミッタ開
口部に、前記酸化膜を通して前記第１導電型エピタキシ
ャル層からなるコレクタ領域に、第１導電型の不純物注
入を行い、前記エミッタ開口部直下のコレクト領域を高
濃度化する工程と、 エミッタ開口部の酸化膜６を酸化膜エッチングを行って
取り除き、そこにできた空洞に、低温（８００℃以下）
選択エピタキシャル成長法により第２導電型ベース領域
を形成する工程と、同時に前記第２導電型ベースポリシ
リコン電極のポリシリコン露出部分からも第２導電型ポ
リシリコンが成長し、前記ベースポリシリコン電極と前
記ベース領域１１がつながれる工程と、前記ベース領域
は請求項１および２および３に示すような逆傾斜型不純
物分布を有する工程と、 次にＣＶＤ酸化膜を成長した後、異方性ドライエッチン
グおよび短時間の酸化膜ウェットエッチングをおこなっ
て、第２のサイドウォールを形成する工程と、第１導電
型不純物を含んだ第１導電型エミッタポリシリコン電極
を形成し、８５０℃〜１０００℃の短時間（５〜２０
秒）のランプアニールをおこなって、第１導電型エミッ
タ領域を形成する工程とを含むことを特徴とする半導体
装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5332154A JPH07193075A (ja) | 1993-12-27 | 1993-12-27 | 半導体装置およびその製造方法 |
| US08/330,361 US5569611A (en) | 1993-12-27 | 1994-10-12 | Method of manufacturing a bipolar transistor operating at low temperature |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5332154A JPH07193075A (ja) | 1993-12-27 | 1993-12-27 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07193075A true JPH07193075A (ja) | 1995-07-28 |
Family
ID=18251760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5332154A Pending JPH07193075A (ja) | 1993-12-27 | 1993-12-27 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5569611A (ja) |
| JP (1) | JPH07193075A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2937253B2 (ja) * | 1996-01-17 | 1999-08-23 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US6004881A (en) * | 1997-04-24 | 1999-12-21 | The United States Of America As Represented By The Secretary Of The Air Force | Digital wet etching of semiconductor materials |
| US6020246A (en) * | 1998-03-13 | 2000-02-01 | National Semiconductor Corporation | Forming a self-aligned epitaxial base bipolar transistor |
| DE19957113A1 (de) | 1999-11-26 | 2001-06-07 | Infineon Technologies Ag | Verfahren zur Herstellung eines aktiven Transistorgebietes |
| JP2001338930A (ja) * | 2000-05-29 | 2001-12-07 | Nec Corp | 半導体装置および半導体製造方法 |
| TW512529B (en) * | 2000-06-14 | 2002-12-01 | Infineon Technologies Ag | Silicon bipolar transistor, circuit arrangement and method for producing a silicon bipolar transistor |
| US6365479B1 (en) * | 2000-09-22 | 2002-04-02 | Conexant Systems, Inc. | Method for independent control of polycrystalline silicon-germanium in a silicon-germanium HBT and related structure |
| CN103594500B (zh) * | 2013-12-02 | 2018-08-10 | 上海集成电路研发中心有限公司 | 一种锗硅异质结双极晶体管的制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04315438A (ja) * | 1991-04-15 | 1992-11-06 | Oki Electric Ind Co Ltd | バイポーラ型半導体集積回路装置の製造方法 |
| JPH05129315A (ja) * | 1991-11-07 | 1993-05-25 | Hitachi Ltd | 低温動作半導体装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5296391A (en) * | 1982-03-24 | 1994-03-22 | Nec Corporation | Method of manufacturing a bipolar transistor having thin base region |
| JPS6146063A (ja) * | 1984-08-10 | 1986-03-06 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS63107167A (ja) * | 1986-10-24 | 1988-05-12 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
| JPH01253272A (ja) * | 1988-03-31 | 1989-10-09 | Nec Corp | バイポーラトランジスタ |
| JPH03224238A (ja) * | 1989-12-07 | 1991-10-03 | Toshiba Corp | バイポーラトランジスタの製造方法 |
| US5217909A (en) * | 1990-07-18 | 1993-06-08 | Siemens Aktiengesellschaft | Method for manufacturing a bipolar transistor |
| JPH0499328A (ja) * | 1990-08-18 | 1992-03-31 | Nec Corp | バイポーラトランジスタ |
| US5106767A (en) * | 1990-12-07 | 1992-04-21 | International Business Machines Corporation | Process for fabricating low capacitance bipolar junction transistor |
| US5279976A (en) * | 1991-05-03 | 1994-01-18 | Motorola, Inc. | Method for fabricating a semiconductor device having a shallow doped region |
| US5187109A (en) * | 1991-07-19 | 1993-02-16 | International Business Machines Corporation | Lateral bipolar transistor and method of making the same |
| US5302535A (en) * | 1991-09-20 | 1994-04-12 | Nec Corporation | Method of manufacturing high speed bipolar transistor |
| JP3132101B2 (ja) * | 1991-11-20 | 2001-02-05 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5321301A (en) * | 1992-04-08 | 1994-06-14 | Nec Corporation | Semiconductor device |
| JP2551353B2 (ja) * | 1993-10-07 | 1996-11-06 | 日本電気株式会社 | 半導体装置及びその製造方法 |
-
1993
- 1993-12-27 JP JP5332154A patent/JPH07193075A/ja active Pending
-
1994
- 1994-10-12 US US08/330,361 patent/US5569611A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04315438A (ja) * | 1991-04-15 | 1992-11-06 | Oki Electric Ind Co Ltd | バイポーラ型半導体集積回路装置の製造方法 |
| JPH05129315A (ja) * | 1991-11-07 | 1993-05-25 | Hitachi Ltd | 低温動作半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5569611A (en) | 1996-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8247300B2 (en) | Control of dopant diffusion from buried layers in bipolar integrated circuits | |
| JP3544833B2 (ja) | 半導体装置及びその製造方法 | |
| JP2655052B2 (ja) | 半導体装置およびその製造方法 | |
| JP2778553B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09321303A (ja) | トレンチ拡散ｍｏｓトランジスタ及びその製造方法 | |
| EP0500233A2 (en) | Bipolar transistor structure & BICMOS IC fabrication process | |
| KR0134887B1 (ko) | 쌍극성 트랜지스터 및 그 제조방법 | |
| JPH07193075A (ja) | 半導体装置およびその製造方法 | |
| JP2803548B2 (ja) | 半導体装置の製造方法 | |
| US5096842A (en) | Method of fabricating bipolar transistor using self-aligned polysilicon technology | |
| JPS63287064A (ja) | Ｍｉｓ形半導体装置およびその製造方法 | |
| JPS61255069A (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
| JP3105229B2 (ja) | 半導体装置及びその製造方法 | |
| US6579765B1 (en) | Metal oxide semiconductor field effect transistors | |
| US5244822A (en) | Method of fabricating bipolar transistor using self-aligned polysilicon technology | |
| JP3207883B2 (ja) | バイポーラ半導体装置の製造方法 | |
| JP2697631B2 (ja) | 半導体装置の製造方法 | |
| KR930010118B1 (ko) | 반도체 장치의 제조방법 | |
| JPH03250660A (ja) | ＢｉＣＭＯＳ型半導体装置の製造方法 | |
| KR100216510B1 (ko) | 트렌치를 이용한 바이폴라 트랜지스터의 컬렉터 형성방법 | |
| KR940005726B1 (ko) | BiCMOS 소자의 NPN 트랜지스터 및 그 제조방법 | |
| JPS6141150B2 (ja) | ||
| JP2576770B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09199716A (ja) | 半導体装置およびその製造方法 | |
| JPH05235009A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970617 |