JPS61255069A - 絶縁ゲ−ト型電界効果トランジスタ - Google Patents
絶縁ゲ−ト型電界効果トランジスタInfo
- Publication number
- JPS61255069A JPS61255069A JP9730485A JP9730485A JPS61255069A JP S61255069 A JPS61255069 A JP S61255069A JP 9730485 A JP9730485 A JP 9730485A JP 9730485 A JP9730485 A JP 9730485A JP S61255069 A JPS61255069 A JP S61255069A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- impurity concentration
- conductive layer
- low impurity
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は絶縁ゲート型電界効果トランジスタに係り、特
にドレイン領域内のゲート電極近傍に低不純物濃度層を
持つトランジスタ構造に関する。
にドレイン領域内のゲート電極近傍に低不純物濃度層を
持つトランジスタ構造に関する。
近年の半導体集積回路の高集積化、素子の微細化は目覚
ましいものがある。絶縁ゲート型電界効果トランジスタ
（以下、単にＭＯＳトランジスタと略称する）を用いた
集積回路では特に素子の微細化が進み、このため、素子
内部の電界強度が非常に大きいものとなっている。この
様なＭＯＳトランジスタにおいては、チャネルでのキャ
リアは強電界により加速され、これによりドレイン領域
近傍で高エネルギー・キャリアが生成され、これがゲー
ト絶縁膜中に捕獲されるとしきい値電圧ヤ相互コンダク
タンスが変化してしまう。これは、ホット・キャリア効
果と呼ばれている。この効果により、素子特性、引いて
はこの様な素子を用いた集積回路の特性が著しく損われ
る。
ましいものがある。絶縁ゲート型電界効果トランジスタ
（以下、単にＭＯＳトランジスタと略称する）を用いた
集積回路では特に素子の微細化が進み、このため、素子
内部の電界強度が非常に大きいものとなっている。この
様なＭＯＳトランジスタにおいては、チャネルでのキャ
リアは強電界により加速され、これによりドレイン領域
近傍で高エネルギー・キャリアが生成され、これがゲー
ト絶縁膜中に捕獲されるとしきい値電圧ヤ相互コンダク
タンスが変化してしまう。これは、ホット・キャリア効
果と呼ばれている。この効果により、素子特性、引いて
はこの様な素子を用いた集積回路の特性が著しく損われ
る。
このホット・キャリア効果に対する対策として、ドレイ
ン領域のゲート電極近傍に低不純物濃度層を設けるトラ
ンジスタ構造が提案されている。その一つとして、いわ
ゆる Ｌ Ｄ Ｄ （Ｌ ｉｇｈｔｌｙＤｏｐｅｄ
Ｄｒａｉｎ）構造がある。このＬＤＤ構造を用いると、
トレイン領域端部の低不純物濃度層の存在により、ドレ
イン領域近傍の強電界が緩和され、この結果ホット・キ
ャリアの生成が抑制される。
ン領域のゲート電極近傍に低不純物濃度層を設けるトラ
ンジスタ構造が提案されている。その一つとして、いわ
ゆる Ｌ Ｄ Ｄ （Ｌ ｉｇｈｔｌｙＤｏｐｅｄ
Ｄｒａｉｎ）構造がある。このＬＤＤ構造を用いると、
トレイン領域端部の低不純物濃度層の存在により、ドレ
イン領域近傍の強電界が緩和され、この結果ホット・キ
ャリアの生成が抑制される。
しかしこのＬＤＤ構造のＭＯＳトランジスタは、ホット
・キャリア効果の抑制によりしきい値電圧の変化をある
程度小さくすることはできるが、相互コンダクタンスの
変化量を抑制する効果が余り認められない。これは、ド
レイン近傍で発生したホット・キャリアがゲート電極側
壁部の絶縁膜中に捕獲されると、その静電気力によりチ
ャネル電流が基板下方に押しやられて、実効的な直列抵
抗が大きくなるためでおる。
・キャリア効果の抑制によりしきい値電圧の変化をある
程度小さくすることはできるが、相互コンダクタンスの
変化量を抑制する効果が余り認められない。これは、ド
レイン近傍で発生したホット・キャリアがゲート電極側
壁部の絶縁膜中に捕獲されると、その静電気力によりチ
ャネル電流が基板下方に押しやられて、実効的な直列抵
抗が大きくなるためでおる。
本発明は上記した点に鑑みなされたもので、ホット・キ
ャリア効果による相互コンダクタンスの低下を抑制でき
るようにした高信頼性のＭＯＳトランジスタを提供する
ことを目的とする。
ャリア効果による相互コンダクタンスの低下を抑制でき
るようにした高信頼性のＭＯＳトランジスタを提供する
ことを目的とする。
本発明にかかるＭＯＳトランジスタは、ドレイン領域の
ゲート電極近傍にある低不純物濃度層上に、ホット・キ
ャリア効果によりゲート電極近傍の絶縁膜中に注入され
る電荷を拡散させるための導電層を設けたことを特徴と
する。
ゲート電極近傍にある低不純物濃度層上に、ホット・キ
ャリア効果によりゲート電極近傍の絶縁膜中に注入され
る電荷を拡散させるための導電層を設けたことを特徴と
する。
本発明によるＭＯＳトランジスタでは、少なくともドレ
イン領域のゲート電極近傍にある低不純物濃度層上に低
抵抗の導電層を設けたことにより、ホット・キャリア効
果による注入電荷がゲート電極近傍に局在するのが防止
され、しきい値の変化が小さくなると共に、相互コンダ
クタンスの低下が抑制される。
イン領域のゲート電極近傍にある低不純物濃度層上に低
抵抗の導電層を設けたことにより、ホット・キャリア効
果による注入電荷がゲート電極近傍に局在するのが防止
され、しきい値の変化が小さくなると共に、相互コンダ
クタンスの低下が抑制される。
（発明の実施例〕
以下本発明の詳細な説明する。
第１図は一実施例のＬＤＤ構造ＭＯＳトランジスタでお
る。１１はｐ型Ｓｉ基板であり、この基板上にゲート絶
縁膜１２を介して多結晶シリコン膜によるゲート電極１
３が形成されている。ソース、ドレイン領域は、ゲート
電極１３をマスクとして浅く拡散形成された低不純物濃
度層であるｎ−型層１４．１５と、ゲート電極１３の側
壁に残した絶縁膜１９をマスクとして拡散形成された高
不純物濃度のｎ＋型層１６．１７とにより構成されてい
る。
る。１１はｐ型Ｓｉ基板であり、この基板上にゲート絶
縁膜１２を介して多結晶シリコン膜によるゲート電極１
３が形成されている。ソース、ドレイン領域は、ゲート
電極１３をマスクとして浅く拡散形成された低不純物濃
度層であるｎ−型層１４．１５と、ゲート電極１３の側
壁に残した絶縁膜１９をマスクとして拡散形成された高
不純物濃度のｎ＋型層１６．１７とにより構成されてい
る。
このようなＬＤＤ構造において本実施例では、少なくと
もドレイン側のｎ−型層１５表面からｎ＋型層１７表面
に渡って連続的に、これらに接して導電層１８を設けて
いる。この導電層１８はｎ−型１１１４，１５より低抵
抗の層、例えばタングステン（Ｗ＞膜である。
もドレイン側のｎ−型層１５表面からｎ＋型層１７表面
に渡って連続的に、これらに接して導電層１８を設けて
いる。この導電層１８はｎ−型１１１４，１５より低抵
抗の層、例えばタングステン（Ｗ＞膜である。
第２図（ａ）〜（ｅ）はこの様な構造を得るための製造
工程例である。ｐ型Ｓｉ基板１１に、周知の工程に従っ
て熱酸化によるゲート絶＠１ｌａ１２を介して多結晶シ
リコン膜によるゲート電極１３を形成し、ゲート電極１
３をマスクとしてイオン注入を行なってゲート電極１３
に自己整合された浅いｎ″′型層１４．１５を形成する
（ （ａ））。
工程例である。ｐ型Ｓｉ基板１１に、周知の工程に従っ
て熱酸化によるゲート絶＠１ｌａ１２を介して多結晶シ
リコン膜によるゲート電極１３を形成し、ゲート電極１
３をマスクとしてイオン注入を行なってゲート電極１３
に自己整合された浅いｎ″′型層１４．１５を形成する
（ （ａ））。
次に選択ＣＶＤ法により導電層１８を形成する（ （ｂ
））。この導電層１８は、この実施例ではＷ膜である。
））。この導電層１８は、この実施例ではＷ膜である。
ＣｖＤによるｗｍはその条件により選択的に８１表面に
成長し、絶縁膜上には成長しない。従って図示のように
ソース、ドレイン領域上のＷ膜とゲート電極１３表面の
Ｗ！ｌＡとは自動的に分離される。この後全面にＣＶＤ
法によりシリコン酸化膜１９を堆積する（（Ｃ））。そ
してＲＩＥなどの異方性エツチング法によりシリコン酸
化膜１９とＷＩＩ１１８の積１１１Ｉを全面エツチング
し、これをゲート電極１３の側壁部にのみ残す（（ｄ）
）。この後、ゲート電極１３とその側壁のシリコン酸化
膜１９をマスクとしてイオン注入を行なってソース、ド
レイン領域に高不純物濃度のｎ４型層１６．１７を形成
する（（ｅ））。
成長し、絶縁膜上には成長しない。従って図示のように
ソース、ドレイン領域上のＷ膜とゲート電極１３表面の
Ｗ！ｌＡとは自動的に分離される。この後全面にＣＶＤ
法によりシリコン酸化膜１９を堆積する（（Ｃ））。そ
してＲＩＥなどの異方性エツチング法によりシリコン酸
化膜１９とＷＩＩ１１８の積１１１Ｉを全面エツチング
し、これをゲート電極１３の側壁部にのみ残す（（ｄ）
）。この後、ゲート電極１３とその側壁のシリコン酸化
膜１９をマスクとしてイオン注入を行なってソース、ド
レイン領域に高不純物濃度のｎ４型層１６．１７を形成
する（（ｅ））。
この製造工程によれば、ドレイン側だけでなく、ソース
側にも対称的に導電層１８が形成される。
側にも対称的に導電層１８が形成される。
ソース側では高電界がかからないので、ソース側の導電
層は本質的には無用であるが、このように両方に導電層
を設けておけば、集積回路内でいずれをソース、ドレイ
ンとして用いる場合にも有効である、という利点がおる
。
層は本質的には無用であるが、このように両方に導電層
を設けておけば、集積回路内でいずれをソース、ドレイ
ンとして用いる場合にも有効である、という利点がおる
。
この実施例のＭＯＳトランジスタでは、ドレイン側のｎ
″″型！１１５上に設けた導電層１８により、ホット・
エレクトロン効果によりゲート電極１３近傍の絶縁膜中
に捕獲される電荷がそこに止まることなく、拡散してｎ
”型層１７に逃がされる。
″″型！１１５上に設けた導電層１８により、ホット・
エレクトロン効果によりゲート電極１３近傍の絶縁膜中
に捕獲される電荷がそこに止まることなく、拡散してｎ
”型層１７に逃がされる。
したがって相互コンダクタンスの低下が抑制され、微細
化した場合の信頼性向上が図られる。
化した場合の信頼性向上が図られる。
第３図は本発明の別の実施例のＬＤＤ構造ＭＯＳトラン
ジスタである。基本的な構造は第１図のものと同じであ
り、従って第１図と対応する部分には第１図と同じ符号
を付しである。第１図のものと異なる点は、第１図では
導電層１８がｎ″″型層表面に接して形成されているの
に対して、この実施例では薄い絶縁膜２０を介して導電
層１８が形成されていることである。
ジスタである。基本的な構造は第１図のものと同じであ
り、従って第１図と対応する部分には第１図と同じ符号
を付しである。第１図のものと異なる点は、第１図では
導電層１８がｎ″″型層表面に接して形成されているの
に対して、この実施例では薄い絶縁膜２０を介して導電
層１８が形成されていることである。
第４図（ａ）〜（ｅ）はこのＭＯＳトランジスタの製造
工程例である。この製造工程も基本的に先の実施例の第
２図（ａ）〜（ｅ）と同じであり、従って第２図（ａ）
〜（ｅ）と対応する部分にはこれと同じ符号を付して詳
細な説明は省略する。
工程例である。この製造工程も基本的に先の実施例の第
２図（ａ）〜（ｅ）と同じであり、従って第２図（ａ）
〜（ｅ）と対応する部分にはこれと同じ符号を付して詳
細な説明は省略する。
先の製造工程と異なる点は、第４図（ｂ）において導電
層１８を形成する前に薄い絶縁膜として予 ゛め熱
酸化等によるシリコン酸化１１ｇ２０を形成しているこ
とである。また絶縁膜上には選択ＣＶＤによるＷ膜を形
成することはできないので、蒸着法またはスパッタ法に
よりＷ膜等の導電層を形成する。
層１８を形成する前に薄い絶縁膜として予 ゛め熱
酸化等によるシリコン酸化１１ｇ２０を形成しているこ
とである。また絶縁膜上には選択ＣＶＤによるＷ膜を形
成することはできないので、蒸着法またはスパッタ法に
よりＷ膜等の導電層を形成する。
この実施例によっても、導電層１８の存在により、ホッ
ト・キャリア効果により絶縁膜中に注入される電荷が局
在することなく分散されるため、先の実施例と同様の効
果が得られる。
ト・キャリア効果により絶縁膜中に注入される電荷が局
在することなく分散されるため、先の実施例と同様の効
果が得られる。
本発明は上記した実施例に限られない。例えば導電層と
してＷＷＡの他、ｎ−型層より低抵抗の他の金属膜等を
用いることができる。
してＷＷＡの他、ｎ−型層より低抵抗の他の金属膜等を
用いることができる。
また実施例ではＬＤＤ構造の場合を説明したが、ドレイ
ン近傍に低不純物濃度層を有する他の構造例エバＧＤＤ
（Ｇｒａｄｅｄ ａｎｄ Ｄｉｆｆｕｓｅｄ［）ｒ
ａｉｎ）構造のＭＯＳトランジスタ等にも同様に本発明
を適用することができる。また本発明は、ゲート電極近
傍の低不純物濃度層がその外側の高不純物濃度層より浅
い場合に限られない。
ン近傍に低不純物濃度層を有する他の構造例エバＧＤＤ
（Ｇｒａｄｅｄ ａｎｄ Ｄｉｆｆｕｓｅｄ［）ｒ
ａｉｎ）構造のＭＯＳトランジスタ等にも同様に本発明
を適用することができる。また本発明は、ゲート電極近
傍の低不純物濃度層がその外側の高不純物濃度層より浅
い場合に限られない。
第１図は本発明の一実施例のＭＯＳトランジスタを示す
図、第２図（ａ）〜（ｅ）はその製造工程例を示す図、
第３図は他の実施例のＭｏＳトランジスタを示す図、第
４図（ａ）〜（ｅ）はその製造工程例を示す図である。 １１・・・ｐ型Ｓｉ基板、１２・・・ゲート絶縁膜、１
３・・・ゲート電極、１４．１５・・・ｎ−型層（低不
純物濃度層）、１６．１７・・・ｎ＋型層（高不純物濃
度層）、１８・・・導電層（タングステン膜）、１９．
２０・・・シリコン酸化膜。 第１図 第２図 第２図 第３図 第４図
図、第２図（ａ）〜（ｅ）はその製造工程例を示す図、
第３図は他の実施例のＭｏＳトランジスタを示す図、第
４図（ａ）〜（ｅ）はその製造工程例を示す図である。 １１・・・ｐ型Ｓｉ基板、１２・・・ゲート絶縁膜、１
３・・・ゲート電極、１４．１５・・・ｎ−型層（低不
純物濃度層）、１６．１７・・・ｎ＋型層（高不純物濃
度層）、１８・・・導電層（タングステン膜）、１９．
２０・・・シリコン酸化膜。 第１図 第２図 第２図 第３図 第４図
Claims (5)
- （１）ドレイン領域のゲート電極近傍に低不純物濃度層
を有する絶縁ゲート型電界効果トランジスタにおいて、
前記低不純物濃度層上にホット・キャリア効果によりゲ
ート電極近傍の絶縁膜中に注入される電荷を拡散させる
導電層を設けたことを特徴とする絶縁ゲート型電界効果
トランジスタ。 - （２）前記導電層は前記低不純物濃度層より低抵抗でか
つ前記低不純物濃度層表面に接して設けられている特許
請求の範囲第１項記載の絶縁ゲート型電界効果トランジ
スタ。 - （３）前記導電層は前記低不純物濃度層より低抵抗でか
つ前記低不純物濃度層表面に薄い絶縁膜を介して設けら
れている特許請求の範囲第１項記載の絶縁ゲート型電界
効果トランジスタ。 - （４）前記導電層は選択ＣＶＤによる金属膜である特許
請求の範囲第２項記載の絶縁ゲート型電界効果トランジ
スタ。 - （５）前記導電層は蒸着法またはスパッタ法により形成
された金属膜である特許請求の範囲第３項記載の絶縁ゲ
ート型電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60097304A JPH0656855B2 (ja) | 1985-05-08 | 1985-05-08 | 絶縁ゲ−ト型電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60097304A JPH0656855B2 (ja) | 1985-05-08 | 1985-05-08 | 絶縁ゲ−ト型電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61255069A true JPS61255069A (ja) | 1986-11-12 |
| JPH0656855B2 JPH0656855B2 (ja) | 1994-07-27 |
Family
ID=14188745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60097304A Expired - Fee Related JPH0656855B2 (ja) | 1985-05-08 | 1985-05-08 | 絶縁ゲ−ト型電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0656855B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63237566A (ja) * | 1987-03-26 | 1988-10-04 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH01179364A (ja) * | 1987-12-29 | 1989-07-17 | Nippon Telegr & Teleph Corp <Ntt> | Ｍｉｓ型トランジスタ及びその製法 |
| JPH01181471A (ja) * | 1988-01-08 | 1989-07-19 | Matsushita Electric Ind Co Ltd | Ｍｏｓ型半導体装置の製造方法 |
| US5235203A (en) * | 1991-06-27 | 1993-08-10 | Motorola, Inc. | Insulated gate field effect transistor having vertically layered elevated source/drain structure |
| US5281841A (en) * | 1990-04-06 | 1994-01-25 | U.S. Philips Corporation | ESD protection element for CMOS integrated circuit |
| US5319231A (en) * | 1991-01-11 | 1994-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device having an elevated plateau like portion |
| US5972783A (en) * | 1996-02-07 | 1999-10-26 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor device having a nitrogen diffusion layer |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6136975A (ja) * | 1984-07-30 | 1986-02-21 | Matsushita Electronics Corp | 半導体装置 |
| JPS61214474A (ja) * | 1985-03-19 | 1986-09-24 | Sony Corp | 電界効果型トランジスタ |
-
1985
- 1985-05-08 JP JP60097304A patent/JPH0656855B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6136975A (ja) * | 1984-07-30 | 1986-02-21 | Matsushita Electronics Corp | 半導体装置 |
| JPS61214474A (ja) * | 1985-03-19 | 1986-09-24 | Sony Corp | 電界効果型トランジスタ |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63237566A (ja) * | 1987-03-26 | 1988-10-04 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH01179364A (ja) * | 1987-12-29 | 1989-07-17 | Nippon Telegr & Teleph Corp <Ntt> | Ｍｉｓ型トランジスタ及びその製法 |
| JPH01181471A (ja) * | 1988-01-08 | 1989-07-19 | Matsushita Electric Ind Co Ltd | Ｍｏｓ型半導体装置の製造方法 |
| US5281841A (en) * | 1990-04-06 | 1994-01-25 | U.S. Philips Corporation | ESD protection element for CMOS integrated circuit |
| US5319231A (en) * | 1991-01-11 | 1994-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device having an elevated plateau like portion |
| US5235203A (en) * | 1991-06-27 | 1993-08-10 | Motorola, Inc. | Insulated gate field effect transistor having vertically layered elevated source/drain structure |
| US5972783A (en) * | 1996-02-07 | 1999-10-26 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor device having a nitrogen diffusion layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0656855B2 (ja) | 1994-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5371024A (en) | Semiconductor device and process for manufacturing the same | |
| JP2826924B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPS6344770A (ja) | 電界効果型トランジスタの製造方法 | |
| JPH1187704A (ja) | 半導体装置およびその製造方法 | |
| JPS61255069A (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
| JPH04186732A (ja) | 半導体装置及びその製造方法 | |
| JPS63194367A (ja) | 半導体装置 | |
| JPS6025028B2 (ja) | 半導体装置の製造方法 | |
| JPH06177376A (ja) | Ｍｏｓ電界効果半導体装置の製造方法 | |
| JPS6344769A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| US5049512A (en) | Method of forming a MOS field-effect transistor | |
| JPS6158987B2 (ja) | ||
| JPH036863A (ja) | 半導体装置 | |
| JPH067556B2 (ja) | Ｍｉｓ型半導体装置 | |
| JPH0491481A (ja) | Ｍｉｓ電界効果トランジスタ | |
| JPS63241965A (ja) | 絶縁ゲ−ト型電界効果トランジスタおよびその製造方法 | |
| JPS61256670A (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
| JPH0456360A (ja) | Ｍｉｓ電界効果トランジスタ | |
| JP2001007331A (ja) | 半導体装置及びその製造方法 | |
| JPH11204783A (ja) | 半導体装置およびその製造方法 | |
| JPH06204456A (ja) | 半導体装置 | |
| JPH03211883A (ja) | 半導体装置およびその製造方法 | |
| CN117712123A (zh) | 晶体管器件 | |
| KR940004258B1 (ko) | 소이구조의 반도체 소자 제조방법 | |
| JPH02207535A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |