JP2826924B2 - Ｍｏｓｆｅｔの製造方法 - Google Patents
Ｍｏｓｆｅｔの製造方法Info
- Publication number
- JP2826924B2 JP2826924B2 JP4081426A JP8142692A JP2826924B2 JP 2826924 B2 JP2826924 B2 JP 2826924B2 JP 4081426 A JP4081426 A JP 4081426A JP 8142692 A JP8142692 A JP 8142692A JP 2826924 B2 JP2826924 B2 JP 2826924B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- insulating film
- gate electrode
- concentration
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims description 28
- 239000012535 impurity Substances 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 230000000694 effects Effects 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 150000004767 nitrides Chemical class 0.000 description 15
- 230000005684 electric field Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＭＯＳＦＥＴの製造方法
に関するもので、詳しくはリセス形ゲートを有するＬＤ
Ｄ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造の
ＭＯＳＦＥＴの製造方法に関するものである。
に関するもので、詳しくはリセス形ゲートを有するＬＤ
Ｄ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造の
ＭＯＳＦＥＴの製造方法に関するものである。
【０００２】
【従来の技術】一般のＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘ
ｉｄｅ ＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ Ｔｒ
ａｎｓｉｒｔｏｒ）の構成及び動作を図１ａ、ｂに基づ
いて説明すると次のようである。図１ａに示すように、
所定の導電形シリコン基板１の所定の表面上にゲート酸
化膜２とゲート３を順次に形成し、次いでゲート２の両
側縁部の下方に該当するシリコン基板にドレイン領域４
とソース領域５を形成させた構造となっている。ゲート
３に所定の駆動電圧を印加すると、ゲート酸化膜２を境
界としてゲート３の正孔とシリコン基板１の電子が互い
に帯電されてソース領域５とドレイン領域４との間に所
定幅のチャンネルが形成される。そのチャンネルに沿っ
て電子はソース領域５からドレイン領域４に流れる。こ
の時、ゲート３とドレイン４が互いに接するゲート３の
縁部は電界の強さが最高点になる。つまり、図１ｂに示
すように、ゲート３とドレイン４が互いに接する地点で
はキャリヤー濃度が急に低くなってから高濃度のｎ形ド
レイン領域４で再び回復される。ゲート３とドレイン４
とを互いに電気的に隔離する薄いゲート酸化膜２がホッ
ト電子により破損され，その電子はゲート酸化膜２を通
してゲート２の方にトラップされる。次いで、そのトラ
ップされた電子はゲート３の正孔と再結合される。この
ような現状をホットキャリヤー効果（Ｈｏｔ Ｃａｒｒ
ｉｅｒ Ｅｆｆｅｃｔ）と言い、ホソトキャリヤー効果
のためにトランジスターを駆動するために必要な値より
高いゲートバイアス電圧が必要となる。
ｉｄｅ ＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ Ｔｒ
ａｎｓｉｒｔｏｒ）の構成及び動作を図１ａ、ｂに基づ
いて説明すると次のようである。図１ａに示すように、
所定の導電形シリコン基板１の所定の表面上にゲート酸
化膜２とゲート３を順次に形成し、次いでゲート２の両
側縁部の下方に該当するシリコン基板にドレイン領域４
とソース領域５を形成させた構造となっている。ゲート
３に所定の駆動電圧を印加すると、ゲート酸化膜２を境
界としてゲート３の正孔とシリコン基板１の電子が互い
に帯電されてソース領域５とドレイン領域４との間に所
定幅のチャンネルが形成される。そのチャンネルに沿っ
て電子はソース領域５からドレイン領域４に流れる。こ
の時、ゲート３とドレイン４が互いに接するゲート３の
縁部は電界の強さが最高点になる。つまり、図１ｂに示
すように、ゲート３とドレイン４が互いに接する地点で
はキャリヤー濃度が急に低くなってから高濃度のｎ形ド
レイン領域４で再び回復される。ゲート３とドレイン４
とを互いに電気的に隔離する薄いゲート酸化膜２がホッ
ト電子により破損され，その電子はゲート酸化膜２を通
してゲート２の方にトラップされる。次いで、そのトラ
ップされた電子はゲート３の正孔と再結合される。この
ような現状をホットキャリヤー効果（Ｈｏｔ Ｃａｒｒ
ｉｅｒ Ｅｆｆｅｃｔ）と言い、ホソトキャリヤー効果
のためにトランジスターを駆動するために必要な値より
高いゲートバイアス電圧が必要となる。
【０００３】このようなホットキャリヤー効果を減らす
ための色々な技術が提案されてきたが、その技術中一技
術を添付された図２ａ、ｂに基づいて説明する。図２ａ
に示すように、ゲート３と高濃度のｎ形ドレイン領域４
との間に低濃度のｎ形ドレイン領域６を形成してゲート
３の縁部での電流をデグラデーション（ｄｅｇｒａｄａ
ｔｉｏｎ）させる。つまり、これは低濃度のｎ形ドレイ
ン領域６の濃度が低いほどチャンネル内のドレイン領域
が増え、全体チャンネルの長さｄが増える効果を用いた
ものである。従って、この時の電界Ｅは下記の式（１）
のように減少されてホットキャリヤー効果が減少され
る。 Ｅ＝Ｖ／ｄ ・・・・・・・・・・・・（１） しかし、ここで考慮すべきことは低濃度のｎ形ドレイン
領域６の長さが出来るだけ十分に長くなるべきであるこ
とである。何となれば、高濃度のｎ形ドレイン領域４を
通してドレイン・バイアスが大きい面積に掛けられるほ
ど，電界Ｅは小さくなるからである。従って、電界Ｅが
小さくなると低濃度のｎ形ドレイン領域６から低濃度の
ｎ形ソースの方にドレインが広くなってホットキャリヤ
ー効果を減らすことができる。又、考慮すべき点は低濃
度のｎ形ドレイン６領域はゲート３に完全にオーバーラ
ップしなければならないことである。図２ａ、ｂに示す
ように、もしゲート３が完全にオーバーラップされなけ
ればゲート３の電圧制御から免れた低濃度のｎ形ドレイ
ン６でキャリヤー濃度が急に減少されるのでこの地点で
電界が強くなる。即ち、図２ｂの点線Ｄのように、ｐ形
基板１、低濃度のｎ形ドレイン６、高濃度のｎ形ドレイ
ン４のドープされた濃度が順に高くなるが、所定電圧が
ゲート３に印加されると、実線Ｃのように、ｐ形基板で
は所定レベルを維持し低濃度のｎ形ドレイン６で少し高
くなる。そして、ゲート３の電圧制御が終わる点でキャ
リヤー濃度が急に減少されてから高濃度のｎ形ドレイン
４領域で再び回復される。従って、キャリヤー濃度が低
くなる点で電界が強くなってホットキャリヤー効果現状
が起こる。
ための色々な技術が提案されてきたが、その技術中一技
術を添付された図２ａ、ｂに基づいて説明する。図２ａ
に示すように、ゲート３と高濃度のｎ形ドレイン領域４
との間に低濃度のｎ形ドレイン領域６を形成してゲート
３の縁部での電流をデグラデーション（ｄｅｇｒａｄａ
ｔｉｏｎ）させる。つまり、これは低濃度のｎ形ドレイ
ン領域６の濃度が低いほどチャンネル内のドレイン領域
が増え、全体チャンネルの長さｄが増える効果を用いた
ものである。従って、この時の電界Ｅは下記の式（１）
のように減少されてホットキャリヤー効果が減少され
る。 Ｅ＝Ｖ／ｄ ・・・・・・・・・・・・（１） しかし、ここで考慮すべきことは低濃度のｎ形ドレイン
領域６の長さが出来るだけ十分に長くなるべきであるこ
とである。何となれば、高濃度のｎ形ドレイン領域４を
通してドレイン・バイアスが大きい面積に掛けられるほ
ど，電界Ｅは小さくなるからである。従って、電界Ｅが
小さくなると低濃度のｎ形ドレイン領域６から低濃度の
ｎ形ソースの方にドレインが広くなってホットキャリヤ
ー効果を減らすことができる。又、考慮すべき点は低濃
度のｎ形ドレイン６領域はゲート３に完全にオーバーラ
ップしなければならないことである。図２ａ、ｂに示す
ように、もしゲート３が完全にオーバーラップされなけ
ればゲート３の電圧制御から免れた低濃度のｎ形ドレイ
ン６でキャリヤー濃度が急に減少されるのでこの地点で
電界が強くなる。即ち、図２ｂの点線Ｄのように、ｐ形
基板１、低濃度のｎ形ドレイン６、高濃度のｎ形ドレイ
ン４のドープされた濃度が順に高くなるが、所定電圧が
ゲート３に印加されると、実線Ｃのように、ｐ形基板で
は所定レベルを維持し低濃度のｎ形ドレイン６で少し高
くなる。そして、ゲート３の電圧制御が終わる点でキャ
リヤー濃度が急に減少されてから高濃度のｎ形ドレイン
４領域で再び回復される。従って、キャリヤー濃度が低
くなる点で電界が強くなってホットキャリヤー効果現状
が起こる。
【０００４】図３ａ〜ｃは低濃度のｎ形ドレイン１６及
びソース１９領域が完全にオーバーラップさせたゲート
１５を有するＭＯＳＦＥＴの製造工程を示すものとし
て、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅ
ｔｔｅｒｓ Ｖｏｌ．１，１１，５，ｍａｙ １９９０
に提示されたものである。添付された図３ａ〜ｃに基づ
いて製造工程を説明すると次のようである。先ず、図３
ａに示すように、シリコン基板１１上に薄い初期酸化膜
１２を成長させ、この初期酸化膜１２上に薄い第１ポリ
シリコン層１３と薄い酸化膜１４を順に形成し、この酸
化膜１４上に第１ポリシリコン層１３より厚く第２ポリ
シリコン層１５を塗布する。そして、図３ｂに示すよう
に、ゲート１５を限定するために、第２ポリシリコン層
１５上に光エッチング法（ｐｈｏｔｏ ｌｉｔｈｏｇｒ
ａｐｈｙ）工程を遂行した後、第２ポリシリコン層１５
の不必要な部分をエッチングして除去する。第１ポリシ
リコン層１３と初期酸化膜１２を通じて低濃度のｎ形イ
オンを注入して低濃度のｎ形ドレイン１６と低濃度のｎ
形ソース１９を形成し、第２酸化膜１４を緩く中和され
たＨＦで湿式エッチングさせて除去する。次いで、図３
ｃに示すように、全表面に第３ポリシリコン層１５ａを
塗布した後初期酸化膜１２まで第１、第２、第３ポリシ
リコン層１３、１５、１５ａをエッチバックさせると側
壁１５ａを有するゲートが形成される。その後、高濃度
のｎ形イオン注入を実施して高濃度のｎ形ソース２０及
びドレイン１８を形成する。又、図３ｃに示すような低
濃度のｎ形ドレイン１６とソース１９との間のシリコン
基板には突き抜けストップ（ｐｕｎｃｈ ｔｈｒｏｕｇ
ｈ ｓｔｏｐ）のためのイオン注入が実施される。
びソース１９領域が完全にオーバーラップさせたゲート
１５を有するＭＯＳＦＥＴの製造工程を示すものとし
て、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅ
ｔｔｅｒｓ Ｖｏｌ．１，１１，５，ｍａｙ １９９０
に提示されたものである。添付された図３ａ〜ｃに基づ
いて製造工程を説明すると次のようである。先ず、図３
ａに示すように、シリコン基板１１上に薄い初期酸化膜
１２を成長させ、この初期酸化膜１２上に薄い第１ポリ
シリコン層１３と薄い酸化膜１４を順に形成し、この酸
化膜１４上に第１ポリシリコン層１３より厚く第２ポリ
シリコン層１５を塗布する。そして、図３ｂに示すよう
に、ゲート１５を限定するために、第２ポリシリコン層
１５上に光エッチング法（ｐｈｏｔｏ ｌｉｔｈｏｇｒ
ａｐｈｙ）工程を遂行した後、第２ポリシリコン層１５
の不必要な部分をエッチングして除去する。第１ポリシ
リコン層１３と初期酸化膜１２を通じて低濃度のｎ形イ
オンを注入して低濃度のｎ形ドレイン１６と低濃度のｎ
形ソース１９を形成し、第２酸化膜１４を緩く中和され
たＨＦで湿式エッチングさせて除去する。次いで、図３
ｃに示すように、全表面に第３ポリシリコン層１５ａを
塗布した後初期酸化膜１２まで第１、第２、第３ポリシ
リコン層１３、１５、１５ａをエッチバックさせると側
壁１５ａを有するゲートが形成される。その後、高濃度
のｎ形イオン注入を実施して高濃度のｎ形ソース２０及
びドレイン１８を形成する。又、図３ｃに示すような低
濃度のｎ形ドレイン１６とソース１９との間のシリコン
基板には突き抜けストップ（ｐｕｎｃｈ ｔｈｒｏｕｇ
ｈ ｓｔｏｐ）のためのイオン注入が実施される。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな低濃度とｎ形ソース／ドレイン１６、１９のチャン
ネルの長さがサブミクロン又はディープ−サブミクロン
（ｄｅｅｐ−ｓｕｂｍｉｃｒｏｎ ｄｅｍｅｎｓｉｏ
ｎ）である場合はホットキャリヤー効果を減らすことに
限界があり、ゲートとソース及びゲートとドレインとの
間に接合容量が増加する欠点があった。又、チャンネル
のイオン注入により低濃度のｎ形イオン注入のドーピン
グ補償効果を減らすことが出来ない問題点があった。従
って、本発明は前記従来の問題に鑑みてなされたもの
で、低濃度のｎ形領域を完全にオーバーラップさせると
共にリセスされたゲートを有するようにしたＭＯＳＦＥ
Ｔの製造方法を提供することを目的とする。
うな低濃度とｎ形ソース／ドレイン１６、１９のチャン
ネルの長さがサブミクロン又はディープ−サブミクロン
（ｄｅｅｐ−ｓｕｂｍｉｃｒｏｎ ｄｅｍｅｎｓｉｏ
ｎ）である場合はホットキャリヤー効果を減らすことに
限界があり、ゲートとソース及びゲートとドレインとの
間に接合容量が増加する欠点があった。又、チャンネル
のイオン注入により低濃度のｎ形イオン注入のドーピン
グ補償効果を減らすことが出来ない問題点があった。従
って、本発明は前記従来の問題に鑑みてなされたもの
で、低濃度のｎ形領域を完全にオーバーラップさせると
共にリセスされたゲートを有するようにしたＭＯＳＦＥ
Ｔの製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は上記の目的を達
成するために、シリコン基板上に窒化膜を塗布し，パタ
ーニングして窒化膜をマスクでシリコン基板に一定深さ
のトレンチを形成する段階と、トレンチ内のシリコン基
板に酸化膜を成長させ、窒化膜の高さまでゲートを形成
する段階と、前記窒化膜を除去した後露出されたゲート
表面に酸化膜を成長させ、ゲート両方のシリコン基板表
面にイオン注入を実施して低濃度のｎ形ソース／ドレイ
ン領域を形成する段階と、前記酸化膜の側面に酸化膜側
壁を形成する段階と、前記低濃度のｎ形ソース／ドレイ
ン領域上に高濃度のｎ形ソース／ドレイン領域を形成す
る段階と、からなる製造方法を提供することにより達成
される。
成するために、シリコン基板上に窒化膜を塗布し，パタ
ーニングして窒化膜をマスクでシリコン基板に一定深さ
のトレンチを形成する段階と、トレンチ内のシリコン基
板に酸化膜を成長させ、窒化膜の高さまでゲートを形成
する段階と、前記窒化膜を除去した後露出されたゲート
表面に酸化膜を成長させ、ゲート両方のシリコン基板表
面にイオン注入を実施して低濃度のｎ形ソース／ドレイ
ン領域を形成する段階と、前記酸化膜の側面に酸化膜側
壁を形成する段階と、前記低濃度のｎ形ソース／ドレイ
ン領域上に高濃度のｎ形ソース／ドレイン領域を形成す
る段階と、からなる製造方法を提供することにより達成
される。
【０００７】
【実施例】以下、このように構成された本発明を添付図
面に基づいて詳しく説明する。図４，図５は本発明によ
るＭＯＳＦＥＴの製造工程図である。図４に示すよう
に、シリコン基板２１上に窒化膜２２（Ｓｉ3 Ｎ4 ）を
塗布し，光エッチング法工程を遂行してゲートが形成さ
れた領域の窒化膜２２をエッチングする。そして、窒化
膜２２をマスクとしてショートチャンネル効果（ｓｈｏ
ｒｔ ｃｈａｎｎｅｌ ｅｆｆｅｃｔ）防止用ｐ形イオ
ンを注入し，シリコン基板２１を一定深さまでエッチン
グしてトレンチを形成する。ここで、窒化膜の代わりに
シリコン基板とのエッチング選択比が大きい酸化膜を使
用しても構わない。次いで、同図ｂに示すように、トレ
ンチが形成されたシリコン基板２１上と窒化膜２２上の
全表面にゲート酸化膜２３を成長させ、その上トレンチ
化されたシリコン基板２１を完全に塞ぐように厚くゲー
ト用ポリシリコン２４を塗布した後窒化膜２２の高さま
でエッチバックする。この時、窒化膜２２には酸化反応
が起こらないので窒化膜２２上にはゲート酸化膜が成長
されない。そして、同図ｃに示すように、窒化膜２２を
除去して残っているゲート酸化膜２３の良質化のために
露出された部分のゲート用ポリシリコン２４を一定厚さ
だけ酸化させて酸化膜２５を形成した後、シリコン基板
２１にｎ- 形不純物をイオン注入してｎ- 形ソース／ド
レイン２６ａ、２６ｂを形成する。
面に基づいて詳しく説明する。図４，図５は本発明によ
るＭＯＳＦＥＴの製造工程図である。図４に示すよう
に、シリコン基板２１上に窒化膜２２（Ｓｉ3 Ｎ4 ）を
塗布し，光エッチング法工程を遂行してゲートが形成さ
れた領域の窒化膜２２をエッチングする。そして、窒化
膜２２をマスクとしてショートチャンネル効果（ｓｈｏ
ｒｔ ｃｈａｎｎｅｌ ｅｆｆｅｃｔ）防止用ｐ形イオ
ンを注入し，シリコン基板２１を一定深さまでエッチン
グしてトレンチを形成する。ここで、窒化膜の代わりに
シリコン基板とのエッチング選択比が大きい酸化膜を使
用しても構わない。次いで、同図ｂに示すように、トレ
ンチが形成されたシリコン基板２１上と窒化膜２２上の
全表面にゲート酸化膜２３を成長させ、その上トレンチ
化されたシリコン基板２１を完全に塞ぐように厚くゲー
ト用ポリシリコン２４を塗布した後窒化膜２２の高さま
でエッチバックする。この時、窒化膜２２には酸化反応
が起こらないので窒化膜２２上にはゲート酸化膜が成長
されない。そして、同図ｃに示すように、窒化膜２２を
除去して残っているゲート酸化膜２３の良質化のために
露出された部分のゲート用ポリシリコン２４を一定厚さ
だけ酸化させて酸化膜２５を形成した後、シリコン基板
２１にｎ- 形不純物をイオン注入してｎ- 形ソース／ド
レイン２６ａ、２６ｂを形成する。
【０００８】ここで、ｎ−形ソース／ドレイン２６ａ、
２６ｂは、窒化膜２２の塗布以前に先ずｎ−形不純物を
イオン注入し、トレンチを形成する時ｎ−形不純物をイ
オン注入部分を必要なだけ除去して形成することもでき
る。図５ａに示すように、ｎ−形ソース／ドレイン２６
ａ、２６ｂとゲート用ポリシリコン２４の全表面に酸化
物を蒸着した後等方性エッチングを実施してゲート用ポ
リシリコン２４を中心として酸化物側壁２７を形成させ
る。又、同図ｂに示すように、選択的にｎ−形ソース／
ドレイン２６ａ、２６ｂ上にｎ＋形エピタキシアル層を
成長させてドレイン２８ａ及びソース２８ｂを形成させ
る。ここで、ｎ＋形ドレイン２８ａ及びソース２８ｂは
エピタキシアル成長時ｎ＋形不純物を現場ドーピングし
て形成することもでき、又、不純物が含まれなかったエ
ピタキシアル成長後ｎ＋形不純物をイオン注入して形成
することもできる。
２６ｂは、窒化膜２２の塗布以前に先ずｎ−形不純物を
イオン注入し、トレンチを形成する時ｎ−形不純物をイ
オン注入部分を必要なだけ除去して形成することもでき
る。図５ａに示すように、ｎ−形ソース／ドレイン２６
ａ、２６ｂとゲート用ポリシリコン２４の全表面に酸化
物を蒸着した後等方性エッチングを実施してゲート用ポ
リシリコン２４を中心として酸化物側壁２７を形成させ
る。又、同図ｂに示すように、選択的にｎ−形ソース／
ドレイン２６ａ、２６ｂ上にｎ＋形エピタキシアル層を
成長させてドレイン２８ａ及びソース２８ｂを形成させ
る。ここで、ｎ＋形ドレイン２８ａ及びソース２８ｂは
エピタキシアル成長時ｎ＋形不純物を現場ドーピングし
て形成することもでき、又、不純物が含まれなかったエ
ピタキシアル成長後ｎ＋形不純物をイオン注入して形成
することもできる。
【０００９】
【発明の効果】以上説明したような本発明によれば、次
のような効果がある。 （１）ｎ−形ソース／ドレイン２６ａ、２６ｂ部分だけ
薄いゲート酸化膜を有し、ｎ＋形不純物領域は厚い酸化
膜側壁でゲートから分離されるのでオーバーラップによ
る容量を減らす効果がある。 （２）ゲート領域がｎ−形ソース／ドレインより下に形
成されており、ゲートの側壁が酸化膜であるので半導体
チップの大きさを決定する水平レイアウトが減ってチッ
プの全体大きさを減らすことができる。 （３）ドレイン形成後、ドレインが形成されたシリコン
基板だけに形成されたｐ形イオン不純物が注入されたチ
ャンネルとｎ−形不純物が分離されているのでドーピン
グ補償効果が減少する。（４）低濃度ドレイン及びソース領域を形成させた後ゲ
ート電極を取り囲むように側壁を形成させ、その後に高
濃度ドレイン及びソース領域を形成させるようにしてい
るので、高濃度ドレイン及びソース領域を形成させるイ
オンが拡散され、図５ｂに示されるように、高濃度領域
がゲート電極の回りの薄い酸化膜の部分にまで達し、そ
の酸化膜の周囲の直列抵抗が減少する。
のような効果がある。 （１）ｎ−形ソース／ドレイン２６ａ、２６ｂ部分だけ
薄いゲート酸化膜を有し、ｎ＋形不純物領域は厚い酸化
膜側壁でゲートから分離されるのでオーバーラップによ
る容量を減らす効果がある。 （２）ゲート領域がｎ−形ソース／ドレインより下に形
成されており、ゲートの側壁が酸化膜であるので半導体
チップの大きさを決定する水平レイアウトが減ってチッ
プの全体大きさを減らすことができる。 （３）ドレイン形成後、ドレインが形成されたシリコン
基板だけに形成されたｐ形イオン不純物が注入されたチ
ャンネルとｎ−形不純物が分離されているのでドーピン
グ補償効果が減少する。（４）低濃度ドレイン及びソース領域を形成させた後ゲ
ート電極を取り囲むように側壁を形成させ、その後に高
濃度ドレイン及びソース領域を形成させるようにしてい
るので、高濃度ドレイン及びソース領域を形成させるイ
オンが拡散され、図５ｂに示されるように、高濃度領域
がゲート電極の回りの薄い酸化膜の部分にまで達し、そ
の酸化膜の周囲の直列抵抗が減少する。
【図１】基本的なＭＯＳＦＥＴの構造断面図（ａ）とそ
の電位図（ｂ）である。
の電位図（ｂ）である。
【図２】ゲートとｎ- 層が部分的にオーバーラップされ
たＬＤＤ ＭＯＳＦＥＴの構造断面図（ａ）とその電位
図（ｂ）である。
たＬＤＤ ＭＯＳＦＥＴの構造断面図（ａ）とその電位
図（ｂ）である。
【図３】ｎ- 層を完全にオーバーラップしたゲートを有
するＬＤＤ ＭＯＳＦＥＴの製造工程断面図である。
するＬＤＤ ＭＯＳＦＥＴの製造工程断面図である。
【図４】本発明によるＬＤＤ ＭＯＳＦＥＴの製造工程
の一部の断面図である。
の一部の断面図である。
【図５】本発明によるＬＤＤ ＭＯＳＦＥＴの製造工程
の一部の断面図である。
の一部の断面図である。
２１ シリコン基板 ２２ 窒化膜 ２３ ゲート酸化膜 ２４ ポリシリコン ２５ 酸化膜 ２６ａ ｎ- 形ドレイン ２６ｂ ｎ- 形ソース ２７ 酸化膜側壁 ２８ａ ｎ+ 形ドレイン ２８ｂ ｎ+ 形ソース
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−47464（ＪＰ，Ａ) 特開 昭61−263277（ＪＰ，Ａ) 特開 昭61−42958（ＪＰ，Ａ) 特開 平２−156674（ＪＰ，Ａ)
Claims (7)
- 【請求項１】 ａ）第１導電形基板上に第１絶縁膜を塗
布し、前記第１絶縁膜の所定中心部分をエッチングさせ
た後所定の深さまで前記第１導電形基板をエッチングし
てトレンチを形成する段階と、 ｂ）前記第１絶縁膜とトレンチが形成された第１導電形
基板の全表面に第２絶縁膜を成長させ、前記第２絶縁膜
が成長された前記トレンチにゲート電極を形成する段階
と、 ｃ）前記第１絶縁膜を除去し、露出された前記第１導電
形基板と前記ゲート電極上に第３絶縁膜を形成させた
後，第２導電形の低濃度ドレイン及びソース領域を形成
する段階と、 ｄ）前記ゲート電極を取り囲む形態の厚い側壁を形成す
る段階と、 ｅ）前記ゲート電極の両側に該当する低濃度ソース／ド
レイン領域上に高濃度の第２導電形のソース及びドレイ
ン領域を形成する段階と、から構成されることを特徴と
するＭＯＳＦＥＴの製造方法。 - 【請求項２】 前記ａ）段階は前記第１導電形基板にト
レンチを形成させた後，第１絶縁膜をマスクとしてトレ
ンチに該当する第１導電形基板に前記基板と同形の不純
物を注入することを特徴とする請求項１記載のＭＯＳＦ
ＥＴの製造方法。 - 【請求項３】 前記ｂ）段階中ゲート電極は，前記トレ
ンチが形成された第１導電形基板上にポリシリコンを一
杯に満たした後エッチバックして形成させることを特徴
とする請求項１記載のＭＯＳＦＥＴの製造方法。 - 【請求項４】 前記ｄ）段階でゲート電極を取り囲む側
壁絶縁膜は前記低濃度ソース／ドレイン領域とゲート電
極の全表面を酸化物で蒸着した後等方性エッチングを実
施して形成することを特徴とする請求項１記載のＭＯＳ
ＦＥＴの製造方法。 - 【請求項５】 前記ｅ）段階中高濃度ソース及びドレイ
ン領域は前記ゲート電極両側に該当する低濃度ソース／
ドレイン領域上に第２導電形不純物をドーピングした後
エピタキシアル成長させて形成することを特徴とする請
求項１記載のＭＯＳＦＥＴの製造方法。 - 【請求項６】 前記ｃ）段階中低濃度ソース／ドレイン
領域は前記ａ）段階の第１絶縁膜の塗布以前に基板に第
２導電形の低濃度イオン注入し、不必要な部分を前記
ｂ）段階のゲート電極形成のための遂行するエッチング
工程時除去して形成することを特徴とする請求項１記載
のＭＯＳＦＥＴの製造方法。 - 【請求項７】 前記高濃度ソース／ドレイン領域の形成
は前記ゲート電極両側の低濃度ソース／ドレイン領域に
不純物が含まれないように、先ずエピタキシアル層を形
成させた後，高濃度ソース／ドレイン領域を形成するた
めの第２導電形の不純物のドーピングを実施して形成す
ることを特徴とする請求項１記載のＭＯＳＦＥＴの製造
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR7881/1991 | 1991-05-15 | ||
| KR1019910007881A KR940002400B1 (ko) | 1991-05-15 | 1991-05-15 | 리세스 게이트를 갖는 반도체장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05109758A JPH05109758A (ja) | 1993-04-30 |
| JP2826924B2 true JP2826924B2 (ja) | 1998-11-18 |
Family
ID=19314487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4081426A Expired - Fee Related JP2826924B2 (ja) | 1991-05-15 | 1992-03-04 | Ｍｏｓｆｅｔの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5270257A (ja) |
| JP (1) | JP2826924B2 (ja) |
| KR (1) | KR940002400B1 (ja) |
| DE (1) | DE4212829C2 (ja) |
Families Citing this family (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5283201A (en) * | 1988-05-17 | 1994-02-01 | Advanced Power Technology, Inc. | High density power device fabrication process |
| KR950013790B1 (ko) * | 1992-12-02 | 1995-11-16 | 현대전자산업주식회사 | 트렌치 구조를 이용한 불균일 도우핑 채널을 갖는 모스 트랜지스터(mosfet) 및 그 제조 방법 |
| GB9306895D0 (en) * | 1993-04-01 | 1993-05-26 | Philips Electronics Uk Ltd | A method of manufacturing a semiconductor device comprising an insulated gate field effect device |
| KR970009054B1 (ko) * | 1993-12-29 | 1997-06-03 | 현대전자산업 주식회사 | 평면구조 모스 트랜지스터 및 그 제조방법 |
| US5620911A (en) * | 1993-12-31 | 1997-04-15 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating a metal field effect transistor having a recessed gate |
| DE4400842C2 (de) * | 1994-01-13 | 1998-03-26 | Gold Star Electronics | MOS Transistor und Verfahren zu seiner Herstellung |
| US5552329A (en) * | 1994-01-05 | 1996-09-03 | Lg Semicon Co., Ltd. | Method of making metal oxide semiconductor transistors |
| JP3481287B2 (ja) * | 1994-02-24 | 2003-12-22 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US5627091A (en) * | 1994-06-01 | 1997-05-06 | United Microelectronics Corporation | Mask ROM process for making a ROM with a trench shaped channel |
| US5472894A (en) * | 1994-08-23 | 1995-12-05 | United Microelectronics Corp. | Method of fabricating lightly doped drain transistor device |
| US5576227A (en) * | 1994-11-02 | 1996-11-19 | United Microelectronics Corp. | Process for fabricating a recessed gate MOS device |
| US5547903A (en) * | 1994-11-23 | 1996-08-20 | United Microelectronics Corporation | Method of elimination of junction punchthrough leakage via buried sidewall isolation |
| US5583065A (en) * | 1994-11-23 | 1996-12-10 | Sony Corporation | Method of making a MOS semiconductor device |
| TW304301B (ja) * | 1994-12-01 | 1997-05-01 | At & T Corp | |
| US5798291A (en) * | 1995-03-20 | 1998-08-25 | Lg Semicon Co., Ltd. | Method of making a semiconductor device with recessed source and drain |
| US5736435A (en) * | 1995-07-03 | 1998-04-07 | Motorola, Inc. | Process for fabricating a fully self-aligned soi mosfet |
| US5821147A (en) * | 1995-12-11 | 1998-10-13 | Lucent Technologies, Inc. | Integrated circuit fabrication |
| KR100218299B1 (ko) * | 1996-02-05 | 1999-09-01 | 구본준 | 트랜지스터 제조방법 |
| US6127233A (en) * | 1997-12-05 | 2000-10-03 | Texas Instruments Incorporated | Lateral MOSFET having a barrier between the source/drain regions and the channel region |
| US6008089A (en) * | 1997-12-24 | 1999-12-28 | United Semiconductor Corp. | Method of fabricating a split gate flash memory device |
| EP1060518A1 (de) * | 1998-02-20 | 2000-12-20 | Infineon Technologies AG | Graben-gate-mos-transistor, dessen verwendung in einer eeprom-anordnung und verfahren zu dessen herstellung |
| US6097061A (en) * | 1998-03-30 | 2000-08-01 | Advanced Micro Devices, Inc. | Trenched gate metal oxide semiconductor device and method |
| GB9808234D0 (en) * | 1998-04-17 | 1998-06-17 | Koninkl Philips Electronics Nv | Mnufacture of trench-gate semiconductor devices |
| GB9808237D0 (en) * | 1998-04-17 | 1998-06-17 | Koninkl Philips Electronics Nv | Mnufacture of field-effect semiconductor devices |
| US5937297A (en) * | 1998-06-01 | 1999-08-10 | Chartered Semiconductor Manufacturing, Ltd. | Method for making sub-quarter-micron MOSFET |
| US6278165B1 (en) * | 1998-06-29 | 2001-08-21 | Kabushiki Kaisha Toshiba | MIS transistor having a large driving current and method for producing the same |
| GB9815021D0 (en) * | 1998-07-11 | 1998-09-09 | Koninkl Philips Electronics Nv | Semiconductor power device manufacture |
| US6204128B1 (en) * | 1998-10-26 | 2001-03-20 | Matsushita Electronics Corporation | Method for fabricating semiconductor device |
| US6180465B1 (en) * | 1998-11-20 | 2001-01-30 | Advanced Micro Devices | Method of making high performance MOSFET with channel scaling mask feature |
| US6921939B2 (en) * | 2000-07-20 | 2005-07-26 | Fairchild Semiconductor Corporation | Power MOSFET and method for forming same using a self-aligned body implant |
| KR100370129B1 (ko) * | 2000-08-01 | 2003-01-30 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조방법 |
| KR100374552B1 (ko) * | 2000-08-16 | 2003-03-04 | 주식회사 하이닉스반도체 | 엘리베이티드 소스/드레인을 갖는 반도체 소자 제조방법 |
| US7132712B2 (en) | 2002-11-05 | 2006-11-07 | Fairchild Semiconductor Corporation | Trench structure having one or more diodes embedded therein adjacent a PN junction |
| US6534351B2 (en) | 2001-03-19 | 2003-03-18 | International Business Machines Corporation | Gate-controlled, graded-extension device for deep sub-micron ultra-high-performance devices |
| US7061066B2 (en) | 2001-10-17 | 2006-06-13 | Fairchild Semiconductor Corporation | Schottky diode using charge balance structure |
| US6661044B2 (en) * | 2001-10-22 | 2003-12-09 | Winbond Electronics Corp. | Method of manufacturing MOSEFT and structure thereof |
| KR100521369B1 (ko) * | 2002-12-18 | 2005-10-12 | 삼성전자주식회사 | 고속도 및 저전력 소모 반도체 소자 및 그 제조 방법 |
| US7352036B2 (en) | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
| AT504998A2 (de) | 2005-04-06 | 2008-09-15 | Fairchild Semiconductor | Trenched-gate-feldeffekttransistoren und verfahren zum bilden derselben |
| JP2006339476A (ja) * | 2005-06-03 | 2006-12-14 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| KR100668856B1 (ko) | 2005-06-30 | 2007-01-16 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US8338887B2 (en) | 2005-07-06 | 2012-12-25 | Infineon Technologies Ag | Buried gate transistor |
| EP1786031A1 (en) * | 2005-11-10 | 2007-05-16 | STMicroelectronics S.r.l. | Vertical-gate mos transistor for high voltage applications with variable gate oxide thickness |
| US7446374B2 (en) | 2006-03-24 | 2008-11-04 | Fairchild Semiconductor Corporation | High density trench FET with integrated Schottky diode and method of manufacture |
| TWI302355B (en) * | 2006-04-20 | 2008-10-21 | Promos Technologies Inc | Method of fabricating a recess channel array transistor |
| KR100714900B1 (ko) * | 2006-06-09 | 2007-05-04 | 삼성전자주식회사 | 매몰 게이트 전극을 갖는 반도체 소자 및 그 제조방법 |
| JP5738094B2 (ja) * | 2010-09-14 | 2015-06-17 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
| US20120235228A1 (en) * | 2011-03-16 | 2012-09-20 | Nanya Technology Corp. | Transistor structure and method for preparing the same |
| US8723261B2 (en) * | 2011-04-07 | 2014-05-13 | Nanya Technology Corp. | Recessed gate transistor with cylindrical fins |
| US8525262B2 (en) * | 2011-04-07 | 2013-09-03 | Nanya Technology Corp. | Transistor with buried fins |
| US9490241B2 (en) * | 2011-07-08 | 2016-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a first inverter and a second inverter |
| TW201423869A (zh) * | 2012-12-13 | 2014-06-16 | Anpec Electronics Corp | 溝渠式電晶體的製作方法 |
| FR3038774B1 (fr) * | 2015-07-08 | 2018-03-02 | Stmicroelectronics (Rousset) Sas | Procede de realisation d'un transistor haute tension a encombrement reduit, et circuit integre correspondant |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6047464A (ja) * | 1983-08-26 | 1985-03-14 | Toshiba Corp | 絶縁ゲ−ト型トランジスタ |
| JPS6142958A (ja) * | 1984-08-06 | 1986-03-01 | Toshiba Corp | 半導体装置の製造方法 |
| JPS61263277A (ja) * | 1985-05-17 | 1986-11-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| FR2625044B1 (fr) * | 1987-12-18 | 1990-08-31 | Commissariat Energie Atomique | Transistor mos a extremite d'interface dielectrique de grille/substrat relevee et procede de fabrication de ce transistor |
| JPH02156674A (ja) * | 1988-12-09 | 1990-06-15 | Seiko Epson Corp | 半導体装置 |
| US5012306A (en) * | 1989-09-22 | 1991-04-30 | Board Of Regents, The University Of Texas System | Hot-carrier suppressed sub-micron MISFET device |
-
1991
- 1991-05-15 KR KR1019910007881A patent/KR940002400B1/ko not_active IP Right Cessation
-
1992
- 1992-03-04 JP JP4081426A patent/JP2826924B2/ja not_active Expired - Fee Related
- 1992-04-16 DE DE4212829A patent/DE4212829C2/de not_active Expired - Fee Related
- 1992-05-15 US US07/883,857 patent/US5270257A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE4212829C2 (de) | 1996-12-19 |
| DE4212829A1 (de) | 1992-11-19 |
| JPH05109758A (ja) | 1993-04-30 |
| US5270257A (en) | 1993-12-14 |
| KR940002400B1 (ko) | 1994-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2826924B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| US6551870B1 (en) | Method of fabricating ultra shallow junction CMOS transistors with nitride disposable spacer | |
| JP3223329B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JP2905808B2 (ja) | 半導体デバイスとその製造方法 | |
| US5328862A (en) | Method of making metal oxide semiconductor field effect transistor | |
| JPH06333942A (ja) | トランジスタの製造方法 | |
| JPH06204469A (ja) | 電界効果トランジスタおよびその製造方法 | |
| KR0180310B1 (ko) | 상보형 모스 트랜지스터 및 그 제조방법 | |
| US5693542A (en) | Method for forming a transistor with a trench | |
| US6693018B2 (en) | Method for fabricating DRAM cell transistor having trench isolation structure | |
| JPH098321A (ja) | 半導体素子のトランジスター構造及びその製造方法 | |
| JP3057439B2 (ja) | 半導体デバイスの製造方法 | |
| US20040259313A1 (en) | Transistor and method for fabricating the same | |
| JP2952570B2 (ja) | 半導体デバイスの製造方法 | |
| JP3049496B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| US6579765B1 (en) | Metal oxide semiconductor field effect transistors | |
| JP2757491B2 (ja) | 半導体装置の製造方法 | |
| JP3307972B2 (ja) | 電界効果トランジスタの作製方法および電界効果トランジスタ | |
| KR0142782B1 (ko) | 반도체소자의 제조방법 | |
| KR0152937B1 (ko) | 반도체 소자 제조방법 | |
| JP2896960B2 (ja) | 半導体素子及びその製造方法 | |
| KR100244264B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0156158B1 (ko) | 반도체 소자의 제조방법 | |
| KR0170513B1 (ko) | 모스 트랜지스터 및 그의 제조방법 | |
| KR100587379B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |