JPS6047464A - 絶縁ゲ−ト型トランジスタ - Google Patents
絶縁ゲ−ト型トランジスタInfo
- Publication number
- JPS6047464A JPS6047464A JP15495383A JP15495383A JPS6047464A JP S6047464 A JPS6047464 A JP S6047464A JP 15495383 A JP15495383 A JP 15495383A JP 15495383 A JP15495383 A JP 15495383A JP S6047464 A JPS6047464 A JP S6047464A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- drain
- gate
- substrate
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims 7
- 239000004020 conductor Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 9
- 239000002784 hot electron Substances 0.000 abstract description 9
- 230000005684 electric field Effects 0.000 abstract description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 239000002648 laminated material Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本技術はゲート・ドレイン問答量、短チヤネル効果及び
ホットエレクトロン効果の少ない微細素子絶縁ゲート型
トランジスタに関するものである。
ホットエレクトロン効果の少ない微細素子絶縁ゲート型
トランジスタに関するものである。
従来、絶縁ゲート型トランジスタには、ゲート・ドレイ
ン間の容量発生チャネル長に伴ないしきい値が低下する
短チヤネル効果、及びドレイン近傍の強電界でホットエ
レクトロンが生ずるという問題がある。
ン間の容量発生チャネル長に伴ないしきい値が低下する
短チヤネル効果、及びドレイン近傍の強電界でホットエ
レクトロンが生ずるという問題がある。
本発明は、寄生容量、短チヤネル効果及びホットエレク
トロンを防止する構造を提供する。
トロンを防止する構造を提供する。
本発明は基板上lこ逆導電型の低濃度層、高濃度層を有
し、この積層体の溝に絶縁ゲートを埋込んだものである
。
し、この積層体の溝に絶縁ゲートを埋込んだものである
。
かかる構造によれば、寄生容、)ヨが少なく、短チヤネ
ル効果が防止されホットエレクトロンのう、5生が少な
い高速、高信頼性のMOSFETが得られる。
ル効果が防止されホットエレクトロンのう、5生が少な
い高速、高信頼性のMOSFETが得られる。
本発明による絶縁ゲート型1−ランリスタの桁造断面図
を〔第1図〕に示す。すなわち、lは例えばI)Wシリ
コン基板、2及び2′はn及びn−IJ、のソース領域
、3及び3′はn+及びn−型のドレイン領域、4.4
′はゲート絶縁膜そして、5は多結晶シリコンゲート電
極のそれぞれから成るNチャネルのU型絶縁ゲートトラ
ンジスタ(以下UMO3FET と呼ぶ)である。
を〔第1図〕に示す。すなわち、lは例えばI)Wシリ
コン基板、2及び2′はn及びn−IJ、のソース領域
、3及び3′はn+及びn−型のドレイン領域、4.4
′はゲート絶縁膜そして、5は多結晶シリコンゲート電
極のそれぞれから成るNチャネルのU型絶縁ゲートトラ
ンジスタ(以下UMO3FET と呼ぶ)である。
本技術のも徴は0MO8FETのソースあるいはドレイ
ンに高濃度(2と3)と低濃度(2′と3′)の2種類
の不純物Q度領域を設け、更にn+のソース2とゲート
電極及びnのドレイン3とゲート電極間に厚い絶縁層4
′を設けた構造にあり、この結果、短チヤネル効果によ
るしきい値変化が少なく、かつ、ドレイン近傍の高電界
によるホットエレクトロンの発生が少ない高信頼性のM
O8FET特性が得られ共にMO8LSIの高速化が図
れるところにある。
ンに高濃度(2と3)と低濃度(2′と3′)の2種類
の不純物Q度領域を設け、更にn+のソース2とゲート
電極及びnのドレイン3とゲート電極間に厚い絶縁層4
′を設けた構造にあり、この結果、短チヤネル効果によ
るしきい値変化が少なく、かつ、ドレイン近傍の高電界
によるホットエレクトロンの発生が少ない高信頼性のM
O8FET特性が得られ共にMO8LSIの高速化が図
れるところにある。
第1図に示す如く、0MO8FETはソース及びドレイ
ンの接合部がゲート絶縁膜4とシリコン基板1との界面
とほぼ一致あるいは上方部に位置していることから接合
深さxjが等制約に零あるG)は負の値をもつことにな
り、〔第2図〕に示す様なMOS FE Tのしきい値
電圧のチャネル長依存度が図中点線で示す理想的なもの
(a)に近づく。(b)は従来例である。また。本技術
によるUMO8FIGTすなわち〔第1図の(14造に
おいて、ドレイン接合部の不純物濃度分布n−n−pの
様に構成することによりドレイン近傍の空乏層が、より
ドレイン領域に伸びやす(なる。従って従来、ドレイン
近傍に集中していた高電界が本技術ヲ適用することによ
って、小さくなる。すなわち、ソース・ドレイン間を流
れるキャリアの衝突によって生ずる。
ンの接合部がゲート絶縁膜4とシリコン基板1との界面
とほぼ一致あるいは上方部に位置していることから接合
深さxjが等制約に零あるG)は負の値をもつことにな
り、〔第2図〕に示す様なMOS FE Tのしきい値
電圧のチャネル長依存度が図中点線で示す理想的なもの
(a)に近づく。(b)は従来例である。また。本技術
によるUMO8FIGTすなわち〔第1図の(14造に
おいて、ドレイン接合部の不純物濃度分布n−n−pの
様に構成することによりドレイン近傍の空乏層が、より
ドレイン領域に伸びやす(なる。従って従来、ドレイン
近傍に集中していた高電界が本技術ヲ適用することによ
って、小さくなる。すなわち、ソース・ドレイン間を流
れるキャリアの衝突によって生ずる。
いわゆる、ホットエレクトロンによる基板電流。
及び、基板からゲート絶縁膜への注文電流が減少する。
更に、絶縁層4′を設けることによりソース・ゲート間
及びドレイン・ゲート間の容(よ及びn’−(2′と3
′)領域により拡散層容積が低減する。
及びドレイン・ゲート間の容(よ及びn’−(2′と3
′)領域により拡散層容積が低減する。
この様に、微結素子MO8FETにおいて、短チヤネル
効果が少なく、かつ、ホットエレクトロンによる基板電
流、及び、ゲート′岨流の少ない、高速性、高信頼性に
g!nた素子特性が得られる。
効果が少なく、かつ、ホットエレクトロンによる基板電
流、及び、ゲート′岨流の少ない、高速性、高信頼性に
g!nた素子特性が得られる。
n一層(2′と3 ’) 、 n十層(2と3)はP基
板1上に順次エピタキシャル成長するものであってもよ
いし、P基板表面からイオン注入を行なって形成しても
よい。
板1上に順次エピタキシャル成長するものであってもよ
いし、P基板表面からイオン注入を行なって形成しても
よい。
第1図は本発明の断面図、第2図は特性図である。
代理人弁理士 則 近 憲 佑(他1名)第 1 図
第2図
Claims (1)
- 一導電型半導体基板上に逆導電型の低濃度不純物子導体
層、高濃度不純物半導体層がこの順に積層された構造を
有し、かかる積層構造の不純物半導体層が選択的に除去
された構造の溝部を有し、この溝部に絶縁ゲートが埋込
まれ、かつこのゲート側壁の絶縁膜は、前記高濃度不純
物半導体層の溝幅を犬とすることにより高濃度不純物半
導体層領域において低濃度不純物半導体層領域における
よりも厚(され、前記絶縁ゲートにより離隔された不純
物半導体層を夫々ソース、ドレインとした絶縁ゲート型
トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15495383A JPS6047464A (ja) | 1983-08-26 | 1983-08-26 | 絶縁ゲ−ト型トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15495383A JPS6047464A (ja) | 1983-08-26 | 1983-08-26 | 絶縁ゲ−ト型トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6047464A true JPS6047464A (ja) | 1985-03-14 |
Family
ID=15595519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15495383A Pending JPS6047464A (ja) | 1983-08-26 | 1983-08-26 | 絶縁ゲ−ト型トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6047464A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63229858A (ja) * | 1987-03-19 | 1988-09-26 | Nec Corp | 半導体装置の製造方法 |
EP0493520A1 (en) * | 1989-09-22 | 1992-07-08 | Univ Texas | MISFET ARRANGEMENT WITH SUBMICROMETER DIMENSIONS AND ELIMINATION OF HOT CARRIER. |
JPH05109758A (ja) * | 1991-05-15 | 1993-04-30 | Gold Star Electron Co Ltd | Mosfetの製造方法 |
US5658805A (en) * | 1991-06-28 | 1997-08-19 | U.S. Philips Corporation | Method of fabricating thin-film transistors |
-
1983
- 1983-08-26 JP JP15495383A patent/JPS6047464A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63229858A (ja) * | 1987-03-19 | 1988-09-26 | Nec Corp | 半導体装置の製造方法 |
EP0493520A1 (en) * | 1989-09-22 | 1992-07-08 | Univ Texas | MISFET ARRANGEMENT WITH SUBMICROMETER DIMENSIONS AND ELIMINATION OF HOT CARRIER. |
JPH05109758A (ja) * | 1991-05-15 | 1993-04-30 | Gold Star Electron Co Ltd | Mosfetの製造方法 |
US5658805A (en) * | 1991-06-28 | 1997-08-19 | U.S. Philips Corporation | Method of fabricating thin-film transistors |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5146298A (en) | Device which functions as a lateral double-diffused insulated gate field effect transistor or as a bipolar transistor | |
KR100652449B1 (ko) | 횡형 박막 실리콘-온-절연체 jfet 디바이스 | |
US5675172A (en) | Metal-insulator-semiconductor device having reduced threshold voltage and high mobility for high speed/low-voltage operation | |
US5760440A (en) | Back-source MOSFET | |
US4471366A (en) | Field effect transistor with high cut-off frequency and process for forming same | |
JP3082671B2 (ja) | トランジスタ素子及びその製造方法 | |
JP3319215B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
JPH06291311A (ja) | 高電圧トランジスタ | |
JPH09219512A (ja) | Mos電界効果トランジスタ及びその製造方法 | |
US20030132466A1 (en) | Field effect transistors having gate and sub-gate electrodes that utilize different work function materials and methods of forming same | |
JPH0330310B2 (ja) | ||
KR19990082088A (ko) | 드레인 전계 종결 영역을 구비하는 단채널 페르미-문턱 전계 효과 트랜지스터 및 그 제조 방법 | |
US4952991A (en) | Vertical field-effect transistor having a high breakdown voltage and a small on-resistance | |
JPH06260652A (ja) | 高電圧パワートランジスタおよびその形成方法 | |
US4612465A (en) | Lateral bidirectional notch FET with gates at non-common potentials | |
JPH04107877A (ja) | 半導体装置及びその製造方法 | |
JPH0621468A (ja) | 絶縁ゲート型半導体装置 | |
US5578512A (en) | Power MESFET structure and fabrication process with high breakdown voltage and enhanced source to drain current | |
EP0449620B1 (en) | Semiconductor devices having a silicon/silicon-germanium heterostructure and methods of making the same | |
KR910003838A (ko) | 박막 전계 효과 트랜지스터 및 그 제조 방법 | |
US5008719A (en) | Dual layer surface gate JFET having enhanced gate-channel breakdown voltage | |
US5923051A (en) | Field controlled semiconductor device of SiC and a method for production thereof | |
JPS6047464A (ja) | 絶縁ゲ−ト型トランジスタ | |
JPS5916427B2 (ja) | 接合型電界効果トランジスタ | |
JPH03205832A (ja) | 絶縁ゲート形半導体装置とその製造方法 |