KR910003838A - 박막 전계 효과 트랜지스터 및 그 제조 방법 - Google Patents

박막 전계 효과 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR910003838A
KR910003838A KR1019900010450A KR900010450A KR910003838A KR 910003838 A KR910003838 A KR 910003838A KR 1019900010450 A KR1019900010450 A KR 1019900010450A KR 900010450 A KR900010450 A KR 900010450A KR 910003838 A KR910003838 A KR 910003838A
Authority
KR
South Korea
Prior art keywords
thin film
field effect
region
film field
channel region
Prior art date
Application number
KR1019900010450A
Other languages
English (en)
Inventor
데이빗 브로써튼 스탠리
리챠드 앨런 에이어즈 죤
Original Assignee
프레데릭 얀 스미트
엔. 브이. 필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프레데릭 얀 스미트, 엔. 브이. 필립스 글로아이람펜파브리켄 filed Critical 프레데릭 얀 스미트
Publication of KR910003838A publication Critical patent/KR910003838A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

내용 없음.

Description

박막 전계 효과 트랜지스터 및 그 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 박막 전계 효과 트랜지스터 도식적 단면도.

Claims (11)

  1. 충전 캐리어 트랩의 세기를 감소시키기 위해 패시베이트 된 다결정 채널 영역을 가지는 반도체 층에 전달된 절연 기판을 구비하며, 소스 및 드레인 전극은 채널 영역의 반대 단부에 접촉되며, 게이트는 상기 소스 및 드레인 영역 사이에 게이트 가능한 접속을 제공하기 위해 다결정 채널 영역에서 하나의 전도 형태의 전도 채널을 제어하기 위해 반도체 층의 하나의 주 면에 제공되는 박막 전계 효과 트랜지스터에 있어서, 상기 다결정 채널 영역의 영역은 상기 트랜지스터 전극에서 떨어져 있으며 상기 반도체 층의 다른 주 면에 인접하여 놓여 다른 주 면에 인접한 하나의 전도형의 전도 채널 형성을 억압하기 위해 반대 전도 형태의 불순물을 가지고 도프되는 것을 특징으로 하는 박막 전계 효과 트랜지스터.
  2. 제1항에 있어서, 상기 반도체 층은 다결정 실리콘을 포함하며 상기 채널 영역은 수소로 패시베이트된 박막 전계 효과 트랜지스터.
  3. 제1항 또는 제2항에 있어서, 상기 게이트 전극은 상기 반도체 층의 하나의 면으로부터 절연된 전도성 다결정 실리콘 영역을 구비하는 박막 전계 효과 트랜지스터.
  4. 제1항, 제2항 또는 제3항에 있어서, 상기 반도체층은 상기 소스 및 드레인 전극의 각각 하나와 저항 접촉을 형성하는 하나의 전도성 형태의 높게 도프된 영역과 함께 각각의 채널 영역 단부에 제공되는 박막 전계 효과 트랜지스터.
  5. 제4항에 있어서, 상기 반대 전도성 형태의 도프 영역은 높게 도프된 영역을 가지고 pn정션을 형성하는 박막 전계 효과 트랜지스터.
  6. 앞의 항중 어떤 한 항에 있어서, 상기 소스, 게이트 및 드레인 전극은 하나의 주면에 제공되고 다른 주 면은 절연 기판에 인접하는 박막 전계 효과 트랜지스터.
  7. 절연 기판상에 다결정 채널 영역을 형성하기 위해 반도체 층을 침전하는 것과, 상기 채널 영역의 반대 단부에 접촉하는 소스 및 드레인 전극을 제공하는 것과, 게이트 전극을 소스 및 드레인 전극 사이에 게이트 접속을 제공하기 위해 다결정 채널 영역으로 하나의 전도형 전도채널을 제어하기 위해 반도체 몸체의 하나의 주면에 한정하는 것과, 충전 캐리어 트랩 세기를 감소시키도록 채널 영역을 패시베이팅 하는 것을 포함하는 박막 전계 효과 트랜지스터 제조 방법에 있어서, 상기 다결정 채널 영역의 영역은 상기 트랜지스터 전극에 떨어져 도핑되고 다른 주면에 인접한 하나의 전도성 형태의 전도 채널 형성을 억압하기 위해 반대 전도성 형의 불순물을 가지고 반도체 몸체의 다른 주면에 인접하여 놓인 것을 특징으로 하는 박막 전계 효과 트랜지스터의 제조 방법.
  8. 제7항에 있어서, 다결정 실리콘 층을 형성하기 위해 반도체층을 침전하는 것과 수소와 함께 채널 영역에 패시베이팅 되는 것을 포함하는 박막 전계 효과 트랜지스터의 제조 방법.
  9. 제7항 또는 제8항에 있어서, 상기 반도체 층의 하나의 면에서 절연된 전도성 다결정 실리콘 영역처럼 게이트 전극을 한정하는 것을 포함하는 박막 전계 효과 트랜지스터의 제조 방법.
  10. 제7항, 제8항, 또는 제9항에 있어서, 상기 소스 및 드레인 전극중 각각 하나와 저항 접촉을 제공하는 하나의 전도성 형태의 높게 도프된 영역을 형성하기 위해 각각의 채널 영역 단부에 도핑되는 것을 포함하는 박막 전계 효과 트랜지스터의 제조 방법.
  11. 제10항에 있어서, 높게 도프된 영역을 한정하기 위해 종래의 도프영역을 형성하도록 반대 전도 형태의 불순물 주입을 포함하며, 즉 높게 도프된 영역 형성후에, 상기 도프영역은 각각 높게 도프된 영여과 함께 pn정션을 형성하는 박막 전계 효과 트랜지스터의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900010450A 1989-07-12 1990-07-11 박막 전계 효과 트랜지스터 및 그 제조 방법 KR910003838A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8915951.1 1989-07-12
GB8915951A GB2233822A (en) 1989-07-12 1989-07-12 A thin film field effect transistor

Publications (1)

Publication Number Publication Date
KR910003838A true KR910003838A (ko) 1991-02-28

Family

ID=10659924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900010450A KR910003838A (ko) 1989-07-12 1990-07-11 박막 전계 효과 트랜지스터 및 그 제조 방법

Country Status (5)

Country Link
US (1) US5508555A (ko)
EP (1) EP0408129A3 (ko)
JP (1) JPH03116875A (ko)
KR (1) KR910003838A (ko)
GB (1) GB2233822A (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9315798D0 (en) * 1993-07-30 1993-09-15 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin-film transistors
GB9424598D0 (en) * 1994-12-06 1995-01-25 Philips Electronics Uk Ltd Semiconductor memory with non-volatile memory transistor
GB9520901D0 (en) * 1995-10-12 1995-12-13 Philips Electronics Nv Electronic device manufacture
TW334582B (en) * 1996-06-18 1998-06-21 Handotai Energy Kenkyusho Kk Semiconductor device and method of fabtricating same
GB9613065D0 (en) * 1996-06-21 1996-08-28 Philips Electronics Nv Electronic device manufacture
JP3607016B2 (ja) 1996-10-02 2005-01-05 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、並びに携帯型の情報処理端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、カメラおよびプロジェクター
US5841931A (en) * 1996-11-26 1998-11-24 Massachusetts Institute Of Technology Methods of forming polycrystalline semiconductor waveguides for optoelectronic integrated circuits, and devices formed thereby
TW401613B (en) * 1998-04-24 2000-08-11 Mosel Vitelic Inc Method of forming the channel of metal oxide semiconductor in the integrated circuit
US6225667B1 (en) 2000-01-18 2001-05-01 Advanced Micro Devices, Inc. Leaky lower interface for reduction of floating body effect in SOI devices
US6479866B1 (en) 2000-11-14 2002-11-12 Advanced Micro Devices, Inc. SOI device with self-aligned selective damage implant, and method
US6538284B1 (en) 2001-02-02 2003-03-25 Advanced Micro Devices, Inc. SOI device with body recombination region, and method
US6828632B2 (en) 2002-07-18 2004-12-07 Micron Technology, Inc. Stable PD-SOI devices and methods
JP5565895B2 (ja) * 2008-03-26 2014-08-06 日産自動車株式会社 半導体装置
US10468413B2 (en) * 2018-04-06 2019-11-05 Sandisk Technologies Llc Method for forming hydrogen-passivated semiconductor channels in a three-dimensional memory device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL299194A (ko) * 1962-10-15
JPS4951879A (ko) * 1972-09-20 1974-05-20
US4021835A (en) * 1974-01-25 1977-05-03 Hitachi, Ltd. Semiconductor device and a method for fabricating the same
US3958266A (en) * 1974-04-19 1976-05-18 Rca Corporation Deep depletion insulated gate field effect transistors
US4496963A (en) * 1976-08-20 1985-01-29 National Semiconductor Corporation Semiconductor device with an ion implanted stabilization layer
US4212683A (en) * 1978-03-27 1980-07-15 Ncr Corporation Method for making narrow channel FET
US4145233A (en) * 1978-05-26 1979-03-20 Ncr Corporation Method for making narrow channel FET by masking and ion-implantation
US4199773A (en) * 1978-08-29 1980-04-22 Rca Corporation Insulated gate field effect silicon-on-sapphire transistor and method of making same
JPS55148464A (en) * 1979-05-08 1980-11-19 Chiyou Lsi Gijutsu Kenkyu Kumiai Mos semiconductor device and its manufacture
JPH077826B2 (ja) * 1983-08-25 1995-01-30 忠弘 大見 半導体集積回路
JPS6122669A (ja) * 1984-07-09 1986-01-31 Mitsubishi Electric Corp 薄膜トランジスタ及びその製造方法
JP2604777B2 (ja) * 1988-01-18 1997-04-30 松下電工株式会社 二重拡散型電界効果半導体装置の製法
JPH01241854A (ja) * 1988-03-24 1989-09-26 Nippon Denso Co Ltd 半導体装置
JP2510710B2 (ja) * 1988-12-13 1996-06-26 三菱電機株式会社 絶縁体基板上の半導体層に形成されたｍｏｓ型電界効果トランジスタ
JPH0734475B2 (ja) * 1989-03-10 1995-04-12 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
EP0408129A3 (en) 1991-02-13
GB8915951D0 (en) 1989-08-31
GB2233822A (en) 1991-01-16
US5508555A (en) 1996-04-16
EP0408129A2 (en) 1991-01-16
JPH03116875A (ja) 1991-05-17

Similar Documents

Publication Publication Date Title
KR100652449B1 (ko) 횡형 박막 실리콘-온-절연체 ｊｆｅｔ 디바이스
CN100533769C (zh) 半导体装置及其制造方法
US8035112B1 (en) SIC power DMOSFET with self-aligned source contact
KR840008537A (ko) 반도체장치
US5057884A (en) Semiconductor device having a structure which makes parasitic transistor hard to operate
JPH0330310B2 (ko)
KR930024156A (ko) 반도체 장치 및 그 제조 방법
KR970054334A (ko) 박막트랜지스터 및 그의 제조방법
KR950034836A (ko) 절연 게이트 전계 효과 트랜지스터와 그 제조 방법
KR910003838A (ko) 박막 전계 효과 트랜지스터 및 그 제조 방법
KR910001886A (ko) 반도체장치와 그 제조방법
KR920704361A (ko) 핫 캐리어가 억압된 미세 misfet 소자
KR890013796A (ko) 반도체장치 및 그 제조방법
KR940020576A (ko) 반도체트랜지스터구조(Metal oxide semiconductor transistors having a polysilicon gate electrode with nonuniform doping in source-drain direction)
US5905294A (en) High rated voltage semiconductor device with floating diffusion regions
JPH0621468A (ja) 絶縁ゲート型半導体装置
JPH0369166A (ja) Ｍｏｓ型半導体素子の製造方法
JPH03205832A (ja) 絶縁ゲート形半導体装置とその製造方法
JPH05299648A (ja) Ｍｉｓ電界効果トランジスタ
KR920022563A (ko) 반도체 장치 및 그 제조방법
KR930009127A (ko) Mos형 트랜지스터 반도체 장치 및 그 제조방법
JPH036863A (ja) 半導体装置
JPS5868979A (ja) 半導体装置
KR870002657A (ko) 독출전용 반도체기억장치와 그 제조방법
JP2004063918A (ja) 横型ｍｏｓトランジスタ

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid