KR940020576A - 반도체트랜지스터구조(Metal oxide semiconductor transistors having a polysilicon gate electrode with nonuniform doping in source-drain direction) - Google Patents
반도체트랜지스터구조(Metal oxide semiconductor transistors having a polysilicon gate electrode with nonuniform doping in source-drain direction) Download PDFInfo
- Publication number
- KR940020576A KR940020576A KR1019940000140A KR19940000140A KR940020576A KR 940020576 A KR940020576 A KR 940020576A KR 1019940000140 A KR1019940000140 A KR 1019940000140A KR 19940000140 A KR19940000140 A KR 19940000140A KR 940020576 A KR940020576 A KR 940020576A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- region
- electrode region
- edge
- impurity doping
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims 11
- 229910044991 metal oxide Inorganic materials 0.000 title 1
- 150000004706 metal oxides Chemical class 0.000 title 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title 1
- 229920005591 polysilicon Polymers 0.000 title 1
- 239000012535 impurity Substances 0.000 claims abstract 9
- 230000005684 electric field Effects 0.000 claims abstract 3
- 239000012212 insulator Substances 0.000 claims 2
- 238000009825 accumulation Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Abstract
박판필름의 다중규소기층(10)이나 벌크형의 단정질기층을 갖는 다중규소의 게이트 MOS트랜지스터의 게이트 전극은 한쌍의 서로 인접한 구역(32.1 ,32.3)과, 소스구역(11)의 근처의 진하게 도핑된 게이트전극구역 및, 드레인구역(13)의 근처의 연하게 도포된 게이트전극구역을 갖는다. 드레인 구역의 근처의 게이트전극구역은 매우 연하게 도핑되므로, 트랜지스터를 OFF시키기 위한 전압이 가해질 때 드레인구역의 근처에 있는 채널구역에서의 전기장을 감소시킨다(그러므로, 그러한 전기장에 의해 유도되는 누전도 감소됨). 또한, 소스구역의 근처의 게이트전극구역에는 충분한 불순물도핑이 이루어지므로, 트랜지스터 ON시키기 위한 또다른 전압이 가해질 때 트랜지스터를 ON시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 특정한 실시예에 따른 전기회로접점을 구비한 트랜지스터구조의 종단면도.
Claims (6)
- 반도체에 있는 길이가 L인 중간구역에 의해 이격된 채로 역시 반도체에 있는 소스구역 및 드레인 구역과, 절연체상에 있고 서로 인접한 제1게이트전극구역과 제2게이트전극구역으로 이루어지는 다정질의 반도체게이트 전극층을 포함하고, 상기 제1게이트전극구역은 제1의 평균불순물도핑농도를 가지며 소스구역의 엣지위에 있는 제1위치로부터 제2게이트전극구역의 엣지까지 연장하고, 상기 제2게이트전극구역의 제2의 평균불순물도핑농도를 가지며 드레인구역의 엣지위에 있는 제2위치까지 연장하고, 제2의 평균불순물도핑농도에 대한 제1의 평균불순물도핑농도의 비율은 적어도 10이상이며 제1게이트전극구역은 소스구역의 전도성 형태(conductivity type)와 서로 반대인 전도성 형태를 갖는 반도체 트랜지스터구조.
- 제1항에 있어서, 상기 제1게이트전극구역과 직접 접촉하는 게이트접촉층(42)을 부가적으로 포함하고, 그럼으로써, 상기 게이트접촉층에 대해 제1전압이 가해질때에는 상기 제1전극구역과 제2전극구역이 전하축적상태로되며, 상기 소스구역의 엣지로부터 상기 드레인구역의 엣지까지 연장하는 절연체와의 계면에서의 반도체에 도전채널이 형성되고, 또한, 상기 게이트접촉층에 대해 제2전압이 가해질때에는 상기 제1게이트전극구역은 도전상태로 되고 상기 제2게이트전극구역은 고갈상태로 남아 있으며, 상기 도전채널이 사라지고 상기 드레인구역의 엣지의 근처에서 상기 제2게이트전극구역의 아래에 있는 반도체에서의 전기장이 상기 제2게이트전극구역의 고갈에 의해 감소되는 것을 특징으로 하는 반도체트랜지스터 구조.
- 제2항에 있어서, 상기 게이트전극층이 상기 소스구역의 엣지 및 상기 드레인구역의 엣지와 일치하여 그 길이가 상기 소스구역과 드레인구역 사이의 거리 L과 거의 동일한 것을 특징으로 하는 반도체트랜지스터 구조.
- 제3항에 있어서, 상기 제2의 평균불순물도핑농도에 대한 제1의 평균불순물도핑농도의 비율이 100이상인 것을 특징으로 하는 반도체트렌지스터구조.
- 제1항에 있어서, 상기 제1게이트전극구역이 1㎤당 약1019이상인 평균불순물도핑농도를 갖는 것을 특징으로 하는 반도체트랜지스터 구조.
- 제5항에 있어서, 상기 제2게이트전극구역이 1㎤당 약 1017이하인 평균불순물도핑농도를 갖는 것을 특징으로 하는 반도체트랜지스터 구조.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US1848493A | 1993-02-16 | 1993-02-16 | |
US018,484 | 1993-02-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940020576A true KR940020576A (ko) | 1994-09-16 |
KR100305665B1 KR100305665B1 (ko) | 2001-12-15 |
Family
ID=21788163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940000140A KR100305665B1 (ko) | 1993-02-16 | 1994-01-06 | 금속절연체박막폴리실리콘반도체트랜지스터구조 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5550397A (ko) |
EP (1) | EP0612111A1 (ko) |
JP (1) | JPH06252401A (ko) |
KR (1) | KR100305665B1 (ko) |
TW (1) | TW273039B (ko) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3078720B2 (ja) * | 1994-11-02 | 2000-08-21 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
DE69531282T2 (de) * | 1994-12-20 | 2004-05-27 | STMicroelectronics, Inc., Carrollton | Isolierung durch aktive Transistoren mit geerdeten Torelektroden |
US6380598B1 (en) | 1994-12-20 | 2002-04-30 | Stmicroelectronics, Inc. | Radiation hardened semiconductor memory |
US6418318B1 (en) | 1995-12-12 | 2002-07-09 | At&T Wireless Services, Inc. | Method for selecting a preferable wireless communications service provider in a multi-service provider environment |
US5801411A (en) * | 1996-01-11 | 1998-09-01 | Dallas Semiconductor Corp. | Integrated capacitor with reduced voltage/temperature drift |
JP3606991B2 (ja) * | 1996-02-20 | 2005-01-05 | 株式会社半導体エネルギー研究所 | 被膜作製方法 |
JPH09293793A (ja) * | 1996-04-26 | 1997-11-11 | Mitsubishi Electric Corp | 薄膜トランジスタを有する半導体装置およびその製造方法 |
TW556263B (en) * | 1996-07-11 | 2003-10-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
US8603870B2 (en) | 1996-07-11 | 2013-12-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US5953596A (en) | 1996-12-19 | 1999-09-14 | Micron Technology, Inc. | Methods of forming thin film transistors |
US6060749A (en) * | 1998-04-23 | 2000-05-09 | Texas Instruments - Acer Incorporated | Ultra-short channel elevated S/D MOSFETS formed on an ultra-thin SOI substrate |
US6188897B1 (en) | 1998-08-17 | 2001-02-13 | At&T Wireless Svcs. Inc. | Mobile station roaming in a multiple service provider area |
US6204521B1 (en) * | 1998-08-28 | 2001-03-20 | Micron Technology, Inc. | Thin film transistors |
US6136656A (en) * | 1998-10-22 | 2000-10-24 | International Business Machines Corporation | Method to create a depleted poly MOSFET |
US6091630A (en) * | 1999-09-10 | 2000-07-18 | Stmicroelectronics, Inc. | Radiation hardened semiconductor memory |
KR100374551B1 (ko) * | 2000-01-27 | 2003-03-04 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조방법 |
US20040004251A1 (en) * | 2002-07-08 | 2004-01-08 | Madurawe Raminda U. | Insulated-gate field-effect thin film transistors |
CN100565908C (zh) * | 2004-07-08 | 2009-12-02 | 半南实验室公司 | 由碳化硅制造的单片垂直结场效应晶体管和肖特基势垒二极管及其制造方法 |
FR2894386B1 (fr) * | 2005-12-06 | 2008-02-29 | Commissariat Energie Atomique | Transistor de type i-mos comportant deux grilles independantes, et procede d'utilisation d'un tel transistor |
EP2309544B1 (en) * | 2009-10-06 | 2019-06-12 | IMEC vzw | Tunnel field effect transistor with improved subthreshold swing |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5145438B1 (ko) * | 1971-06-25 | 1976-12-03 | ||
NL8203870A (nl) * | 1982-10-06 | 1984-05-01 | Philips Nv | Halfgeleiderinrichting. |
US4862237A (en) * | 1983-01-10 | 1989-08-29 | Seiko Epson Corporation | Solid state image sensor |
JPS6038878A (ja) * | 1983-08-12 | 1985-02-28 | Hitachi Ltd | Mis型半導体装置 |
JPS6148979A (ja) * | 1984-08-17 | 1986-03-10 | Seiko Epson Corp | 多結晶シリコン薄膜トランジスタの製造方法 |
JPS63283068A (ja) * | 1987-05-14 | 1988-11-18 | Sharp Corp | 薄膜トランジスタの製造方法 |
JPH0227772A (ja) * | 1988-07-15 | 1990-01-30 | Sony Corp | 電界効果型薄膜トランジスタ |
JPH0268965A (ja) * | 1988-09-02 | 1990-03-08 | Fuji Xerox Co Ltd | ポリシリコン薄膜トランジスタ |
EP0487022B1 (en) * | 1990-11-23 | 1997-04-23 | Texas Instruments Incorporated | A method of simultaneously fabricating an insulated gate-field-effect transistor and a bipolar transistor |
-
1993
- 1993-05-04 TW TW082103475A patent/TW273039B/zh not_active IP Right Cessation
-
1994
- 1994-01-06 KR KR1019940000140A patent/KR100305665B1/ko not_active IP Right Cessation
- 1994-02-09 EP EP94300929A patent/EP0612111A1/en not_active Withdrawn
- 1994-02-16 JP JP6018781A patent/JPH06252401A/ja active Pending
- 1994-09-01 US US08/299,855 patent/US5550397A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06252401A (ja) | 1994-09-09 |
KR100305665B1 (ko) | 2001-12-15 |
EP0612111A1 (en) | 1994-08-24 |
TW273039B (ko) | 1996-03-21 |
US5550397A (en) | 1996-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940020576A (ko) | 반도체트랜지스터구조(Metal oxide semiconductor transistors having a polysilicon gate electrode with nonuniform doping in source-drain direction) | |
JP3393148B2 (ja) | 高電圧パワートランジスタ | |
US4729001A (en) | Short-channel field effect transistor | |
KR840008537A (ko) | 반도체장치 | |
KR970072205A (ko) | 에스. 오. 아이(soi)형 트랜지스터 및 그 제조방법 | |
JPS55148464A (en) | Mos semiconductor device and its manufacture | |
KR950034767A (ko) | Mis형 반도체장치 | |
KR910019174A (ko) | 시간종속 유전체 결함을 감소시킨 반도체 장치및 그 제조방법 | |
KR20010090598A (ko) | 드레인 확장 영역을 갖는 횡형 박막 실리콘 온절연체(soi) pmos 디바이스 | |
KR940019013A (ko) | 고전압 트랜지스터 | |
GB2089118A (en) | Field-effect semiconductor device | |
KR970013429A (ko) | 높은 브리크다운 전압을 갖는 탄화실리콘 트랜지스터 | |
JPH04369271A (ja) | 薄膜トランジスタ | |
KR970008332A (ko) | 완전-공핍 동작용 도핑 프로파일을 갖는 soi 트랜지스터 | |
KR890013796A (ko) | 반도체장치 및 그 제조방법 | |
KR19990022793A (ko) | 반도체 칩 연결 영역을 갖는 고전압 래터럴 금속 산화물 반도체전계 효과 트랜지스터 세마이콘덕터-온-인슐레이터 디바이스 | |
EP0071335B1 (en) | Field effect transistor | |
US10957771B2 (en) | Transistor device with a field electrode that includes two layers | |
KR900013652A (ko) | 감소된 온 저항을 가진 soi구조의 고전압 반도체 장치 | |
KR100301917B1 (ko) | 고전압전력트랜지스터 | |
KR940004846A (ko) | 반도체장치 및 그 제조방법 | |
KR940009582B1 (ko) | Mos형 반도체장치 | |
KR910003838A (ko) | 박막 전계 효과 트랜지스터 및 그 제조 방법 | |
KR930009078A (ko) | 불휘발성 반도체 메모리 및 그 제조 방법 | |
KR970072204A (ko) | 적어도 하나의 mos 트랜지스터를 가지는 회로 장치 및 그것의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120727 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20130723 Year of fee payment: 13 |
|
EXPY | Expiration of term |