JPS6148979A - 多結晶シリコン薄膜トランジスタの製造方法 - Google Patents
多結晶シリコン薄膜トランジスタの製造方法Info
- Publication number
- JPS6148979A JPS6148979A JP17103484A JP17103484A JPS6148979A JP S6148979 A JPS6148979 A JP S6148979A JP 17103484 A JP17103484 A JP 17103484A JP 17103484 A JP17103484 A JP 17103484A JP S6148979 A JPS6148979 A JP S6148979A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- thin film
- silicon thin
- film transistor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000000354 decomposition reaction Methods 0.000 claims abstract description 4
- 239000007789 gas Substances 0.000 claims description 11
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 229910000073 phosphorus hydride Inorganic materials 0.000 claims description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 19
- 239000010408 film Substances 0.000 abstract description 11
- 239000011521 glass Substances 0.000 abstract description 8
- 230000007547 defect Effects 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract 3
- 230000000694 effects Effects 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 8
- 239000012535 impurity Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- SUBDBMMJDZJVOS-UHFFFAOYSA-N 5-methoxy-2-{[(4-methoxy-3,5-dimethylpyridin-2-yl)methyl]sulfinyl}-1H-benzimidazole Chemical compound N=1C2=CC(OC)=CC=C2NC=1S(=O)CC1=NC=C(C)C(OC)=C1C SUBDBMMJDZJVOS-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は大面積基板に低温プロセス（約６００℃以下）
により、ソース領域及びドレイン領域を形成して作製さ
れる多結晶シリコン薄膜トランジスタの製造方法に関す
る。
により、ソース領域及びドレイン領域を形成して作製さ
れる多結晶シリコン薄膜トランジスタの製造方法に関す
る。
近年、多結晶シリコン薄Ｍは、薄膜トランジスタあるい
は太ｉｔ池あるいはＭ ＯＢ （Ｍｅｔａｌ Ｏｃｉｄ
ｅＢｅｔｎｉｃｏｎｄｗｃｔｏｒ ）型トランジスタの
ゲート電極材料などに用いられ、その応用分野は拡大し
つつある。一方、非晶質シリコン薄膜は膜自体だ含まれ
る欠陥（ダングリングボンドなど）あるいは膜の熱的不
安定性などによって信頼性が非常に悪い。
は太ｉｔ池あるいはＭ ＯＢ （Ｍｅｔａｌ Ｏｃｉｄ
ｅＢｅｔｎｉｃｏｎｄｗｃｔｏｒ ）型トランジスタの
ゲート電極材料などに用いられ、その応用分野は拡大し
つつある。一方、非晶質シリコン薄膜は膜自体だ含まれ
る欠陥（ダングリングボンドなど）あるいは膜の熱的不
安定性などによって信頼性が非常に悪い。
従って信頼性及び安定性の優れた各種半導体デバイス（
ＷＩ膜トランジスタ、あるいは太陽電池など）を作製す
るためには、多結晶シリコン薄Ｍが適している。以下で
は、多結晶シリコン薄膜を用いた半導体デバイスについ
て述べる。
ＷＩ膜トランジスタ、あるいは太陽電池など）を作製す
るためには、多結晶シリコン薄Ｍが適している。以下で
は、多結晶シリコン薄膜を用いた半導体デバイスについ
て述べる。
多結晶シリコン薄膜をアクティブマトリクス基板を用い
て液晶ディスプレイなどを作製する場合には、透明絶縁
基板を使う必要がある。該透明絶縁基板としては通常石
英板が用いられるが、低コスト化のためには、耐熱温度
の低いガラス基板（コーニング７０５９など）を使って
、しかも大面積化してゆくことが必要である。これを実
現する為には低温プロセス（約６００℃以下）を確立す
ることが必要である。
て液晶ディスプレイなどを作製する場合には、透明絶縁
基板を使う必要がある。該透明絶縁基板としては通常石
英板が用いられるが、低コスト化のためには、耐熱温度
の低いガラス基板（コーニング７０５９など）を使って
、しかも大面積化してゆくことが必要である。これを実
現する為には低温プロセス（約６００℃以下）を確立す
ることが必要である。
従来、ソース領域及びドレイン領域を形成するには、熱
拡散法あるいはイオン打込み法などが知られている。熱
拡散法に関しては、接合深さが数μｍと深くなってしま
い、ゲート部での寄生容量が増大し従って周波数特性が
不十分という欠点を有している。さらに、６００℃以下
の低温では熱拡散はまったく期待できない。
拡散法あるいはイオン打込み法などが知られている。熱
拡散法に関しては、接合深さが数μｍと深くなってしま
い、ゲート部での寄生容量が増大し従って周波数特性が
不十分という欠点を有している。さらに、６００℃以下
の低温では熱拡散はまったく期待できない。
イオン打込み法によるソース領域及びドレイン領域形成
方法を第１図に示す。透明絶縁基板】の上に多結晶シリ
コン薄膜２を形成し、その上にゲート絶縁膜３を椎禎さ
せる。続いてゲート電極４を形成し、該ゲート電極をマ
スクとしたイオン打込み法（以後エバと略記する。）に
よりソース領域５゛笈びドレイン領域６を形成する。前
記透明絶縁基板として石英板を用いる場合は１０００℃
以上の高温処理ができるので、前記ソース領域及びドレ
イン領域に導入された不純物原子は充分に活性化され、
エバによる格子のダメージも緩和される。さらに多結晶
シリコン薄膜中の結晶粒界付近に多量に存在するダング
リングボンドなどの欠陥が著しく低減され、結晶性が改
善される。ところが、低コスト化のためには前記透明絶
縁基板として耐熱温度は低いが安価なガラス基板を用い
る必要がある。このようにガラス基板を用いると６００
℃以上の熱処理はできなくなる。従って不純物原子の活
性化は不充分であり、しかも結晶性の改善もできない。
方法を第１図に示す。透明絶縁基板】の上に多結晶シリ
コン薄膜２を形成し、その上にゲート絶縁膜３を椎禎さ
せる。続いてゲート電極４を形成し、該ゲート電極をマ
スクとしたイオン打込み法（以後エバと略記する。）に
よりソース領域５゛笈びドレイン領域６を形成する。前
記透明絶縁基板として石英板を用いる場合は１０００℃
以上の高温処理ができるので、前記ソース領域及びドレ
イン領域に導入された不純物原子は充分に活性化され、
エバによる格子のダメージも緩和される。さらに多結晶
シリコン薄膜中の結晶粒界付近に多量に存在するダング
リングボンドなどの欠陥が著しく低減され、結晶性が改
善される。ところが、低コスト化のためには前記透明絶
縁基板として耐熱温度は低いが安価なガラス基板を用い
る必要がある。このようにガラス基板を用いると６００
℃以上の熱処理はできなくなる。従って不純物原子の活
性化は不充分であり、しかも結晶性の改善もできない。
一方、イオン打込み装置は１台数億円と高価であり、ま
たイオン打込み処理のでき・る基板の最大限界は現在の
ところ６インチであり大面積化の観点からも不利である
。
たイオン打込み処理のでき・る基板の最大限界は現在の
ところ６インチであり大面積化の観点からも不利である
。
本発明は、耐熱温度の低いガラス基板上に、欠陥密度の
少ないＮチャネル及びｐチャネル多結晶シリコン薄膜ト
ランジスタを大面積にわたって作製することを可能にさ
せることが目的である。
少ないＮチャネル及びｐチャネル多結晶シリコン薄膜ト
ランジスタを大面積にわたって作製することを可能にさ
せることが目的である。
Ｈ２によって希釈されたＰＨ３（フォスフイン）ガス、
あるいはＢ２Ｈ６Ｃジボラン）ガスをプラズマ分解する
ことによりソース領域及びドレイン領域を形成すること
が本発明の概要である。
あるいはＢ２Ｈ６Ｃジボラン）ガスをプラズマ分解する
ことによりソース領域及びドレイン領域を形成すること
が本発明の概要である。
第２図は、本発明の実施例を示す図である。同図（α）
に示すようにガラス基板７上に、多結晶シリコン薄膜８
を形成する。その上にゲート絶縁膜９を堆積させ、次い
でゲート電極ｌＯを形成する。
に示すようにガラス基板７上に、多結晶シリコン薄膜８
を形成する。その上にゲート絶縁膜９を堆積させ、次い
でゲート電極ｌＯを形成する。
続いて同図（ｂ）で示すように該ゲート電極ｌＯをマス
クとしてゲート絶縁膜９に示すような形にパターニング
しソース領域及びドレイン領域となる多結晶シリコン薄
膜の表面を露出させる。そして、Ｎチャネル薄膜トラン
ジスタを作製する場合は、ＰＨ。
クとしてゲート絶縁膜９に示すような形にパターニング
しソース領域及びドレイン領域となる多結晶シリコン薄
膜の表面を露出させる。そして、Ｎチャネル薄膜トラン
ジスタを作製する場合は、ＰＨ。
プラズマ雰囲気中に、Ｐチャネル薄膜トランジスタを作
製する場合ｔｉＢ ｘ Ｅ［ｓプラズマ雰囲気中にさら
すことにより、ソース領域１１及びドレイン領域１２を
形成する。この時、Ｈも同時に膜中に取り込ま孔る。プ
ラズマ発生装置としては、銹導結合型あるいは容量結合
型の通常のプラズマＣＶＤ装置を応用できる。前記ＰＨ
３ガスあるいはＢ２Ｈ，ガスはＨ２にて希釈されている
のでプラズマ雰囲気の温度は３００℃以下におさえる。
製する場合ｔｉＢ ｘ Ｅ［ｓプラズマ雰囲気中にさら
すことにより、ソース領域１１及びドレイン領域１２を
形成する。この時、Ｈも同時に膜中に取り込ま孔る。プ
ラズマ発生装置としては、銹導結合型あるいは容量結合
型の通常のプラズマＣＶＤ装置を応用できる。前記ＰＨ
３ガスあるいはＢ２Ｈ，ガスはＨ２にて希釈されている
のでプラズマ雰囲気の温度は３００℃以下におさえる。
＋
これは膜中に取り込まれた■が外へ放出されるのを防ぐ
ためである。その後同図（Ｃ）に示すように層間絶縁膜
１３を堆積させ、コンタクトホールをあけてソース電極
１４及びドレイン電極１５を形成して薄膜トランジスタ
が完成する。
ためである。その後同図（Ｃ）に示すように層間絶縁膜
１３を堆積させ、コンタクトホールをあけてソース電極
１４及びドレイン電極１５を形成して薄膜トランジスタ
が完成する。
〔効果〕
本発明により、低−温（６００℃以下）で、多結晶シリ
コン薄膜トランジスタを作製することができる。しかも
不純物拡散にイオン打込み装置を使わずにプラズマ分解
を用いるので４費用を大幅に低減させることができ、さ
らに、大面積基板に薄膜トランジスタを作製することが
可能となる。
コン薄膜トランジスタを作製することができる。しかも
不純物拡散にイオン打込み装置を使わずにプラズマ分解
を用いるので４費用を大幅に低減させることができ、さ
らに、大面積基板に薄膜トランジスタを作製することが
可能となる。
まず不純物の拡散にイオン打込み装置を使わなくてすむ
ということで装置にかかる費用は大幅に削減できる。プ
ロセスは低温でよいので安価なガラス基板を用いるこ、
とができる。さら′に平□行平板型のプラズマ発生装置
を使えば大面積基板に薄膜トランジスタを作り込むこと
ができるので、低コスト化に対して大きな効果がある。
ということで装置にかかる費用は大幅に削減できる。プ
ロセスは低温でよいので安価なガラス基板を用いるこ、
とができる。さら′に平□行平板型のプラズマ発生装置
を使えば大面積基板に薄膜トランジスタを作り込むこと
ができるので、低コスト化に対して大きな効果がある。
さらにアクティブマトリクス基板の大面積化に対しても
大きな効果が得られることになり、将来、壁かけテレビ
の実現に対する効果も大きい。
大きな効果が得られることになり、将来、壁かけテレビ
の実現に対する効果も大きい。
プラズマに用いるガスは、Ｎチャネル薄膜トランジスタ
を作る場合はＰＨ，ガス、Ｐチャネル薄膜４ ）ランジ
スタを作る場合はＥ２Ｈ，ガスを用いるが該ＰＨ３ガス
及びＢ２Ｈ，ガス共にＨ２で希釈されて込る。従ってプ
ラズマ雰囲気中にはＨも多量に発生しており、多結晶シ
リコン薄膜を水素プラズマ処理する効果も得られる。多
結晶シリコンを水素プラズマ雰囲気にさらすと、結晶粒
界付近に存在するダングリングボンドがＨによって終端
化されＳｚ’−Ｈ結合が生成される。ダングリングボン
ドはトラップ中心として働くが、そのトラップ中心が減
少するため、従って易動度が増大するという効果がある
。本発明を笑施すれば、ソース領域及びドレイン領域を
形成すると同時に多結晶シリコン薄膜を水素プラズマ処
理することができるので易動度の向上が計れるという大
きな効果が期待できるものである。一方、水素プラズマ
によりトラップ中心を終端化しなからＰあるいはＩ３を
ドーピングするので、不純物原子の活性化率も向上する
ものである。
を作る場合はＰＨ，ガス、Ｐチャネル薄膜４ ）ランジ
スタを作る場合はＥ２Ｈ，ガスを用いるが該ＰＨ３ガス
及びＢ２Ｈ，ガス共にＨ２で希釈されて込る。従ってプ
ラズマ雰囲気中にはＨも多量に発生しており、多結晶シ
リコン薄膜を水素プラズマ処理する効果も得られる。多
結晶シリコンを水素プラズマ雰囲気にさらすと、結晶粒
界付近に存在するダングリングボンドがＨによって終端
化されＳｚ’−Ｈ結合が生成される。ダングリングボン
ドはトラップ中心として働くが、そのトラップ中心が減
少するため、従って易動度が増大するという効果がある
。本発明を笑施すれば、ソース領域及びドレイン領域を
形成すると同時に多結晶シリコン薄膜を水素プラズマ処
理することができるので易動度の向上が計れるという大
きな効果が期待できるものである。一方、水素プラズマ
によりトラップ中心を終端化しなからＰあるいはＩ３を
ドーピングするので、不純物原子の活性化率も向上する
ものである。
以上述べてきたように、本発明は、信頼性のよい多結晶
シリコン薄膜を用い、安価なガラス基板上に大面黄にわ
たって薄膜トランジスタを作り込むことを可能にする。
シリコン薄膜を用い、安価なガラス基板上に大面黄にわ
たって薄膜トランジスタを作り込むことを可能にする。
しかも、多結晶シリコンに本質的に多量に含まれるダン
グリングボンドを低減させながらソース領域及びドレイ
ン領域を形成するという優れた不純物拡散方法を用いて
いるので薄膜トランジスタの易動度を増大させるという
効果もあわせて持っている。
グリングボンドを低減させながらソース領域及びドレイ
ン領域を形成するという優れた不純物拡散方法を用いて
いるので薄膜トランジスタの易動度を増大させるという
効果もあわせて持っている。
第１図はイオン打込み法を用いた従来の多結晶シリコン
薄膜トランジスタの製造方法を説明するための図であり
、第２図（α）〜（ｃ）は、本発明により提案するプラ
ズマ分解法を用いた多結晶シリコンＨ膜トランジスタの
製造方法を説明するための図である。 以 上
薄膜トランジスタの製造方法を説明するための図であり
、第２図（α）〜（ｃ）は、本発明により提案するプラ
ズマ分解法を用いた多結晶シリコンＨ膜トランジスタの
製造方法を説明するための図である。 以 上
Claims (2)
- （１）多結晶シリコン薄膜を用いた薄膜トランジスタに
おいて、ソース領域及びドレイン領域をＰＨ＿３（フオ
スフイン）またはＢ＿２Ｈ＿６（ジボラン）を含む反応
性気体をプラズマ分解することによりドーピングして形
成することを特徴とする多結晶シリコン薄膜トランジス
タの製造方法。 - （２）Ｈ＿２（水素）によって希釈されたＰＨ＿３また
はＢ＿２Ｈ＿６を含む反応性気体をプラズマ分解するこ
とを特徴とする特許請求の範囲第１項記載の多結晶シリ
コン薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17103484A JPS6148979A (ja) | 1984-08-17 | 1984-08-17 | 多結晶シリコン薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17103484A JPS6148979A (ja) | 1984-08-17 | 1984-08-17 | 多結晶シリコン薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6148979A true JPS6148979A (ja) | 1986-03-10 |
Family
ID=15915857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17103484A Pending JPS6148979A (ja) | 1984-08-17 | 1984-08-17 | 多結晶シリコン薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6148979A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63194326A (ja) * | 1987-02-06 | 1988-08-11 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6411317A (en) * | 1987-07-06 | 1989-01-13 | Toshiba Corp | Manufacture of semiconductor device |
| JPH06252401A (ja) * | 1993-02-16 | 1994-09-09 | American Teleph & Telegr Co <Att> | Ｍｏｓトランジスタ |
| US5397718A (en) * | 1992-02-21 | 1995-03-14 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing thin film transistor |
| US5656511A (en) * | 1989-09-04 | 1997-08-12 | Canon Kabushiki Kaisha | Manufacturing method for semiconductor device |
| US6410374B1 (en) | 1992-12-26 | 2002-06-25 | Semiconductor Energy Laborartory Co., Ltd. | Method of crystallizing a semiconductor layer in a MIS transistor |
| US6544825B1 (en) * | 1992-12-26 | 2003-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a MIS transistor |
| US6638800B1 (en) | 1992-11-06 | 2003-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing apparatus and laser processing process |
| JP2009027200A (ja) * | 1992-04-06 | 2009-02-05 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型半導体装置及びその作製方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58197775A (ja) * | 1982-05-13 | 1983-11-17 | Canon Inc | 薄膜トランジスタ |
| JPS6114762A (ja) * | 1984-06-29 | 1986-01-22 | Toshiba Corp | 薄膜電界効果トランジスタの製造方法 |
-
1984
- 1984-08-17 JP JP17103484A patent/JPS6148979A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58197775A (ja) * | 1982-05-13 | 1983-11-17 | Canon Inc | 薄膜トランジスタ |
| JPS6114762A (ja) * | 1984-06-29 | 1986-01-22 | Toshiba Corp | 薄膜電界効果トランジスタの製造方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63194326A (ja) * | 1987-02-06 | 1988-08-11 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6411317A (en) * | 1987-07-06 | 1989-01-13 | Toshiba Corp | Manufacture of semiconductor device |
| US5656511A (en) * | 1989-09-04 | 1997-08-12 | Canon Kabushiki Kaisha | Manufacturing method for semiconductor device |
| US5397718A (en) * | 1992-02-21 | 1995-03-14 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing thin film transistor |
| JP2009027200A (ja) * | 1992-04-06 | 2009-02-05 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型半導体装置及びその作製方法 |
| JP4503671B2 (ja) * | 1992-04-06 | 2010-07-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6638800B1 (en) | 1992-11-06 | 2003-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing apparatus and laser processing process |
| US7179726B2 (en) | 1992-11-06 | 2007-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing apparatus and laser processing process |
| US6410374B1 (en) | 1992-12-26 | 2002-06-25 | Semiconductor Energy Laborartory Co., Ltd. | Method of crystallizing a semiconductor layer in a MIS transistor |
| US6544825B1 (en) * | 1992-12-26 | 2003-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a MIS transistor |
| US7351615B2 (en) | 1992-12-26 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a MIS transistor |
| JPH06252401A (ja) * | 1993-02-16 | 1994-09-09 | American Teleph & Telegr Co <Att> | Ｍｏｓトランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0344863A1 (en) | A method of producing a thin film transistor | |
| JP2947828B2 (ja) | 半導体装置の製造方法 | |
| JPS6148979A (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JPS63194326A (ja) | 半導体装置の製造方法 | |
| JP3240719B2 (ja) | 半導体薄膜結晶の成長方法 | |
| JP3178715B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3225268B2 (ja) | シリコン酸化物の改質方法 | |
| TW200405431A (en) | Method for manufacturing thin film transistor | |
| JPH03289140A (ja) | 半導体装置の製造方法 | |
| JP3186182B2 (ja) | 薄膜半導体装置及びその製造方法 | |
| JPS6315468A (ja) | 薄膜トランジスタの製造方法 | |
| JP2874175B2 (ja) | 半導体装置の製造方法 | |
| JPS63250178A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0284773A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0488642A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04105329A (ja) | 半導体装置の製造方法 | |
| JPH03200319A (ja) | 多結晶シリコンの形成方法 | |
| JPH02238617A (ja) | 半導体薄膜の結晶成長方法 | |
| JPS61203682A (ja) | 半導体装置及びその製造方法 | |
| JPS631071A (ja) | 薄膜半導体装置 | |
| TW516237B (en) | Film transistor with less metal impurities and fabrication method for the same | |
| JPS63307776A (ja) | 薄膜半導体装置とその製造方法 | |
| JP2815997B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH03120872A (ja) | 半導体装置及びその製造方法 | |
| JPH11150277A (ja) | 薄膜トランジスタおよびその製造方法 |