JPH07273339A

JPH07273339A - 薄膜半導体装置の製造方法

Info

Publication number: JPH07273339A
Application number: JP6510894A
Authority: JP
Inventors: Shinji Maekawa; 真司前川
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1994-04-01
Filing date: 1994-04-01
Publication date: 1995-10-20

Abstract

(57)【要約】【目的】固相成長法の特徴をいかしながら、結晶欠陥
の少ない〈１１１〉の結晶方位を有する結晶粒を主体と
するポリシリコン膜を形成することにより、キャリア移
動度が十分高い、高性能の薄膜半導体装置を形成するこ
とができる薄膜半導体装置の製造方法を提供することを
目的としている。【構成】基板上にポリシリコン膜を形成し、該ポリシ
リコン膜を異方性エッチャントによりエッチングし、基
板に垂直な結晶方位が＜１１１＞であるような結晶粒の
みを残し、該結晶粒をシ−ドとして用いて該結晶粒を含
む基板上にアモルファスシリコン膜を堆積し、次いで、
前記結晶粒に到達するように飛程を設定してシリコンイ
オンを注入し、該アモルファスシリコン膜を熱処理し
て、アモルファスシリコン膜をポリシリコン膜にするこ
とを含む薄膜半導体装置の製造方法。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は薄膜半導体装置の製造方
法に関し、より詳細には、液晶などを用いたアクティブ
マトリクス方式の表示装置に用いる薄膜半導体装置の製
造方法に関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】近年、
アクティブマトリクス方式の液晶表示パネルは、より大
型化、高解像度化が求められている。このため、これら
の表示パネルのスイッチング素子や駆動回路に用いられ
る薄膜トランジスタ（ＴｈｉｎＦｉｌｍＴｒａｎｓ
ｉｓｔｏｒ：ＴＦＴ）の材料としてポリシリコンが精力
的に研究されている。

【０００３】ポリシリコンＴＦＴの特性は、その粒界に
よって決定されるため、ポリシリコンの粒径を大きくす
るさまざまな方法が提案されている。代表的なものとし
ては固相成長法やレ−ザアニ−ル法等が挙げられる。固
相成長法は、アモルファスシリコンを堆積した後、ある
いはポリシリコンを堆積し、このポリシリコンをイオン
注入によりアモルファス化した後、それを熱処理するこ
とにより固相で多結晶化させるものであり、レ−ザアニ
−ル法は、レ−ザ等の加熱源を用いて溶融結晶化させる
ものである。特に、前者の方法は、そのプロセスの安定
性から最も広く研究されている。

【０００４】しかし、固相成長法により形成したポリシ
リコンを用いてＴＦＴを作製したときのキャリア移動度
は、レ−ザアニ−ル法に比べて十分ではない。これは、
固相成長法により形成したポリシリコンでは、粒内に多
数の結晶欠陥を含有するためである。従って、表示装置
の大型化が難しく、周辺駆動回路のアドレス時間に長い
時間を要するといった問題がある。

【０００５】これに対して、特公平５−３８４６２号公
報又は特公平５−７１１９３号公報には、｛１１１｝面
を主配向とするポリシリコン膜からなる薄膜半導体装置
が提案されている。｛１１１｝面を主配向とするポリシ
リコン膜によれば、結晶粒界でのキャリア移動方向のト
ラップ密度を低くし、ポテンシャル障壁を下げること
で、キャリア移動度を大きくすることができる。

【０００６】しかし、上記に開示のポリシリコン薄膜と
同様のポリシリコン薄膜を、Ｘ線回折で解析すると、＜
１１１＞である結晶粒に対応する回折ピークしか測定さ
れないが、実際に電子線回析を用いて分析したところ、
基板に垂直な結晶方位が＜１１１＞である結晶粒は約１
割となり、このポリシリコン薄膜を用いてＴＦＴを作製
した時のキャリア移動度は、まだ十分といえない。

【０００７】本発明は、上記記載の課題に鑑みなされた
ものであり、プロセスの安定性という固相成長法の特徴
をいかしながら、結晶欠陥の少ない〈１１１〉の結晶方
位を有する結晶粒を主体とするポリシリコン膜を形成す
ることにより、キャリア移動度が十分高い、高性能の薄
膜半導体装置を形成することができる薄膜半導体装置の
製造方法を提供することを目的としている。

【０００８】

【課題を解決するための手段】本発明の薄膜半導体装置
の製造方法によれば、(i) 基板上にポリシリコン膜を形
成し、(ii)該ポリシリコン膜を異方性エッチャントによ
りエッチングし、基板に垂直な結晶方位が＜１１１＞で
あるような結晶粒のみを残し、(iii) 該結晶粒をシ−ド
として用いて該結晶粒を含む基板上にアモルファスシリ
コン膜を堆積し、次いで、(iv)前記結晶粒に到達するよ
うに飛程を設定してシリコンイオンを注入し、(v) 該ア
モルファスシリコン膜を熱処理して、アモルファスシリ
コン膜をポリシリコン膜にすることを含む薄膜半導体装
置の製造方法が提供される。

【０００９】本発明の薄膜半導体装置の製造方法に用い
られる基板としては、通常、薄膜半導体装置を形成する
ために用いられ、表面が非晶質であれば、特に限定され
るものではなく、用途に応じて適宜選択することができ
る。例えば、石英ガラス基板、通常のガラス基板、ポリ
カーボネート、ポリエチレンテレフタレート等のポリエ
チレン類、ポリイミド等の絶縁性基板、あるいは、これ
ら基板や半導体基板等の上に所望の素子を介して層間絶
縁膜等が形成された基板を用いることもできる。なかで
も、石英ガラス等によるガラス基板が好ましい。

【００１０】基板上にポリシリコン膜を形成する方法と
しては、公知の方法、例えば減圧ＣＶＤ法、常圧ＣＶＤ
法、プラズマＣＶＤ等が挙げられる。また、基板上に、
公知の方法、例えば、減圧ＣＶＤ法、常圧ＣＶＤ法等に
よりアモルファスシリコン膜を形成したのち、熱処理を
行うことによりポリシリコン膜を得るという固相成長に
より形成することもできる。減圧ＣＶＤ法によりポリシ
リコン膜を形成する場合は、例えば、０．２〜０．８ｔ
ｏｒｒ、４３０〜５３０℃、シランガス又はジシランガ
ス等を用いることにより形成することができる。また、
固相成長させる場合の熱処理は、例えば、大気中又は窒
素雰囲気中、５３０〜６００℃程度の温度範囲で１２〜
４８時間程度行うことが好ましい。この際のポリシリコ
ンの膜厚は、凹凸の発生を防ぐためには薄いほうが好ま
しく、具体的には、２０ｎｍ以下が好ましい。つまり、
後述するように、異方性エッチャントによるポリシリコ
ン膜のエッチングは強い異方性があるので、ポリシリコ
ンをエッチングすると基板に垂直な結晶方位が＜１１１
＞である結晶粒は残り、他の結晶方位を有する結晶粒は
エッチングされる。しかし、＜１１１＞の方位を有する
結晶粒であっても、その側面方向においては結晶方位が
＜１１１＞とはならないため、側面方向から結晶粒がエ
ッチングされ、結晶粒は小さくなってしまう。側面方向
からの結晶粒のエッチングは、１００％オーバエッチ
（膜厚の２倍分のエッチング）をした際、両側から進行
することとなり、図６に示したように、結晶粒３の側面
方向から内側の破線で示した部分に向かってエッチング
される。従って、＜１１１＞の方位を有する結晶粒が全
てエッチングされないようにするために、ポリシリコン
の膜厚ｔを、この結晶粒３の粒径ｄの１／４より小さく
設定することが必要となる。固相成長ポリシリコンをシ
ードとして用いる場合は粒径が大きいため使いやすく、
その粒径ｄが１μｍ程度であるので、この際のポリシリ
コンの膜厚は、２５０ｎｍ以下であればよいが、２０ｎ
ｍ以下がより好ましい。

【００１１】ポリシリコン膜をエッチングする方法とし
ては、異方性エッチャントを用いる。異方性エッチャン
トの種類は、｛１１１｝面のエッチング速度がその他の
面のエッチング速度より遅いものであれば、特に限られ
るものではなく、個々の目的に最も適したものを適宜選
択することができる。例えば、水酸化ナトリウム、水酸
化カリウム、水酸化アンモニウム、水酸化リチウム、Ｅ
ＤＡ（エチレンジアミンピロカテコール）等のアルカリ
溶液等が挙げられる。これら異方性エッチャントの濃度
は、エッチング膜厚等により適宜調整することができ
る。また、この溶液の温度は、特に限定されるものでは
ないが、室温〜１００℃程度が好ましい。エッチング時
間は、異方性エッチャントの濃度、温度等により異なる
が、エッチングするポリシリコン膜の約２倍の膜厚をエ
ッチングするための時間を目安に決定することが好まし
い。具体的には、水酸化カリウム溶液を用いる場合に
は、水酸化カリウム２５０ｇ、イソプロピルアルコール
２００ｃｃ及び純水８００ｃｃを混合した溶液に、室温
で超音波をかけながら２分間程度接触させてエッチング
することができる。

【００１２】異方性エッチャントによるポリシリコン膜
のエッチングは、｛１１１｝面のエッチング速度が他の
結晶方位を有する面に比べて遅いために、基板に垂直な
結晶方位が＜１１１＞であるような結晶粒のみを残し
て、その他の結晶方位を有するポリシリコン粒をエッチ
ングすることが可能となる。ここで、｛１１１｝面と
は、（１１１）面及びこれと等価な結晶面の総称であ
る。また、〔１１１〕とは結晶の方位を表しており、
〔１１１〕及びこれと等価な結晶方位を表す＜１１１＞
の表面は｛１１１｝面からなる。

【００１３】上記のように基板に垂直な結晶方位が＜１
１１＞であるような結晶粒のみを基板上に形成したの
ち、この結晶粒をシ−ドとして用いて、結晶粒を含む基
板上にアモルファスシリコン膜を堆積する。アモルファ
スシリコンは、公知の方法、例えば、減圧ＣＶＤ法等に
より堆積させることができる。その膜厚としては、特に
限定されるものではなく、通常、薄膜半導体装置の能動
層として使用される膜厚を適宜選択することができる。

【００１４】次いで、シードとして用いた結晶粒に到達
するように飛程を設定してシリコンイオンを注入する。
シリコンイオンの注入方法は、公知の方法により行うこ
とができる。この際、シリコンイオンの飛程を、結晶粒
に到達するように設定するために、積層されたアモルフ
ァスシリコンの膜厚に応じて、シリコンイオンの加速電
圧（ＫｅＶ）を調整する。つまり、アモルファスシリコ
ンの膜厚に応じて、結晶粒内に飛程があるように加速電
圧を設定するのがよい。また、シリコンイオンの注入量
としては１×１０¹⁵／ｃｍ²より大きいことが好まし
く、より好ましくは２×１０¹⁵／ｃｍ²以上である。注
入量が１×１０¹⁵／ｃｍ²以下ではアモルファスシリコ
ンはシ−ドと無関係に核発生し、ランダムな結晶方位を
持つポリシリコン膜となる。また、注入量の上限は特に
限定する必要はなく、不必要に多くの量を注入すると、
注入時間がかかるだけで特に意味がないので、２×１０
¹⁶／ｃｍ²以下が好ましい。このイオン注入によって、
結晶粒とアモルファスシリコン膜との界面に形成される
自然酸化膜が破壊されて、固相成長中のランダムな核発
生を抑制することができ、シードである結晶粒からのア
モルファスシリコンの成長を優先させることができる。

【００１５】アモルファスシリコン膜の熱処理は、公知
の方法、例えば、５５０〜６００℃の温度範囲で、大気
中、窒素雰囲気中等において、１０〜３０時間程度、炉
アニールとして行うことができる。なお、純粋なシリコ
ンが、例えば２４時間程度の実用的な温度範囲で固相成
長する場合は、５５０〜６００℃の温度範囲が特に好ま
しい。このような熱処理により、〈１１１〉配向を持っ
たポリシリコン膜が形成されることとなる。

【００１６】このように作製されたポリシリコン膜を能
動層とし、このポリシリコン膜上にゲート絶縁膜、ゲー
ト電極及びソース／ドレイン領域を形成し、所望の配線
を行うことにより、薄膜半導体装置が形成される。この
場合のゲート絶縁膜及びゲート電極は、公知の方法によ
り、公知の材料を用いて形成することができる。また、
ソース／ドレイン領域も、所望の不純物濃度を有するよ
うにイオン注入することにより形成することができる。

【００１７】

【作用】本発明の薄膜半導体装置の製造方法によれば、
基板上にポリシリコン膜を形成し、該ポリシリコン膜を
異方性エッチャントによりエッチングし、基板に垂直な
結晶方位が＜１１１＞であるような結晶粒のみを残し、
該結晶粒をシ−ドとして用いて該結晶粒を含む基板上に
アモルファスシリコン膜を堆積し、次いで、前記結晶粒
に到達するように飛程を設定してシリコンイオンを注入
し、該アモルファスシリコン膜を熱処理してポリシリコ
ン膜にすることにより、基板に垂直な結晶方位が＜１１
１＞である結晶粒に従って、その結晶粒上アモルファス
シリコンが積層されることとなり、しかも、シリコンイ
オンの注入によりランダムな核発生が抑制され、基板上
に、少なくとも５０％以上、基板に垂直な結晶方位が＜
１１１＞である結晶粒からなるポリシリコン膜が形成さ
れることとなる。

【００１８】本発明者らの研究によれば、結晶方位が＜
１１１＞である結晶粒は、結晶欠陥が少ないのに対し、
その他の方位の結晶粒では高密度の双晶が発生している
ことが明らかとなった。これら双晶同士の界面は不整合
境界を形成し、キャリア移動度の劣化をもたらす。従っ
て、基板に垂直な結晶方位が＜１１１＞である結晶粒を
主体とするポリシリコン膜においては、高いキャリア移
動度を有することができる。

【００１９】また、一般に、低温で堆積したアモルファ
スシリコンを固相成長させた膜をＸ線回折による解析を
した場合には、強い＜１１１＞配向の回折ピークを示す
ことから、この回折ピークによって＜１１１＞配向して
いるとの説明がされている。しかし、強い＜１１１＞配
向の回折ピークが現れるのは、＜１１１＞の結晶方位を
有する結晶粒は結晶欠陥が少なく、結晶粒内では単結晶
であることが多のに対し、その他の結晶方位を有する結
晶粒では双晶が多発し、結晶粒内は単結晶でないこと、
また、もともと＜１１１＞配向のＸ線の反射強度が強い
ためであり、実際にはせいぜい１割程度しか含んでいな
いということが、発明者らの電子線回折を用いた研究で
明らかになった。

【００２０】さらに、固相成長においてシ−ディングを
行うには、シ−ドとなる結晶粒とアモルファスシリコン
層との界面を非常にクリ−ンに保つ必要がある。このた
め、アモルファスシリコンの堆積装置として、高真空を
保持するとともに、続いて基板をクリーニングすること
ができる装置が要求される。結晶粒とアモルファスシリ
コン層との界面をクリ−ンに保つ方法としては、例え
ば、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．５４（５），２８４７
（１９８３）に、水素ガスと塩酸ガスとを用いたクリ−
ニング法が記載されている。これに対し、本発明の方法
においては、アモルファスシリコン膜を基板上に堆積し
た後、結晶粒に到達するようにシリコンイオンを注入す
るので、結晶粒とアモルファスシリコン膜との界面に形
成される自然酸化膜等が破壊されることなり、通常の減
圧ＣＶＤ装置等を用いてアモルファスシリコンを堆積し
てもシ−ディングが可能となる。

【００２１】ここで、従来のような高真空でのクリ−ニ
ングを用いた方法では、結晶粒からの結晶成長ととも
に、図８に示すように、時間の経過と共にランダムな核
発生も起こり始め、〈１１１〉以外の結晶方位を持った
結晶粒も混じってしまう。これに対し本発明の方法で
は、シリコンイオン注入を行うことにより、図７に示す
ように、ランダムな核発生が抑制され，〈１１１〉方位
のみの結晶粒からなるポリシリコン膜が形成されること
となる。

【００２２】

【実施例】本発明に係る薄膜半導体装置の製造方法を図
面に基づいて説明する。実施例１まず、図１に示したように、ガラス基板１上に約１０ｎ
ｍのポリシリコン膜２を、ＳｉＨ₄を用いたＬＰＣＶＤ
法によって、約６００℃にて堆積する。

【００２３】次いで、図２に示したように、異方性エッ
チャントを用いて、ポリシリコン膜２を異方性エッチン
グする。このエッチングにより、選択的に〈１１１〉の
結晶粒３のみがガラス基板１上に残る。この際、異方性
エッチャントとして、トランジスタ特性に影響を及ぼし
にくい水酸化アンモニウムを０．０１Ｍの水溶液として
８０℃に加熱して用い、ポリシリコン膜２と約３０秒接
触させてエッチングする。ガラス基板１上に残された
〈１１１〉の結晶粒３の間隔は、数１００ｎｍ程度とな
る。

【００２４】続いて、図３に示したように、結晶粒３を
シ−ドとして用い、この結晶粒３上に、Ｓｉ₂Ｈ₆を用
いたＬＰＣＶＤ法によって、アモルファスシリコン膜４
を４５０℃で約１００ｎｍ堆積する。この後、シリコン
イオン²⁸Ｓｉ⁺を８０ＫｅＶ、４×１０¹⁵／ｃｍ²（必
要な最低量の２倍に設定した）で注入する。これは、図
９に示したような、シリコンイオンの注入量と加速電圧
との関係により選択されたシリコンイオンの注入量及び
加速電圧である。図９においては、○はシーディングが
されたもの、×はシーディングがされなかったものを示
し、シーディングが可能なシリコンイオンの注入量及び
加速電圧を斜線で示す。また、図１０に、アモルファス
シリコン膜中にシリコンイオンを注入する時の加速電圧
と飛程との関係を示す。本実施例では、加速電圧が７０
ＫｅＶ以上であれば、結晶粒内に飛程をもってくること
ができる。

【００２５】そして、アモルファスシリコン膜４が形成
されたガラス基板１を窒素雰囲気中、６００℃で１２時
間炉アニ−ルする。この際、シ−ドとして用いた結晶粒
３から優先的にシリコンの結晶成長が始まり、約７０％
の〈１１１〉の結晶方位を持つ結晶粒からなるポリシリ
コン膜が形成される。このように形成されたポリシリコ
ン膜を能動層として用いた薄膜半導体装置の製造方法を
述べる。

【００２６】図４に示したように、ガラス基板１上に形
成されたポリシリコン膜を、島状にパタ−ニングして、
トランジスタのチャネルを形成するポリシリコン膜７を
形成する。次いで、ポリシリコン膜７を被覆するよう
に、酸化膜によりゲート絶縁膜８をＡＰＣＶＤ法で、膜
厚１００ｎｍ程度に形成する。その後、ゲート絶縁膜８
上であって、ポリシリコン膜７の中央付近に膜厚３００
ｎｍ程度のアルミニウムによるゲート電極９を形成す
る。そして、ゲート電極９をマスクとして、ｎ型トラン
ジスタの場合はリンイオンを、ｐ型トランジスタの場合
はボロンイオンを注入し、ソ−ス／ドレイン領域を形成
する。

【００２７】次いで、図５に示したように、ゲート電極
９を含むガラス基板１上全面に、膜厚５００ｎｍの酸化
膜をＡＰＣＶＤ法により成膜し、層間絶縁膜１０を形成
する。そして、ソ−ス／ドレイン領域上の層間絶縁膜１
０にコンタクトホ−ルを形成し、引き出し電極１１をス
パッタ法により形成し、オ−ミック接触をとり、薄膜半
導体装置を作製する。

【００２８】このようにして作製したｎ型トランジスタ
のキャリア移動度を測定したところ、１５０ｃｍ²／Ｖ
・ｓの値が得られた。実施例２ガラス基板上に、Ｓｉ₂Ｈ₆を用いたＬＰＣＶＤ法で、
４５０℃にて２０ｎｍ程度のアモルファスシリコンを堆
積した後、窒素雰囲気中、約６００℃で約１０時間アニ
−ルして、ポリシリコン膜を形成する。

【００２９】次いで、実施例１と同様の方法により異方
性エッチを行い、〈１１１〉の結晶粒のみを選択的に残
してエッチングを行う。この場合〈１１１〉の結晶粒の
間隔は、数十ミクロン程度となる。続いて、実施例１と
同様にアモルファスシリコンを結晶粒上に約１００ｎｍ
堆積し、シリコンイオンを注入する。その後、窒素雰囲
気中、５５０℃で２４時間アニ−ルする。アニ−ル温度
を実施例１より下げるのは、結晶粒の間隔が大きいこと
により、結晶粒間でランダムな核が発生するのを防止す
るためである。

【００３０】このように形成されたポリシリコン膜は、
実施例１と同様〈１１１〉に配向したポリシリコン膜と
なる。この際、〈１１１〉の結晶方位を有する結晶粒は
ポリシリコン膜全体に対して、５０％程度含まれる。以
下実施例１と同様にして、キャリア移動度を測定したと
ころ、１２０ｃｍ²／Ｖ・ｓが得られた。

【００３１】このポリシリコン膜を用いることにより、
実施例１と同様に、キャリア移動度の高い薄膜半導体装
置を作製することができる。比較例１シ−ディングを行なわず、実施例１と同様に、ガラス基
板上にＳｉ₂Ｈ₆を用いたＬＰＣＶＤ法によって、アモ
ルファスシリコン膜を４５０℃で約１００ｎｍ堆積す
る。この後、窒素雰囲気中、６００℃で１２時間炉アニ
−ルする。

【００３２】続いて、実施例１と同様に薄膜半導体表示
装置を作製した。その際の、薄膜半導体装置のキャリア
移動度は、５０ｃｍ²／Ｖ・ｓの値であった。

【００３３】

【発明の効果】本発明の薄膜半導体装置の製造方法によ
れば、基板上にポリシリコン膜を形成し、該ポリシリコ
ン膜を異方性エッチャントによりエッチングし、基板に
垂直な結晶方位が＜１１１＞であるような結晶粒のみを
残し、該結晶粒をシ−ドとして用いて該結晶粒を含む基
板上にアモルファスシリコン膜を堆積し、次いで、前記
結晶粒に到達するように飛程を設定してシリコンイオン
を注入し、該アモルファスシリコン膜を熱処理してポリ
シリコン膜にするので、アモルファスシリコン膜におい
て、ランダムな核発生が抑制され、基板上に、少なくと
も５０％以上の結晶方位が＜１１１＞である結晶粒から
なるポリシリコン膜を形成することができる。

【００３４】また、シリコンイオンを注入することによ
り、通常の減圧ＣＶＤ装置等のアモルファスシリコンを
成長させる装置を用いてアモルファスシリコンを堆積し
ても、〈１１１〉方位の結晶粒からなるポリシリコン膜
を形成することができる。従って、比較的低いプロセス
温度で、簡便な装置を用いて、キャリア移動度の大きい
高性能の薄膜半導体装置を製造することができ、特に、
液晶などを用いたアクティブマトリクスマトリクス方式
の表示装置の高性能化、高画質化を実現することが可能
となる。

【図面の簡単な説明】

【図１】本発明にかかる薄膜半導体装置の製造方法を説
明するための要部の概略製造工程図である。

【図２】本発明にかかる薄膜半導体装置の製造方法を説
明するための要部の概略製造工程図である。

【図３】本発明にかかる薄膜半導体装置の製造方法を説
明するための要部の概略製造工程図である。

【図４】本発明にかかる薄膜半導体装置の製造方法を説
明するための要部の概略製造工程図である。

【図５】本発明にかかる薄膜半導体装置の製造方法によ
り作製された薄膜半導体装置の要部の概略製造工程図で
ある。

【図６】本発明にかかる薄膜半導体装置の製造方法で得
られる結晶粒の形状を説明するための図である。

【図７】本発明にかかる薄膜半導体装置の製造方法にお
ける結晶粒からのアモルファスシリコンの成長を示す図
である。

【図８】従来の高真空型堆積装置における結晶粒からの
アモルファスシリコンの成長を示す図である。

【図９】シリコンイオンの注入量と加速電圧との関係を
示すグラフである。

【図１０】シリコンイオンの飛程と加速電圧との関係を
示すグラフである。

【符号の説明】

１ガラス基板（基板）２ポリシリコン膜３基板に垂直な結晶方位が＜１１１＞であるような結
晶粒４アモルファスシリコン膜５ランダムに発生した結晶核７ポリシリコン膜８ゲ−ト絶縁膜９ゲート電極１０層間絶縁膜１１引き出し電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 21/336

Claims

【特許請求の範囲】

【請求項１】 (i) 基板上にポリシリコン膜を形成し、
(ii)該ポリシリコン膜を異方性エッチャントによりエッ
チングし、基板に垂直な結晶方位が＜１１１＞であるよ
うな結晶粒のみを残し、(iii) 該結晶粒をシ−ドとして
用いて該結晶粒を含む基板上にアモルファスシリコン膜
を堆積し、次いで、(iv)前記結晶粒に到達するように飛
程を設定してシリコンイオンを注入し、(v) 該アモルフ
ァスシリコン膜を熱処理して、アモルファスシリコン膜
をポリシリコン膜にすることを特徴とする薄膜半導体装
置の製造方法。
【請求項２】シリコンイオンを、１×１０¹⁵／ｃｍ²
より大きい注入量で注入する請求項１記載の薄膜半導体
装置の製造方法。