JPH0272669A - 薄膜半導体装置及びその製造方法 - Google Patents

薄膜半導体装置及びその製造方法

Info

Publication number
JPH0272669A
JPH0272669A JP22371488A JP22371488A JPH0272669A JP H0272669 A JPH0272669 A JP H0272669A JP 22371488 A JP22371488 A JP 22371488A JP 22371488 A JP22371488 A JP 22371488A JP H0272669 A JPH0272669 A JP H0272669A
Authority
JP
Japan
Prior art keywords
thin film
hydrogen
film
plasma treatment
silicon thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22371488A
Other languages
English (en)
Inventor
Satoshi Takenaka
敏 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP22371488A priority Critical patent/JPH0272669A/ja
Publication of JPH0272669A publication Critical patent/JPH0272669A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、絶縁性透明基板等のような非晶質絶縁基板あ
るいは絶縁膜上に形成される非単結晶半導体薄膜を用い
て作成される薄膜トランジスタ等のような薄膜半導体装
置に関する。
[従来の技術] 非晶質シリコン薄膜あるいは多結晶シリコン薄膜等のよ
うな非単結晶半導体薄膜には、ダングリングボンドが多
数存在する。たとえば、多結晶シリコン薄膜に関しては
、結晶粒界に存在するダングリングボンド等の欠陥が、
キャリアに対するトラップ準位となりキャリアの伝導に
対して障壁として動く。 (J、  Y、  W、  
5eto、  J、  Appl、Phys、、46.
p5247 (1975))。従って、多結晶シリコン
薄膜トランジスタの性能を向上させる為には、前記欠陥
を低減させる必要がある。 (J、Appl、Phys
、、53 (2)、p1193(1982))。この目
的の為に水素による前記欠陥の終端化が行われており、
その主な方法として、水素プラズマ処理法、水素イオン
注入法、あるいはプラズマ窒化膜からの水素の拡散法等
が知られている。水素イオン注入法においては、イオン
注入装置と言う高価な装置を必要とする欠点を有してお
り、プラズマ窒化膜からの水素の拡散法においては、必
要としない窒化膜が成膜されると言う欠点を有する。従
って、水素プラズマ処理法が最も優れた方法である。 
(T。
1、Kamins、IEEE  ElectronDe
vice  Letters、Vol、EDL−1,N
o。8.p159.  (1980))。
[41,発明が解決しようとする課題]しかし、従来の
様に、結晶化率の小さい非単結晶半導体薄膜を用いた薄
膜トランジスタに水素プラズマ処理を行っても、その効
果は小さかった。
例えば、前記欠陥を終端化するためには、非晶質シリコ
ン膜では約10atomic%の水素が必要である。多
結晶シリコン膜の場合でも、結晶性の悪い膜では数at
omic%の水素を導入する必要がある。
多結晶シリコン薄膜トランジスタのQNiE流工。。は
次式で表される。
Ion  cc  1 −  eXl)(−A−Nt2
  /kT)・ ・ ・ ・ (1) ここで1は結晶粒径、Ntは結晶粒界に存在するTra
p密度、kはボルツマン定数、Tは温度、Aは比例定数
を表している。 (J、Levinson、J、App
l、Phys、53(2)、  p1193、  (1
982))。前記水素プラズマ処理を行い欠陥を低減さ
せると言うことは、 (1)式においてNtを小さくす
ることである。このことから、はじめからNtの小さな
多結晶シリコンを用いれば小量の水素を導入するだけで
大きな水素プラズマ効果が実現されることがわかる。
多量の水素を導入すると結晶粒界ばかりでなく結晶領域
にまでも水素が打ち込まれ、逆に欠陥を生じさせる可能
性が考えられる。さらに、過剰の水素は素子特性の安定
性あるいは信頼性に悪影響を及ぼすことが考えられる。
以上のことより、膜に導入される水素量はできる限り少
ない方がよい。
本発明は、この様な水素プラズマ処理に伴う従来の問題
点を解決し、優れた特性を有し、信頼性の良好な薄膜ト
ランジスタを提供することを目的としている。
[課題を解決するための手段] 本発明の薄膜半導体装置は、  非単結晶半導体薄膜に
より形成されたチャネル領域を有する薄膜半導体装置に
おいて、前記非単結晶半導体薄膜及びチャネル領域に0
.1atomic%未満の水素を含むことを特徴とする
本発明の薄膜半導体装置の製造方法は、少なくとも水素
を含む混合ガスのプラズマ雰囲気中での熱処理により、
前記非単結晶半導体薄膜及びチャネル領域に0.1at
omic%未満の水素を導入することを特徴とする。
[実施例1] 本発明による薄膜トランジスタの製造方法の実施例1を
、第1図の工程図にしたがって説明する。
同図(a)において、非晶質絶縁基板1−1上に、非単
結晶性のシリコン薄膜を堆積させ、その後ホトリソグラ
フィ法により島状非単結晶シリコン薄膜1−2を形成す
る。前記非晶質絶縁基板としては、石英基板あるいはガ
ラス基板などがある。前記シリコン薄膜の形成方法とし
ては次に述べるような方法がある。減圧CVD法、MB
E法(M 。
1ecular  Beam  Epitaxy)、等
の方法では多結晶シリコン薄膜が堆積させられる。 E
B(Electron   Beam)蒸着法、スパッ
タ法、プラズマCVD法、光励起CVD法、等の方法で
は非晶質シリコン薄膜が堆積させられる。一方、前記減
圧CV D法においては、デポ温度を約550°C以下
にすれば非晶質シリコン薄膜が堆積させられる。
次に同図(b)に示すように熱酸化法によりゲート酸化
膜1−4を形成する。ドライ酸化法を用いれば酸素雰囲
気で約1150℃の熱処理によって、破壊耐圧の高い良
質のゲート酸化膜を得ることができる。ウェット酸化法
を用いれば900℃程度の低温でも酸化膜が形成される
が、ドライ酸化法で形成された膜に比べれば破壊耐圧は
低く、膜質は劣る。この酸化工程により前記非単結晶シ
リコン薄膜1−2は、熱処理による結晶成長が進み、多
結晶シリコン薄膜1−3となる。前記非単結晶シリコン
薄膜1−2として多結晶シリコン薄膜を用いた場合には
、前記酸化工程後の多結晶シリコン薄膜1−3の結晶粒
径は2000人〜3000人程度パブきさとなる。前記
非単結晶シリコン薄膜1−2として非晶質シリコン薄膜
を用いた場合には、前記結晶粒径は5000人から数μ
mの大きさにさらlこ結晶成長することが知られている
次に同図(C)に示すようにゲート電極1−5を形成す
る。該ゲート電極材料には、−数的に多結晶シリコンが
用いられている。続いて該ゲート電極1−5をマスクと
して不純物元素をイオン注入して、ソース領域1−6及
びドレイン領域1−7を形成する。前記不純物元素とし
ては、リン、ヒ素あるいはボロン等が用いられている。
次に同図(d)に示すように眉間絶縁膜1−8を堆積さ
せる。続いて、前記ソース領域1−6及びドレイン領域
1−7の不純物活性化と、前記層間絶縁膜1−8の緻密
化の目的で約1000°Cの熱処理を行う。その後、水
素プラズマ処理を行う。
1−9は活性度の高い水素ラジカルを示している。
水素プラズマ処理は通常のプラズマCVD装置を利用し
て行うことが出来る。反応室の中に基板をセットし、該
反応室中を水素ガスあるいはアンモニアガスで満たす。
内圧は1〜3 T o r r程度とする。平行平板型
の電極であれば13.56MH2の高周波電すれば容易
にプラズマが発生し、活性度の高い水素ラジカルとなっ
た水素イオンが基板中に導入される。誘導結合型の装置
でも同様に利用できる。基板温度は500°C以下の低
温が適当である。その理由は、高温て水素プラズマ処理
を行うと膜中でダングリングボンドと結合した水素イオ
ンが、再び膜外に放出されてしまうからである。膜に導
入される水素濃度が多ければ多い程結晶粒界に存在する
Trap密度Ntは少なくなる。N tが少なくなれば
(1)式かられかるように、ON電流I0゜は大きくな
る。第2図に■。。
とNtとの関係を示す。同図は発明者が得た実験結果で
ある。Nchトランジスタのデータであり、縦軸はソー
スルドレイン間電圧Vd、=5V。
ゲートルソース間電圧Vg、= 16 Vの時のON電
流■。1 を表し、横軸は結晶粒界に存在するTrap
密度Ntを表している。水素プラズマ処理をしてNt=
4〜5X10”Cm−2程度になれば■。。=100〜
180μAとなり、それ以上水素プラズマ処理をして水
素イオンを導入しても■。。は増大しない。Nt=4〜
5X10”Cm−2の多結晶シリコン薄膜に含有されて
いる水素原子量をSIMSにより分析したところ、約0
.09at。
mic%の水素が検出された。従ってこれ以上の水素を
導入する必要はなく、水素プラズマ処理により膜中に導
入する水素量は0.1atomic%未満で十分である
同図(e)に示すように、ソース領域及びドレイン領域
のコンタクト電極1−10を形成すれば薄膜トランジス
タが完成する。該コンタクト電極材料としてはアルミニ
ュウムやクロムやニッケル等の金属材料を用いる。
[実施例2] 本発明による薄膜トランジスタの製造方法の実施例2を
、第3図の工程図にしたがって説明する。
同図(a)において、非晶質絶縁基板3−1上に、非単
結晶性のシリコン薄膜3−2を堆積させる。
堆積方法については以前に述べたのでここでは省略する
。3−3は結晶粒界を示している。口では多結晶シリコ
ン薄膜を堆積した場合について説明しているが、非晶質
シリコン薄膜を用いても同様に考えてよい。同図(a)
においては、3−2はa s −d e p o、  
膜である。結晶粒径は小さく欠陥が多い。
最近シリコン薄膜を結晶成長させる技術の研究が活発で
ある。次に同図(b)に示すように前記シリコン薄膜3
−2を結晶成長させて、多結晶シリコン薄膜3−4を成
長させる。前記シリコン薄膜3−2が非晶質であれば、
固相成長法が有効である。窒素ガス等の不活性ガス雰囲
気中に基板を設置し、500°C〜700°Cの低温で
数時間〜数百時間の結晶化アニールをすると、固相成長
して、その結晶粒径が数千人から数μmの大きさに成長
する。また前記シリコン薄膜3−2が多結晶てあれば、
該多結晶にシリコンイオンをイオン注入し該多結晶を非
晶質化し、その後上述のような固相成長法を行えば結晶
成長する。結晶粒径が大きくなるので第3図(b)に示
すように結晶粒界3−3の間隔が大きくなる。この池に
も結晶成長させる方法としては、レーザアニール再結晶
化法、電子ビームアニール再結晶化法、あるいはカーボ
ンストリップヒータによる溶融再結晶化法などの方法が
ある。前記同相成長法は、約700°C以下の低温プロ
セスにも応用できるきわめて有効な方法である。
次に同図(C)に示すようにゲート酸化膜35を形成す
る。プラズマCVD法では200°C程度で該ゲート酸
化膜が積層され、LPCVD法では400 ’C程度で
積層される。そのほかプラズマ酸化法、高圧酸化法、レ
ーザ酸化法などの方法によれば、低温でゲート酸化膜を
形成することができる。通常の熱酸化法を用いても良い
ことはいうまでもない。該熱酸化法については、実施例
1の項で述べたのでここでは省略する。
続いて同図(d)に示すように、ゲート電極3−6を形
成し、次に該ゲート電極3−6をマスクとして不純物元
素をイオン注入して、ソース領域3−7およびドレイン
領域3−8を形成する。前記不純物元素としては、リン
、ヒ素、ボロン等が用いられている。続いて層間絶縁膜
3−9を、LP CVD法、APCVD法、スパッタ法
、ECRプラズマCVD法、光CVD法などの方法で堆
積させる。その後、前記ソース領域とドレイン領域の活
性化と、前記層間絶縁膜の緻密化の目的で約1000°
Cの熱処理を行う。次に、水素プラズマ処理を行う。3
−10は活性度の高い水素ラジカルを示している。水素
プラズマ処理については実施例10項て述べたのでここ
では省略する。
同図(e)に示すように、ソース領域及びドレイン領域
とのコンタクト電極3−11を形成すれば薄膜トランジ
スタが完成する。
[発明の効果コ 以上のべたように本発明によれば、従来の水素プラズマ
処理で生じた水素の過剰導入を回避することができる。
結晶粒界に存在する欠陥が低減された多結晶シリコン薄
膜に水素プラズマ処理を行うので、従来に比較して少量
の水素を前記多結晶シリコン薄膜に導入するだけで、膜
質を飛踵的に改善させることができる。本発明における
水素プラズマ処理によって膜中に取り込まれる水素量は
、0.1atomic%未満である。
過剰な水素が導入されないので、水素プラズマ処理によ
って新たな欠陥を生じることは全く無い。
ダングリングボンドの終端化に寄与しない水素イオン、
あるいは格子間にとどまっているような水素イオンなど
の余分な水素量がきわめて少ないので、素子特性の安定
性や信頼性が改善される。
実施例2で説明したように、約700°C以下の低温プ
ロセスに本発明を応用することにより、大面積で高性能
な半導体装置も実現可能となる。
本発明を応用すれば、ON電流が大きく、OFF電流が
小さく、サブスレッシュホルド領域の立ち上がりが急峻
で、信頼性の優れた薄膜トランジスタを作製することが
可能となる。
例えば、アクティブマトリクス基板に本発明を用いると
、ドライバー内蔵高精細パネルが実現する。また、シフ
トレジスタ回路と光電変換素子を同一基板に集積したイ
メージセンサ−に用いれば、高速読み取りや、A3版等
のような大型化や、あるいは、カラーか等に対して大き
な効果が期待できる。駆動電圧の低減もできるので、低
消費電力化にも役立ち、さらには信頼性の向上にも役立
つ。
薄膜トランジスタばかりでなく、HBT (heter
o  bipolar  transist。
r)のへテロ界面の界面準位の低減、あるいは、PN接
合の接合界面準位の低減、などのようなその他の素子の
特性向上のためにも、本発明はきわめて有効な手段とな
る。
【図面の簡単な説明】
第1図(a)から(e)は、本発明における薄膜トラン
ジスタの工程図である。 第2図は、多結晶シリコン薄膜の結晶粒界に存在するT
rap密度N密度N膜トランジスタのON電流工。。と
の関係を示す図である。丸印は実験値、実線は計算値を
示す。 第3図(a)から(e)は、本発明に置ける薄膜トラン
ジスタの工程図である。 1−1゜ 1−2゜ 1−9゜ 3−3; 3−1; 非晶質絶縁基板 3−2; 非単結晶薄膜 3−1 o; 水素ラジカル 結晶粒界 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 上柳雅誉 他1名

Claims (2)

    【特許請求の範囲】
  1. (1)非単結晶半導体薄膜により形成されたチャネル領
    域を有する薄膜半導体装置において、前記非単結晶半導
    体薄膜及びチャネル領域に0.1atomic%未満の
    水素を含むことを特徴とする薄膜半導体装置。
  2. (2)少なくとも水素を含む混合ガスのプラズマ雰囲気
    中での熱処理により、前記非単結晶半導体薄膜及びチャ
    ネル領域に0.1atomic%未満の水素を導入する
    ことを特徴とする薄膜半導体装置の製造方法。
JP22371488A 1988-09-07 1988-09-07 薄膜半導体装置及びその製造方法 Pending JPH0272669A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22371488A JPH0272669A (ja) 1988-09-07 1988-09-07 薄膜半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22371488A JPH0272669A (ja) 1988-09-07 1988-09-07 薄膜半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0272669A true JPH0272669A (ja) 1990-03-12

Family

ID=16802519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22371488A Pending JPH0272669A (ja) 1988-09-07 1988-09-07 薄膜半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0272669A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401685A (en) * 1992-12-30 1995-03-28 Hyundai Electronics Industries Co., Ltd. Method for hydrogenating thin film transistor by using a spin-on-glass film
JPH08148686A (ja) * 1994-11-22 1996-06-07 Nec Corp 薄膜トランジスタおよびその製造方法
JPWO2006117900A1 (ja) * 2005-04-26 2008-12-18 シャープ株式会社 半導体装置の製造方法及び半導体装置
JP2020518033A (ja) * 2017-04-17 2020-06-18 スリーイー ナノ インコーポレーテッド エネルギー制御コーティング構造、装置、及びそれらの製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401685A (en) * 1992-12-30 1995-03-28 Hyundai Electronics Industries Co., Ltd. Method for hydrogenating thin film transistor by using a spin-on-glass film
JPH08148686A (ja) * 1994-11-22 1996-06-07 Nec Corp 薄膜トランジスタおよびその製造方法
US5888856A (en) * 1994-11-22 1999-03-30 Nec Corporation Method of fabricating a top-gate type thin film transistor with dangling bonds of silicon partly combined with hydrogen
US6087206A (en) * 1994-11-22 2000-07-11 Nec Corporation Method of fabricating a top-gate type thin film transistor with dangling bonds of silicon partly combined with hydrogen
JPWO2006117900A1 (ja) * 2005-04-26 2008-12-18 シャープ株式会社 半導体装置の製造方法及び半導体装置
JP2020518033A (ja) * 2017-04-17 2020-06-18 スリーイー ナノ インコーポレーテッド エネルギー制御コーティング構造、装置、及びそれらの製造方法
US11472373B2 (en) 2017-04-17 2022-10-18 3E Nano Inc. Energy control coatings, structures, devices, and methods of fabrication thereof

Similar Documents

Publication Publication Date Title
JPH02140915A (ja) 半導体装置の製造方法
US4808546A (en) SOI process for forming a thin film transistor using solid phase epitaxy
JP2917392B2 (ja) 半導体装置の製造方法
JPH0422120A (ja) 薄膜半導体装置の製造方法
JPH0272669A (ja) 薄膜半導体装置及びその製造方法
JPH04139728A (ja) 多結晶電界効果トランジスタの製造方法
JPH0563439B2 (ja)
JPH02228042A (ja) 薄膜半導体装置の製造方法
JPH0824184B2 (ja) 薄膜トランジスタの製造方法
JP3186182B2 (ja) 薄膜半導体装置及びその製造方法
JPH05275449A (ja) 薄膜半導体装置及びその製造方法
JP2874271B2 (ja) 半導体装置の製造方法
JP2707654B2 (ja) 薄膜トランジスタの製造方法
JP3333187B2 (ja) 薄膜半導体装置の製造方法
JPH0828509B2 (ja) 薄膜トランジスターの活性領域の形成方法
JP3515132B2 (ja) 薄膜トランジスタの製造方法
JPH034564A (ja) 半導体装置の製造方法
JP2864623B2 (ja) 半導体装置の製造方法
JPH07273339A (ja) 薄膜半導体装置の製造方法
JP3141909B2 (ja) 半導体装置作製方法
JPH0284773A (ja) 薄膜トランジスタ及びその製造方法
JPH0284772A (ja) 半導体装置の製造方法
JP2867402B2 (ja) 半導体装置の製造方法
JPH0458564A (ja) 薄膜半導体装置の製造方法
JP2554055B2 (ja) 低抵抗多結晶シリコン薄膜の形成方法