JP3333187B2 - 薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置の製造方法Info
- Publication number
- JP3333187B2 JP3333187B2 JP21773790A JP21773790A JP3333187B2 JP 3333187 B2 JP3333187 B2 JP 3333187B2 JP 21773790 A JP21773790 A JP 21773790A JP 21773790 A JP21773790 A JP 21773790A JP 3333187 B2 JP3333187 B2 JP 3333187B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- hydrogen
- annealing
- silicon thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、薄膜半導体装置及びその製造方法に係わ
り、特に、結晶性の優れたシリコン薄膜を利用した薄膜
半導体装置及びその製造方法に関する。
り、特に、結晶性の優れたシリコン薄膜を利用した薄膜
半導体装置及びその製造方法に関する。
［従来の技術］ 近年、SOIあるいは、三次元ICや、大型液晶表示パネ
ルや、高速で高解像度の密着型イメージセンサ等へのニ
ーズが高まるにつれて、絶縁性非晶質材料上に、高性能
な薄膜半導体装置の実現する技術が重要になってきた。
ルや、高速で高解像度の密着型イメージセンサ等へのニ
ーズが高まるにつれて、絶縁性非晶質材料上に、高性能
な薄膜半導体装置の実現する技術が重要になってきた。
石英基板、ガラス基板等の絶縁性非晶質基板あるいは
SiO2等の絶縁性非晶質層上に、結晶方位の揃った結晶粒
径の大きな多結晶シリコン薄膜、あるいは単結晶シリコ
ン薄膜を形成する方法は、SOI（Silicon On Insulato
r）技術として知られている。｛参考文献 SOI構造形成
技術，産業図書｝。大きく分類すると、再結晶化法、エ
ピタキシャル法、絶縁層埋め込み法、貼り合わせ法とい
う方法がある。再結晶化法は、レーザーアニールあるい
は電子ビームアニールによりシリコンを溶融再結晶化さ
せる方法と、熱処理により溶融する温度までは昇温させ
ずに結晶成長させる固相成長法の２つに分類される。前
記レーザーアニール等による溶融再結晶化法は、大面積
化に対して技術的困難が大きい。この方法に比較して、
低温熱処理においても容易に再結晶化できるという点で
固相成長法が優れている。550℃の低温熱処理にもかか
わらずシリコン薄膜の結晶粒が成長したという結果も報
告されている。｛参考文献 IEEE Electron Device
Letters,vol.EDL−8,No.8,p361,August 1987｝。そこ
で、本発明は、固相成長法における従来技術の問題点を
解決し、より優れた固相成長技術の確立を主旨とする。
SiO2等の絶縁性非晶質層上に、結晶方位の揃った結晶粒
径の大きな多結晶シリコン薄膜、あるいは単結晶シリコ
ン薄膜を形成する方法は、SOI（Silicon On Insulato
r）技術として知られている。｛参考文献 SOI構造形成
技術，産業図書｝。大きく分類すると、再結晶化法、エ
ピタキシャル法、絶縁層埋め込み法、貼り合わせ法とい
う方法がある。再結晶化法は、レーザーアニールあるい
は電子ビームアニールによりシリコンを溶融再結晶化さ
せる方法と、熱処理により溶融する温度までは昇温させ
ずに結晶成長させる固相成長法の２つに分類される。前
記レーザーアニール等による溶融再結晶化法は、大面積
化に対して技術的困難が大きい。この方法に比較して、
低温熱処理においても容易に再結晶化できるという点で
固相成長法が優れている。550℃の低温熱処理にもかか
わらずシリコン薄膜の結晶粒が成長したという結果も報
告されている。｛参考文献 IEEE Electron Device
Letters,vol.EDL−8,No.8,p361,August 1987｝。そこ
で、本発明は、固相成長法における従来技術の問題点を
解決し、より優れた固相成長技術の確立を主旨とする。
［発明が解決しようとする課題］ 従来の技術では、多結晶シリコン薄膜をCVD法で成膜
し、Si+をイオン注入して該多結晶シリコン薄膜を非晶
質化した後、600℃程度の熱処理を100時間近く行ってい
た。このため、高価なイオン注入装置を必要としたほ
か、熱処理時間が極めて長いという欠点があった。
し、Si+をイオン注入して該多結晶シリコン薄膜を非晶
質化した後、600℃程度の熱処理を100時間近く行ってい
た。このため、高価なイオン注入装置を必要としたほ
か、熱処理時間が極めて長いという欠点があった。
また、固相成長法においては、酸素等の不純物によっ
て結晶成長が妨害される。そこで、EB蒸着法、スパッタ
法、MBE法等で非晶質シリコン薄膜を成膜する場合は、
極めて清浄で、しかも超高真空なチャンバー内で成膜し
なければいけない。従って、量産時の能力に問題があ
り、メンテナンスも容易ではなくなる。
て結晶成長が妨害される。そこで、EB蒸着法、スパッタ
法、MBE法等で非晶質シリコン薄膜を成膜する場合は、
極めて清浄で、しかも超高真空なチャンバー内で成膜し
なければいけない。従って、量産時の能力に問題があ
り、メンテナンスも容易ではなくなる。
プラズマCVD法で成膜された非晶質シリコン薄膜は、
不純物は非常に少ないが、膜中に多くの水素を含んでい
る。その水素が固相成長を阻害するため、あるいは急激
な熱処理により水素が爆発的に放出するために、固相成
長させる非晶質シリコン薄膜の成膜方法としてプラズマ
CVD法は適していないと従来考えられていた。
不純物は非常に少ないが、膜中に多くの水素を含んでい
る。その水素が固相成長を阻害するため、あるいは急激
な熱処理により水素が爆発的に放出するために、固相成
長させる非晶質シリコン薄膜の成膜方法としてプラズマ
CVD法は適していないと従来考えられていた。
水素を含んでいる非晶質シリコン薄膜を固相成長法で
結晶成長させる場合、固相成長処理の初期段階におい
て、結晶領域が全く生じない。その時間は潜伏時間と呼
ばれ、この潜伏時間のために、非常に長い固相成長処理
時間が必要となっている。
結晶成長させる場合、固相成長処理の初期段階におい
て、結晶領域が全く生じない。その時間は潜伏時間と呼
ばれ、この潜伏時間のために、非常に長い固相成長処理
時間が必要となっている。
本発明の目的は、上述の問題点を解決し、より簡便で
実用的なプラズマCVD法で成膜された非晶質シリコン薄
膜に含まれる水素量を制御し、より短時間の熱処理で大
粒径の多結晶シリコン薄膜を形成できる固相成長法を提
供することである。
実用的なプラズマCVD法で成膜された非晶質シリコン薄
膜に含まれる水素量を制御し、より短時間の熱処理で大
粒径の多結晶シリコン薄膜を形成できる固相成長法を提
供することである。
［課題を解決するための手段］ 本発明の薄膜半導体装置の製造方法は、絶縁性非晶質
基板上に、プラズマCVD法により、電子スピン共鳴（ES
R）法で測定して得られたスピン密度が２×1019〜５×1
019cm-3であり、かつ、含有水素量が７×1019〜３×10
20cm-3である非単結晶シリコン薄膜を形成する工程と、
窒素ガス或いは水素ガスを含む雰囲気中において、前記
スピン密度が２×1019〜５×1019cm-3であり、かつ、含
有水素量が７×1019〜３×1020cm-3である非単結晶シリ
コン薄膜を固相成長させる工程を有することを特徴とす
る。
基板上に、プラズマCVD法により、電子スピン共鳴（ES
R）法で測定して得られたスピン密度が２×1019〜５×1
019cm-3であり、かつ、含有水素量が７×1019〜３×10
20cm-3である非単結晶シリコン薄膜を形成する工程と、
窒素ガス或いは水素ガスを含む雰囲気中において、前記
スピン密度が２×1019〜５×1019cm-3であり、かつ、含
有水素量が７×1019〜３×1020cm-3である非単結晶シリ
コン薄膜を固相成長させる工程を有することを特徴とす
る。
［実施例］ 絶縁性非晶質材料上に、非単結晶半導体薄膜を成膜す
る。前記絶縁性非晶質材料としては、石英基板、ガラス
基板、窒化膜あるいはSiO2膜等が用いられる。石英基板
を用いる場合はプロセス温度は1200℃程度まで許容され
るが、ガラス基板を用いる場合は、600℃以下の低温プ
ロセスに制限される。本発明は、石英基板を用い、前記
非単結晶半導体薄膜としてSi薄膜を用いた場合を実施例
として説明する。プラズマCVD装置を用い、第１図
（ａ）に示すように石英基板１−１上に、SiH4とH2の混
合ガスを、13.56MHzの高周波グロー放電により分解させ
て非晶質Si膜１−２を堆積させる。前記混合ガスのSiH4
分圧は10〜20％、デポ中の内圧は0.5〜1.5torr程度であ
る。基板温度は250℃以下、180℃程度が適している。赤
外吸収測定より結合水素量を求めたところ約8atomic％
であった。
る。前記絶縁性非晶質材料としては、石英基板、ガラス
基板、窒化膜あるいはSiO2膜等が用いられる。石英基板
を用いる場合はプロセス温度は1200℃程度まで許容され
るが、ガラス基板を用いる場合は、600℃以下の低温プ
ロセスに制限される。本発明は、石英基板を用い、前記
非単結晶半導体薄膜としてSi薄膜を用いた場合を実施例
として説明する。プラズマCVD装置を用い、第１図
（ａ）に示すように石英基板１−１上に、SiH4とH2の混
合ガスを、13.56MHzの高周波グロー放電により分解させ
て非晶質Si膜１−２を堆積させる。前記混合ガスのSiH4
分圧は10〜20％、デポ中の内圧は0.5〜1.5torr程度であ
る。基板温度は250℃以下、180℃程度が適している。赤
外吸収測定より結合水素量を求めたところ約8atomic％
であった。
続いて、該非晶質Si膜を、400℃〜500℃で熱処理して
水素を放出させる。
水素を放出させる。
以下、発明者が行なった実験の結果を交えながら実施
例を説明する。非晶質Si膜は基板温度180℃、内圧0.8to
rrと設定して堆積した。
例を説明する。非晶質Si膜は基板温度180℃、内圧0.8to
rrと設定して堆積した。
結晶性のアニール時間依存性を詳しく調べるためにＸ
線回折測定を行った。その結果を第２図に示す。縦軸は
＜111＞、＜220＞、＜311＞方位からのスペクトルの積
分強度を総和したＸ線回折強度を示し、横軸はアニール
時間を示す。丸印は600℃、三角印は650℃、逆三角印は
700℃のアニール温度の結果を示している。この結果
は、アニール温度がより低い方が、結晶成長が始まるま
でに長いアニール時間を要するけれども、Ｘ線回折強度
はより強くなることを示している。アニール温度600℃
の場合、Ｘ線回折信号は８時間のアニールでは観測され
ず、17時間のアニールで初めて観測される。この８〜17
時間の潜伏時間で起きている現象について調べるため
に、ESR（電子スピン共鳴）とSIMS（二次イオン質量分
析）の測定を行った。その結果をそれぞれ第３図と第４
図に示す。
線回折測定を行った。その結果を第２図に示す。縦軸は
＜111＞、＜220＞、＜311＞方位からのスペクトルの積
分強度を総和したＸ線回折強度を示し、横軸はアニール
時間を示す。丸印は600℃、三角印は650℃、逆三角印は
700℃のアニール温度の結果を示している。この結果
は、アニール温度がより低い方が、結晶成長が始まるま
でに長いアニール時間を要するけれども、Ｘ線回折強度
はより強くなることを示している。アニール温度600℃
の場合、Ｘ線回折信号は８時間のアニールでは観測され
ず、17時間のアニールで初めて観測される。この８〜17
時間の潜伏時間で起きている現象について調べるため
に、ESR（電子スピン共鳴）とSIMS（二次イオン質量分
析）の測定を行った。その結果をそれぞれ第３図と第４
図に示す。
第３図において、縦軸はスピン密度、横軸はアニール
時間を示している。１時間アニールによりスピン密度は
増加し、５時間までは徐々に増えている。ところがスピ
ン密度は、８時間のアニールによりわずかに減少し、17
時間以上では急激に減少している。第４図において、縦
軸は水素濃度、横軸はアニール時間を示している。水素
濃度は、８時間までは急激に減少しているが、17時間以
上では、ほぼ検出限界以下の値となっている。これらの
結果より、５時間までは水素が放出されダングリングボ
ンドが増加する過程、５〜８時間の間はほぼ水素が抜け
きり、結晶核が生成し始め、そのためにダングリングボ
ンドがわずかに減少する過程、そして８時間以上では結
晶成長が進むためにダングリングボンドが急激に減少す
る過程が起きていると推察される。
時間を示している。１時間アニールによりスピン密度は
増加し、５時間までは徐々に増えている。ところがスピ
ン密度は、８時間のアニールによりわずかに減少し、17
時間以上では急激に減少している。第４図において、縦
軸は水素濃度、横軸はアニール時間を示している。水素
濃度は、８時間までは急激に減少しているが、17時間以
上では、ほぼ検出限界以下の値となっている。これらの
結果より、５時間までは水素が放出されダングリングボ
ンドが増加する過程、５〜８時間の間はほぼ水素が抜け
きり、結晶核が生成し始め、そのためにダングリングボ
ンドがわずかに減少する過程、そして８時間以上では結
晶成長が進むためにダングリングボンドが急激に減少す
る過程が起きていると推察される。
プラズマCVD法によって成膜された非晶質Si膜は多量
の水素を含有しているために、その格子構造は容易に再
配列することが知られているが、水素の存在は固相成長
を妨げるという悪影響があることがわかった。以上の実
験結果より、水素を７×1019cm-3以上という多量に含む
非晶質Si膜を600℃以下の低温熱処理で固相成長させる
ためには、少なくとも17時間以上望ましくは100時間程
度の長時間アニールが必要であることがわかった。又、
スピン密度に関しては、２×1019cm-3以下と少ない場合
にはSi原子同士の結合力が強いために固相成長に長時間
を要することがわかった。固相成長を行う前に、非晶質
Siから水素を放出させて含有水素量を７×1019〜３×10
20cm-3、スピン密度を２×1019〜５×1019cm-3とし、そ
の後に600℃の低温でアニールすれば短時間のアニール
で大粒径の多結晶Siが得られることがわかった。そこ
で、本発明では、ひとつの方法として第１図（ａ）に示
されるように非晶質Si膜１−２を堆積させた後、400℃
〜500℃の低温で熱処理することにより、水素を放出さ
せて前記の水素濃度及びスピン密度を持ったSi膜を形成
する。またもう一つの方法としてプラズマCVD法で基板
温度を250℃〜400℃の比較的高温に設定することによっ
て前記の水素濃度及びスピン密度を持ったSi膜１−２を
直接堆積させる方法がある。
の水素を含有しているために、その格子構造は容易に再
配列することが知られているが、水素の存在は固相成長
を妨げるという悪影響があることがわかった。以上の実
験結果より、水素を７×1019cm-3以上という多量に含む
非晶質Si膜を600℃以下の低温熱処理で固相成長させる
ためには、少なくとも17時間以上望ましくは100時間程
度の長時間アニールが必要であることがわかった。又、
スピン密度に関しては、２×1019cm-3以下と少ない場合
にはSi原子同士の結合力が強いために固相成長に長時間
を要することがわかった。固相成長を行う前に、非晶質
Siから水素を放出させて含有水素量を７×1019〜３×10
20cm-3、スピン密度を２×1019〜５×1019cm-3とし、そ
の後に600℃の低温でアニールすれば短時間のアニール
で大粒径の多結晶Siが得られることがわかった。そこ
で、本発明では、ひとつの方法として第１図（ａ）に示
されるように非晶質Si膜１−２を堆積させた後、400℃
〜500℃の低温で熱処理することにより、水素を放出さ
せて前記の水素濃度及びスピン密度を持ったSi膜を形成
する。またもう一つの方法としてプラズマCVD法で基板
温度を250℃〜400℃の比較的高温に設定することによっ
て前記の水素濃度及びスピン密度を持ったSi膜１−２を
直接堆積させる方法がある。
次に、前記非晶質薄膜１−２を固相成長させる。固相
成長方法は、石英管による炉アニールが便利である。ア
ニール雰囲気としては、窒素ガス、水素ガス、アルゴン
ガス、ヘリウムガスなどを用いる。１×10-6から１×10
-10Torrの高真空雰囲気でアニールを行ってもよい。固
相成長アニール温度は500℃〜700℃とする。この様な低
温アニールでは選択的に、結晶成長の活性化エネルギー
の小さな結晶方位を持つ結晶粒のみが成長し、しかもゆ
っくりと大きく成長する。第１図（ｂ）において、１−
３は固相成長シリコン薄膜を示している。
成長方法は、石英管による炉アニールが便利である。ア
ニール雰囲気としては、窒素ガス、水素ガス、アルゴン
ガス、ヘリウムガスなどを用いる。１×10-6から１×10
-10Torrの高真空雰囲気でアニールを行ってもよい。固
相成長アニール温度は500℃〜700℃とする。この様な低
温アニールでは選択的に、結晶成長の活性化エネルギー
の小さな結晶方位を持つ結晶粒のみが成長し、しかもゆ
っくりと大きく成長する。第１図（ｂ）において、１−
３は固相成長シリコン薄膜を示している。
次に前記固相成長シリコン薄膜１−３をフォトリソグ
ラフィ法によりパターニングして第１図（ｃ）に示すよ
うに島状にする。
ラフィ法によりパターニングして第１図（ｃ）に示すよ
うに島状にする。
次に第１図（ｄ）に示されているように、ゲート酸化
膜１−４を形成する。該ゲート酸化膜の形成方法として
はLPCVD法、あるいは光励起CVD法、あるいはプラズマCV
D法、ECRプラズマCVD法、あるいは高真空蒸着法、ある
いはプラズマ酸化法、あるいは高圧酸化法などのような
500℃以下の低温方法がある。該低温方法で成膜された
ゲート酸化膜は、熱処理することによってより緻密で界
面準位の少ない優れた膜となる。非晶質絶縁基板１−１
として石英基板を用いる場合は、熱酸化法によることが
できる。該熱酸化法にはdry酸化法とwet酸化法とがある
が、酸化温度は1000℃以上と高いが膜質が優れているこ
とからdry酸化法の方が適している。
膜１−４を形成する。該ゲート酸化膜の形成方法として
はLPCVD法、あるいは光励起CVD法、あるいはプラズマCV
D法、ECRプラズマCVD法、あるいは高真空蒸着法、ある
いはプラズマ酸化法、あるいは高圧酸化法などのような
500℃以下の低温方法がある。該低温方法で成膜された
ゲート酸化膜は、熱処理することによってより緻密で界
面準位の少ない優れた膜となる。非晶質絶縁基板１−１
として石英基板を用いる場合は、熱酸化法によることが
できる。該熱酸化法にはdry酸化法とwet酸化法とがある
が、酸化温度は1000℃以上と高いが膜質が優れているこ
とからdry酸化法の方が適している。
次に第１図（ｅ）に示されるように、ゲート電極１−
５を形成する。該ゲート電極材料としては多結晶シリコ
ン薄膜、あるいはモリブデンシリサイド、あるいはアル
ミニュウムやクロムなどのような金属膜、あるいはITO
やSnO2などのような透明性導電膜などを用いることがで
きる。成膜方法としては、CVD法、スパッタ法、真空蒸
着法、プラズマCVD法等の方法があるが、ここでの詳し
い説明は省略する。
５を形成する。該ゲート電極材料としては多結晶シリコ
ン薄膜、あるいはモリブデンシリサイド、あるいはアル
ミニュウムやクロムなどのような金属膜、あるいはITO
やSnO2などのような透明性導電膜などを用いることがで
きる。成膜方法としては、CVD法、スパッタ法、真空蒸
着法、プラズマCVD法等の方法があるが、ここでの詳し
い説明は省略する。
続いて第１図（ｆ）に示すように、前記ゲート電極１
−５をマスクとして不純物をイオン注入し、自己整合的
にソース領域１−６およびドレイン領域１−７を形成す
る。前記不純物としては、Nchトランジスタを作製する
場合はP+あるいはAs+を用い、Pchトランジスタを作製す
る場合はB+等を用いる。不純物添加方法としては、イオ
ン注入法の他に、レーザードーピング法あるいはプラズ
マドーピング法などの方法がある。１−８で示される矢
印は不純物のイオンビームを表している。前記絶縁性非
晶質材料１−１として石英基板を用いた場合には熱拡散
法を使うことができる。不純物濃度は、１×1015から１
×1020cm-3程度とする。
−５をマスクとして不純物をイオン注入し、自己整合的
にソース領域１−６およびドレイン領域１−７を形成す
る。前記不純物としては、Nchトランジスタを作製する
場合はP+あるいはAs+を用い、Pchトランジスタを作製す
る場合はB+等を用いる。不純物添加方法としては、イオ
ン注入法の他に、レーザードーピング法あるいはプラズ
マドーピング法などの方法がある。１−８で示される矢
印は不純物のイオンビームを表している。前記絶縁性非
晶質材料１−１として石英基板を用いた場合には熱拡散
法を使うことができる。不純物濃度は、１×1015から１
×1020cm-3程度とする。
続いて第１図（ｇ）に示されるように、層間絶縁膜１
−９を積層する。該層間絶縁膜材料としては、酸化膜あ
るいは窒化膜などを用いる。絶縁性が良好ならば膜厚は
いくらでもよいが、数千Åから数μｍ程度が普通であ
る。窒化膜の形成方法としては、LPCVD法あるいはプラ
ズマCVD法などが簡単である。反応には、アンモニアガ
ス（NH3）とシランガスと窒素ガスとの混合ガス、ある
いはシランガスと窒素ガスとの混合ガスなどを用いる。
−９を積層する。該層間絶縁膜材料としては、酸化膜あ
るいは窒化膜などを用いる。絶縁性が良好ならば膜厚は
いくらでもよいが、数千Åから数μｍ程度が普通であ
る。窒化膜の形成方法としては、LPCVD法あるいはプラ
ズマCVD法などが簡単である。反応には、アンモニアガ
ス（NH3）とシランガスと窒素ガスとの混合ガス、ある
いはシランガスと窒素ガスとの混合ガスなどを用いる。
ここで、水素プラズマ法、あるいは水素イオン注入
法、あるいはプラズマ窒化膜からの水素の拡散法などの
方法で水素イオンを導入すると，ゲート酸化膜界面など
に存在するダングリングボンドなどの欠陥が不活性化さ
れる。この様な水素化工程は、層間絶縁膜１−９を積層
する前におこなってもよい。
法、あるいはプラズマ窒化膜からの水素の拡散法などの
方法で水素イオンを導入すると，ゲート酸化膜界面など
に存在するダングリングボンドなどの欠陥が不活性化さ
れる。この様な水素化工程は、層間絶縁膜１−９を積層
する前におこなってもよい。
次に第１図（ｈ）に示すように、前記層間絶縁膜及び
ゲート絶縁膜にコンタクトホールを形成し、コンタクト
電極を形成しソース電極１−10およびドレイン電極１−
11とする。該ソース電極及びドレイン電極は、アルミニ
ュウムなどの金属材料で形成する。この様にして薄膜ト
ランジスタが形成される。
ゲート絶縁膜にコンタクトホールを形成し、コンタクト
電極を形成しソース電極１−10およびドレイン電極１−
11とする。該ソース電極及びドレイン電極は、アルミニ
ュウムなどの金属材料で形成する。この様にして薄膜ト
ランジスタが形成される。
プラズマCVDによって成膜された非晶質Si膜は多い場
合は数10％の水素を含んでいる。そして、TEM観察、ラ
マン測定、Ｘ線回折測定、ESR測定、SIMS分析等の結果
より、非晶質Si膜中に含まれる水素が、固相成長を遅ら
せていることが分かった。従って、従来の固相成長法で
は、非晶質Si膜から水素が脱離するのに長時間を要し、
２μｍ以上の大粒径Si膜を成長させるためには100時間
に近い長時間アニールが必要であった。
合は数10％の水素を含んでいる。そして、TEM観察、ラ
マン測定、Ｘ線回折測定、ESR測定、SIMS分析等の結果
より、非晶質Si膜中に含まれる水素が、固相成長を遅ら
せていることが分かった。従って、従来の固相成長法で
は、非晶質Si膜から水素が脱離するのに長時間を要し、
２μｍ以上の大粒径Si膜を成長させるためには100時間
に近い長時間アニールが必要であった。
本発明においては、固相成長の前に、400℃〜500℃の
熱処理により水素を放出させて、水素含有量７×1019〜
３×1020cm-3、スピン密度２×1019〜５×1019cm-3の非
晶質Si膜を形成する。その次に、固相成長させるので、
固相成長のアニール温度が600℃程度の低温でも結晶核
発生に長時間アニールを必要とせず、潜伏時間を非常に
短くすることが可能となる。前記TEM写真で示した通
り、アニール温度が低ければ核発生密度が小さくなり、
最終的に非常に大きな結晶粒径のSi膜が得られる。従っ
て、本発明は、固相成長に要する時間を大幅に短縮させ
るばかりでなく、大粒径のSi膜を形成することに対して
極めて大きな効果がある。
熱処理により水素を放出させて、水素含有量７×1019〜
３×1020cm-3、スピン密度２×1019〜５×1019cm-3の非
晶質Si膜を形成する。その次に、固相成長させるので、
固相成長のアニール温度が600℃程度の低温でも結晶核
発生に長時間アニールを必要とせず、潜伏時間を非常に
短くすることが可能となる。前記TEM写真で示した通
り、アニール温度が低ければ核発生密度が小さくなり、
最終的に非常に大きな結晶粒径のSi膜が得られる。従っ
て、本発明は、固相成長に要する時間を大幅に短縮させ
るばかりでなく、大粒径のSi膜を形成することに対して
極めて大きな効果がある。
１〜２時間という非常に短時間で大粒径のSi膜が得ら
れるので、薄膜トランジスタを作成する場合の工程時間
の短縮化、及びスループットの向上、ひいてはコストダ
ウンに対して本発明は極めて大きな効果がある。
れるので、薄膜トランジスタを作成する場合の工程時間
の短縮化、及びスループットの向上、ひいてはコストダ
ウンに対して本発明は極めて大きな効果がある。
非晶質絶縁基板上に結晶性の優れたシリコン薄膜を作
製することが可能になったのでSOI技術の発展に大きく
寄与するものである。フォト工程数はまったく増えな
い。600℃以下の低温のプロセスでも作製が可能なの
で、価格が安くて耐熱温度が低いガラス基板をもちいる
ことができる。優れたシリコン薄膜が得られるのにかか
わらずコストアップとはならない。
製することが可能になったのでSOI技術の発展に大きく
寄与するものである。フォト工程数はまったく増えな
い。600℃以下の低温のプロセスでも作製が可能なの
で、価格が安くて耐熱温度が低いガラス基板をもちいる
ことができる。優れたシリコン薄膜が得られるのにかか
わらずコストアップとはならない。
本発明によって得られた大粒径多結晶シリコン薄膜を
用いて薄膜トランジスタを作成すると、優れた特性が得
られる。従来に比べて、薄膜トランジスタのON電流は増
大しOFF電流は小さくなる。またスレッシュホルド電圧
も小さくなりトランジスタ特性が大きく改善される。Ｎ
チャネルとＰチャネルとの特性の不釣合いさも改善され
る。
用いて薄膜トランジスタを作成すると、優れた特性が得
られる。従来に比べて、薄膜トランジスタのON電流は増
大しOFF電流は小さくなる。またスレッシュホルド電圧
も小さくなりトランジスタ特性が大きく改善される。Ｎ
チャネルとＰチャネルとの特性の不釣合いさも改善され
る。
非晶質絶縁基板上に優れた特性の薄膜トランジスタを
作製することが可能となるので、ドライバー回路を同一
基板上に集積したアクティブマトリクス基板に応用した
場合にも十分な高速動作が実現される。さらに、電源電
圧の低減、消費電流の低減、信頼性の向上に対して大き
な効果がある。また、600℃以下の低温プロセスによる
作製も可能なので、アクティブマトリクス基板の低価格
化及び大面積化に対してもその効果は大きい。
作製することが可能となるので、ドライバー回路を同一
基板上に集積したアクティブマトリクス基板に応用した
場合にも十分な高速動作が実現される。さらに、電源電
圧の低減、消費電流の低減、信頼性の向上に対して大き
な効果がある。また、600℃以下の低温プロセスによる
作製も可能なので、アクティブマトリクス基板の低価格
化及び大面積化に対してもその効果は大きい。
本発明を、光電変換素子とその走査回路を同一チップ
内に集積した密着型イメージセンサーに応用した場合に
は、読み取り速度の高速化、高解像度化、さらに階調を
とる場合に非常に大きな効果をうみだす。高解像度化が
達成されるとカラー読み取り用密着型イメージセンサー
への応用も容易となる。もちろん電源電圧の低減、消費
電流の低減、信頼性の向上に対してもその効果は大き
い。また低温プロセスによって作製することができるの
で、密着型イメージセンサーチップの長尺化が可能とな
り、一本のチップでA4サイズあるいはA3サイズの様な大
型ファクシミリ用の読み取り装置を実現できる。従っ
て、センサーチップの二本継ぎのような手数がかかり信
頼性の悪い技術を回避することができ、実装歩留りも向
上される。
内に集積した密着型イメージセンサーに応用した場合に
は、読み取り速度の高速化、高解像度化、さらに階調を
とる場合に非常に大きな効果をうみだす。高解像度化が
達成されるとカラー読み取り用密着型イメージセンサー
への応用も容易となる。もちろん電源電圧の低減、消費
電流の低減、信頼性の向上に対してもその効果は大き
い。また低温プロセスによって作製することができるの
で、密着型イメージセンサーチップの長尺化が可能とな
り、一本のチップでA4サイズあるいはA3サイズの様な大
型ファクシミリ用の読み取り装置を実現できる。従っ
て、センサーチップの二本継ぎのような手数がかかり信
頼性の悪い技術を回避することができ、実装歩留りも向
上される。
石英基板やガラス基板だけではなく、サファイア基板
（Al2O3）あるいはMgO・Al2O3,BP、CaF2等の結晶性絶縁
基板も用いることができる。
（Al2O3）あるいはMgO・Al2O3,BP、CaF2等の結晶性絶縁
基板も用いることができる。
［発明の効果］ 本願発明は上記の構成要件を具備することにより、下
記に述べる如き顕著な効果を奏することができる。
記に述べる如き顕著な効果を奏することができる。
（ａ）固相成長の前工程において、基板上に含有水素量
が７×1019〜３×1020cm-3であり、且つスピン密度が２
×1019〜５×1019cm-3である非単結晶シリコン薄膜をプ
ラズマCVD法により形成することにより、膜中には結晶
成長の妨げとなる水素が少なく、またシリコン原子同士
の結合力が弱められており、このため非単結晶シリコン
薄膜から水素を放出させるための熱処理を行うことな
く、短時間の結晶化アニールで大粒径の非単結晶シリコ
ン薄膜を形成することができる。
が７×1019〜３×1020cm-3であり、且つスピン密度が２
×1019〜５×1019cm-3である非単結晶シリコン薄膜をプ
ラズマCVD法により形成することにより、膜中には結晶
成長の妨げとなる水素が少なく、またシリコン原子同士
の結合力が弱められており、このため非単結晶シリコン
薄膜から水素を放出させるための熱処理を行うことな
く、短時間の結晶化アニールで大粒径の非単結晶シリコ
ン薄膜を形成することができる。
（ｂ）固相成長させる前の非単結晶シリコン薄膜の含有
水素量が３×1020cm-3以下であるため、固相成長工程の
前工程として水素放出工程を設けなくても、結晶化処理
時に水素の離脱による非単結晶シリコン薄膜の剥がれが
起きたり、膜にクラックがはいったり、あるいは穴があ
いたりすることがない。
水素量が３×1020cm-3以下であるため、固相成長工程の
前工程として水素放出工程を設けなくても、結晶化処理
時に水素の離脱による非単結晶シリコン薄膜の剥がれが
起きたり、膜にクラックがはいったり、あるいは穴があ
いたりすることがない。
（ｃ）非単結晶シリコン薄膜がプラズマCVD法により形
成されているため、非単結晶シリコン薄膜は不純物の含
有量が極めて少ない。
成されているため、非単結晶シリコン薄膜は不純物の含
有量が極めて少ない。
以上薄膜トランジスタを例として説明したが、バイポ
ーラトランジスタあるいはヘテロ接合バイポーラトラン
ジスタなど薄膜を利用した素子に対しても、本発明を応
用することができる。また、三次元デバイスのようなSO
I技術を利用した素子に対しても、本発明を応用するこ
とができる。
ーラトランジスタあるいはヘテロ接合バイポーラトラン
ジスタなど薄膜を利用した素子に対しても、本発明を応
用することができる。また、三次元デバイスのようなSO
I技術を利用した素子に対しても、本発明を応用するこ
とができる。
第１図（ａ）から（ｈ）は、本発明の実施例を示すTFT
の工程断面図である。 第２図は、Ｘ線回折強度の固相成長条件依存性を示す図
である。縦軸は,Siの（111）、（220）、（311）のＸ線
回折信号の積分強度の合計を示し、横軸はアニール時間
を示している。図中Taはアニール温度を示す。 第３図は、固相成長のアニール温度が600℃の場合のESR
測定によって得られたスピン密度のアニール時間依存性
を示す図である。 第４図は、固相成長のアニール温度が600℃の場合の水
素濃度のアニール時間依存性を示す図である。 １−1;絶縁性非晶質材料 １−2;非晶質Si膜 １−3;固相成長させたSi膜
の工程断面図である。 第２図は、Ｘ線回折強度の固相成長条件依存性を示す図
である。縦軸は,Siの（111）、（220）、（311）のＸ線
回折信号の積分強度の合計を示し、横軸はアニール時間
を示している。図中Taはアニール温度を示す。 第３図は、固相成長のアニール温度が600℃の場合のESR
測定によって得られたスピン密度のアニール時間依存性
を示す図である。 第４図は、固相成長のアニール温度が600℃の場合の水
素濃度のアニール時間依存性を示す図である。 １−1;絶縁性非晶質材料 １−2;非晶質Si膜 １−3;固相成長させたSi膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 27/12 Ｈ０１Ｌ 29/78 ６２７Ｇ 29/786
Claims (1)
- 【請求項１】絶縁性非晶質基板上に、プラズマCVD法に
より、電子スピン共鳴（ESR）法で測定して得られたス
ピン密度が２×1019〜５×1019cm-3であり、かつ、含有
水素量が７×1019〜３×1020cm-3である非単結晶シリコ
ン薄膜を形成する工程と、窒素ガス或いは水素ガスを含
む雰囲気中において、前記スピン密度が２×1019〜５×
1019cm-3であり、かつ、含有水素量が７×1019〜３×10
20cm-3である非単結晶シリコン薄膜を固相成長させる工
程を有することを特徴とする薄膜半導体薄膜の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21773790A JP3333187B2 (ja) | 1990-08-18 | 1990-08-18 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21773790A JP3333187B2 (ja) | 1990-08-18 | 1990-08-18 | 薄膜半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002166301A Division JP3876769B2 (ja) | 2002-06-06 | 2002-06-06 | 薄膜半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04100211A JPH04100211A (ja) | 1992-04-02 |
| JP3333187B2 true JP3333187B2 (ja) | 2002-10-07 |
Family
ID=16708965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21773790A Expired - Fee Related JP3333187B2 (ja) | 1990-08-18 | 1990-08-18 | 薄膜半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3333187B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0621459A (ja) * | 1992-07-02 | 1994-01-28 | Hitachi Ltd | アクティブマトリクス基板及びその製造方法 |
| US5985741A (en) | 1993-02-15 | 1999-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP3562588B2 (ja) | 1993-02-15 | 2004-09-08 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
| US6933182B1 (en) | 1995-04-20 | 2005-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device and manufacturing system thereof |
-
1990
- 1990-08-18 JP JP21773790A patent/JP3333187B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04100211A (ja) | 1992-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2917392B2 (ja) | 半導体装置の製造方法 | |
| JP2982792B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3178715B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3333187B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2917388B2 (ja) | 半導体装置の製造方法 | |
| JPH06301056A (ja) | 薄膜半導体装置の製造方法 | |
| JPH04152624A (ja) | 薄膜半導体装置の製造方法 | |
| JPH05275449A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP3186182B2 (ja) | 薄膜半導体装置及びその製造方法 | |
| JPH02194620A (ja) | 半導体薄膜の結晶成長方法 | |
| JP2874271B2 (ja) | 半導体装置の製造方法 | |
| JP3876769B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2794833B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH034564A (ja) | 半導体装置の製造方法 | |
| JP3387510B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH03104209A (ja) | 半導体装置の製造方法 | |
| JPH05218368A (ja) | 薄膜半導体装置 | |
| JP2867402B2 (ja) | 半導体装置の製造方法 | |
| JPH0284772A (ja) | 半導体装置の製造方法 | |
| JPH02140916A (ja) | 薄膜トランジスタの製造方法 | |
| JPH02238617A (ja) | 半導体薄膜の結晶成長方法 | |
| JPH0458564A (ja) | 薄膜半導体装置の製造方法 | |
| JP3185790B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH0272669A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPH0319340A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |