JP2794833B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP2794833B2 JP2794833B2 JP25938589A JP25938589A JP2794833B2 JP 2794833 B2 JP2794833 B2 JP 2794833B2 JP 25938589 A JP25938589 A JP 25938589A JP 25938589 A JP25938589 A JP 25938589A JP 2794833 B2 JP2794833 B2 JP 2794833B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- thin film
- sio
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、薄膜半導体装置の製造方法に関わり、特
に、絶縁ゲート型電界効果トランジスタあるいはTFT（T
hin Film Transistor）のゲート絶縁膜の形成方法に関
する。
に、絶縁ゲート型電界効果トランジスタあるいはTFT（T
hin Film Transistor）のゲート絶縁膜の形成方法に関
する。
［従来の技術］ 近年、SOI（Silicon On Insulator）あるいは、三次
元ICや、大型液晶表示パネルや、高速で高解像度の密着
型イメージセンサ等へのニーズが高まるにつれて、低温
で良質のゲート絶縁膜を形成する技術が重要となってき
た。熱酸化法は、900〜1200℃程度の高温プロセスであ
るため（１）安価なガラス基板上に素子を形成できな
い。（２）不順物の横拡散。（３）三次元ICでは下層部
の素子に悪影響（不順物の拡散など）を与える等の問題
がある。現在、CVD法や、光CVD法や、プラズマCVD法な
どでゲート酸化膜を形成する技術が検討されている。
元ICや、大型液晶表示パネルや、高速で高解像度の密着
型イメージセンサ等へのニーズが高まるにつれて、低温
で良質のゲート絶縁膜を形成する技術が重要となってき
た。熱酸化法は、900〜1200℃程度の高温プロセスであ
るため（１）安価なガラス基板上に素子を形成できな
い。（２）不順物の横拡散。（３）三次元ICでは下層部
の素子に悪影響（不順物の拡散など）を与える等の問題
がある。現在、CVD法や、光CVD法や、プラズマCVD法な
どでゲート酸化膜を形成する技術が検討されている。
［発明が解決しようとする課題］ しかしながら、従来の方法で形成した酸化膜は、ゲー
ト絶縁耐圧が低く、界面準位密度が高いというような問
題点がある。poly−Siやゲート酸化膜が圧縮応力を持つ
とき優れたTFT特性が得られるという説がある。しか
し、前記各種CVD法により形成された酸化膜は応力をほ
とんど持たない。また、放電ガスとしてO2ガスを用いた
スパッタ法では優れた膜質のSiO2膜が得られるが、成膜
速度が遅いという問題点がある。
ト絶縁耐圧が低く、界面準位密度が高いというような問
題点がある。poly−Siやゲート酸化膜が圧縮応力を持つ
とき優れたTFT特性が得られるという説がある。しか
し、前記各種CVD法により形成された酸化膜は応力をほ
とんど持たない。また、放電ガスとしてO2ガスを用いた
スパッタ法では優れた膜質のSiO2膜が得られるが、成膜
速度が遅いという問題点がある。
本発明は、この様な問題点を解決し、優れたゲート酸
化膜を形成して良好なトランジスタ特性を有する電界効
果トランジスタや薄膜トランジスタを実現することを目
的としている。
化膜を形成して良好なトランジスタ特性を有する電界効
果トランジスタや薄膜トランジスタを実現することを目
的としている。
［課題を解決するための手段］ 本発明は、基板上に形成されたシリコン薄膜と、ゲー
ト絶縁膜を介して該シリコン薄膜に対向配置されたゲー
ト電極とを有する薄膜トランジスタの製造方法におい
て、該ゲート得絶縁膜を酸素ガスを放電ガスとしてスパ
ッタ法により形成する工程と、酸素ガス及びアルゴンガ
スの混合ガスを放電ガスとしてスパッタ法により形成す
る工程とにより形成することを特徴とする。
ト絶縁膜を介して該シリコン薄膜に対向配置されたゲー
ト電極とを有する薄膜トランジスタの製造方法におい
て、該ゲート得絶縁膜を酸素ガスを放電ガスとしてスパ
ッタ法により形成する工程と、酸素ガス及びアルゴンガ
スの混合ガスを放電ガスとしてスパッタ法により形成す
る工程とにより形成することを特徴とする。
［実施例］ 第１図（ａ）に於て、１−１は非晶質絶縁基板であ
る。石英基板あるいはガラス基板などが用いられる。Si
O2で覆われたSi基板を用いることもある。石英基板ある
いはSiO2で覆われたSi基板を用いる場合は1200℃の高温
プロセスにも耐えることができるが、ガラス基板を用い
る場合は軟化温度が低いために約600℃以下の低温プロ
セスに制限される。はじめに非晶質絶縁基板１−１上に
非晶質シリコン薄膜１−２を堆積させる。該非晶質シリ
コン薄膜１−２は一様で、微小な結晶子は含まれておら
ず結晶成長の核が全く存在しないことが望ましい。堆積
方法としてはEB（Electron Beam）蒸着法やスパッタ法
やCVD法や光CVD法やプラズマCVD法がある。プラズマCVD
法は、光起電力素子や、フォトダイオードや、感光ドラ
ムなどを作製する場合によく用いられる方法である。非
晶質シリコン薄膜を堆積させるには、シランガス（Si
H4）をヘリウムガス（He）あるいは水素ガス（H2）で適
した濃度に希釈し、高周波電圧を印加して、分解堆積さ
せる。プラズマCVD法の場合は、基板温度が500℃以上で
も成膜できる。また、デポ直前に水素プラズマあるいは
アルゴンプラズマ処理を行えば、基板表面の清浄化と成
膜を連続的に行うことができる。その後、400℃〜500℃
のアニールを行い非晶質シリコン薄膜から水素を放出さ
せる。
る。石英基板あるいはガラス基板などが用いられる。Si
O2で覆われたSi基板を用いることもある。石英基板ある
いはSiO2で覆われたSi基板を用いる場合は1200℃の高温
プロセスにも耐えることができるが、ガラス基板を用い
る場合は軟化温度が低いために約600℃以下の低温プロ
セスに制限される。はじめに非晶質絶縁基板１−１上に
非晶質シリコン薄膜１−２を堆積させる。該非晶質シリ
コン薄膜１−２は一様で、微小な結晶子は含まれておら
ず結晶成長の核が全く存在しないことが望ましい。堆積
方法としてはEB（Electron Beam）蒸着法やスパッタ法
やCVD法や光CVD法やプラズマCVD法がある。プラズマCVD
法は、光起電力素子や、フォトダイオードや、感光ドラ
ムなどを作製する場合によく用いられる方法である。非
晶質シリコン薄膜を堆積させるには、シランガス（Si
H4）をヘリウムガス（He）あるいは水素ガス（H2）で適
した濃度に希釈し、高周波電圧を印加して、分解堆積さ
せる。プラズマCVD法の場合は、基板温度が500℃以上で
も成膜できる。また、デポ直前に水素プラズマあるいは
アルゴンプラズマ処理を行えば、基板表面の清浄化と成
膜を連続的に行うことができる。その後、400℃〜500℃
のアニールを行い非晶質シリコン薄膜から水素を放出さ
せる。
次に、前記シリコン薄膜１−２を固相成長させる。固
相成長方法は、石英管による炉アニールが便利である。
アニール雰囲気としては、窒素ガス、水素ガス、アルゴ
ンガス、ヘリウムガスなどを用いる。１×10-6から１×
10-18Torrの高真空雰囲気でアニールを行ってもよい。
固相成長アニール温度は500℃〜700℃とする。この様な
低温アニールでは選択的に、結晶成長の活性化エネルギ
ーの小さな結晶方位を持つ結晶粒のみが成長し、しかも
ゆっくりと大きく成長する。第１図（ｂ）において、１
−３は固相成長したシリコン薄膜を示しており、１−４
は結晶粒界を示している。
相成長方法は、石英管による炉アニールが便利である。
アニール雰囲気としては、窒素ガス、水素ガス、アルゴ
ンガス、ヘリウムガスなどを用いる。１×10-6から１×
10-18Torrの高真空雰囲気でアニールを行ってもよい。
固相成長アニール温度は500℃〜700℃とする。この様な
低温アニールでは選択的に、結晶成長の活性化エネルギ
ーの小さな結晶方位を持つ結晶粒のみが成長し、しかも
ゆっくりと大きく成長する。第１図（ｂ）において、１
−３は固相成長したシリコン薄膜を示しており、１−４
は結晶粒界を示している。
次に前記固相成長したシリコン薄膜１−３をフォトリ
ソグラフィ法によりパターニングして第１図（ｃ）に示
すように島状にする。
ソグラフィ法によりパターニングして第１図（ｃ）に示
すように島状にする。
スパッタ方式としてはプラズマをターゲット近傍に圧
縮してスパッタを行うマグネトロン方式が広く用いられ
ている。ターゲットとしてはSiを用いる。スパッタ開始
からの第１段階では、放電ガスとしてO2ガスのみを用い
優れた膜質のSiO2膜を薄く形成する。該第１層目のSiO2
膜を１−５とする。スパッタ工程の第２段階では、前記
第１層目のSiO2膜１−５が数十Å〜数百Å形成されたと
ころで、反応チャンバー内にArガスを混合し放電ガスと
してO2ガスとArガスの混合ガスを用いることによって成
膜速度を高める。この様にして第２層目のSiO2膜１−６
を形成する。反応ガスとしてO2ガス単体を用いた場合
は、反応チャンバー内の内圧や、O2ガス流量によってSi
O2の膜質を制御する。O2ガスとArガスの混合ガスの場合
は、前記内圧や前記流量のほかに、O2ガスとArガスとの
混合比を変えることによってSiO2の膜質を制御する。こ
の様な２段階スパッタ法によれば、薄膜トランジスタの
特性に大きな影響を及ぼすSi−SiO2界面近傍に緻密で表
面形状の滑らかなSiO2膜が得られ、界面近傍にSiO2が形
成された後は堆積速度を高めて膜厚を厚くする。スパッ
タ中の基板温度は、数十〜数百℃である。その後、600
℃以下の低温で熱処理してもよい。成膜されたゲート酸
化膜は、熱処理することによってより緻密で界面準位の
少ない優れた膜となる。
縮してスパッタを行うマグネトロン方式が広く用いられ
ている。ターゲットとしてはSiを用いる。スパッタ開始
からの第１段階では、放電ガスとしてO2ガスのみを用い
優れた膜質のSiO2膜を薄く形成する。該第１層目のSiO2
膜を１−５とする。スパッタ工程の第２段階では、前記
第１層目のSiO2膜１−５が数十Å〜数百Å形成されたと
ころで、反応チャンバー内にArガスを混合し放電ガスと
してO2ガスとArガスの混合ガスを用いることによって成
膜速度を高める。この様にして第２層目のSiO2膜１−６
を形成する。反応ガスとしてO2ガス単体を用いた場合
は、反応チャンバー内の内圧や、O2ガス流量によってSi
O2の膜質を制御する。O2ガスとArガスの混合ガスの場合
は、前記内圧や前記流量のほかに、O2ガスとArガスとの
混合比を変えることによってSiO2の膜質を制御する。こ
の様な２段階スパッタ法によれば、薄膜トランジスタの
特性に大きな影響を及ぼすSi−SiO2界面近傍に緻密で表
面形状の滑らかなSiO2膜が得られ、界面近傍にSiO2が形
成された後は堆積速度を高めて膜厚を厚くする。スパッ
タ中の基板温度は、数十〜数百℃である。その後、600
℃以下の低温で熱処理してもよい。成膜されたゲート酸
化膜は、熱処理することによってより緻密で界面準位の
少ない優れた膜となる。
次に第１図（ｆ）に示されるように、ゲート電極１−
７を形成する。該ゲート電極材料としては多結晶シリコ
ン薄膜、あるいはモリブデンシリサイド、あるいはアル
ミニュウムやクロムなどのような金属膜、あるいはITO
やSnO2などのような透明性導電膜などを用いることがで
きる。成膜方法としては、CVD法、スパッタ法、真空蒸
着法、等の方法があるが、ここでの詳しい説明は省略す
る。
７を形成する。該ゲート電極材料としては多結晶シリコ
ン薄膜、あるいはモリブデンシリサイド、あるいはアル
ミニュウムやクロムなどのような金属膜、あるいはITO
やSnO2などのような透明性導電膜などを用いることがで
きる。成膜方法としては、CVD法、スパッタ法、真空蒸
着法、等の方法があるが、ここでの詳しい説明は省略す
る。
続いて第１図（ｇ）に示すように、前記ゲート電極１
−７をマスクとして不純物をイオン注入し、自己整合的
にソース領域１−８およびドレイン領域１−９を形成す
る。前記不純物としては、Nchトランジスタを作製する
場合はP+あるいはAs+を用い、Pchトランジスタを作製す
る場合はB+等を用いる。不純物添加方法としては、イオ
ン注入法の他に、レーザードーピング法あるいはプラズ
マドーピング法などの方法がある。１−10で示される矢
印は不純物のイオンビームを表している。前記非晶質絶
縁基板１−１として石英基板を用いた場合には熱拡散法
を使うことができる。不純物濃度は、１×1015から１×
1020cm-3程度とする。
−７をマスクとして不純物をイオン注入し、自己整合的
にソース領域１−８およびドレイン領域１−９を形成す
る。前記不純物としては、Nchトランジスタを作製する
場合はP+あるいはAs+を用い、Pchトランジスタを作製す
る場合はB+等を用いる。不純物添加方法としては、イオ
ン注入法の他に、レーザードーピング法あるいはプラズ
マドーピング法などの方法がある。１−10で示される矢
印は不純物のイオンビームを表している。前記非晶質絶
縁基板１−１として石英基板を用いた場合には熱拡散法
を使うことができる。不純物濃度は、１×1015から１×
1020cm-3程度とする。
続いて第１図（ｈ）に示されるように、層間絶縁膜１
−11を積層する。該層間絶縁膜材料としては、酸化膜あ
るいは窒化膜などを用いる。絶縁性が良好ならば膜厚は
いくらでもよいが、数千Åから数μｍ程度が普通であ
る。窒化膜の形成方法としては、LPCVD法あるいはプラ
ズマCVD法などが簡単である。反応には、アンモニアガ
ス（NH3）とシランガスと窒素ガスとの混合ガス、ある
いはシランガスと窒素ガスとの混合ガスなどを用いる。
−11を積層する。該層間絶縁膜材料としては、酸化膜あ
るいは窒化膜などを用いる。絶縁性が良好ならば膜厚は
いくらでもよいが、数千Åから数μｍ程度が普通であ
る。窒化膜の形成方法としては、LPCVD法あるいはプラ
ズマCVD法などが簡単である。反応には、アンモニアガ
ス（NH3）とシランガスと窒素ガスとの混合ガス、ある
いはシランガスと窒素ガスとの混合ガスなどを用いる。
ここで、水素プラズマ法、あるいは水素イオン注入
法、あるいはプラズマ窒化膜からの水素の拡散法などの
方法で水素イオンを導入すると，ゲート酸化膜界面など
に存在するダングリングボンドなどの欠陥が不活性化さ
れる。この様な水素化工程は、層間絶縁膜１−10を積層
する前におこなってもよい。
法、あるいはプラズマ窒化膜からの水素の拡散法などの
方法で水素イオンを導入すると，ゲート酸化膜界面など
に存在するダングリングボンドなどの欠陥が不活性化さ
れる。この様な水素化工程は、層間絶縁膜１−10を積層
する前におこなってもよい。
次に第１図（ｉ）に示すように、前記層間絶縁膜及び
ゲート絶縁膜にコンタクトホールを形成し、コンタクト
電極を形成しソース電極１−12およびドレイン電極１−
13とする。該ソース電極及びドレイン電極は、アルミニ
ュウムなどの金属材料で形成する。この様にして薄膜ト
ランジスタが形成される。
ゲート絶縁膜にコンタクトホールを形成し、コンタクト
電極を形成しソース電極１−12およびドレイン電極１−
13とする。該ソース電極及びドレイン電極は、アルミニ
ュウムなどの金属材料で形成する。この様にして薄膜ト
ランジスタが形成される。
［発明の効果］ 従来、放電ガスがArガス単体だったので堆積されたSi
O2膜の表面状態はスパッタ圧依存性が大きく、圧力の増
大とともに表面の流れが激しかった。O2ガスを用いると
スパッタダメージが減少することが知られている。本発
明によれば、ターゲットとしてSiを用い、Si−SiO2界面
付近には放電ガスとしてO2ガス単体でスパッタされたSi
O2膜を薄く堆積させるので表面形状が非常に滑らかで熱
酸化SiO2膜と同程度の緻密なSiO2膜が界面近傍に形成さ
れる。その後はArガスを混合して堆積速度を高めてSiO2
膜を堆積させるので、優れた特性を有するゲート絶縁膜
を短時間で形成することが可能になる。
O2膜の表面状態はスパッタ圧依存性が大きく、圧力の増
大とともに表面の流れが激しかった。O2ガスを用いると
スパッタダメージが減少することが知られている。本発
明によれば、ターゲットとしてSiを用い、Si−SiO2界面
付近には放電ガスとしてO2ガス単体でスパッタされたSi
O2膜を薄く堆積させるので表面形状が非常に滑らかで熱
酸化SiO2膜と同程度の緻密なSiO2膜が界面近傍に形成さ
れる。その後はArガスを混合して堆積速度を高めてSiO2
膜を堆積させるので、優れた特性を有するゲート絶縁膜
を短時間で形成することが可能になる。
スパッタ時の内圧によりSiO2膜の膜質を制御すること
が可能であり、内圧を低くすると緻密な膜となる。
が可能であり、内圧を低くすると緻密な膜となる。
O2ガスとArガスの混合比を変えることによりSiO2膜の
組成比を制御することができる。
組成比を制御することができる。
放電ガスとしてArガスは単体を用いて堆積されたSiO2
膜の絶縁耐圧は約2MV/cmと低いのに対し、本発明のよう
にO2ガスを混合することにより絶縁耐圧を著しく向上で
き、その値は約7MV/cmとなり熱酸化SiO2膜とほぼ同程度
となる。
膜の絶縁耐圧は約2MV/cmと低いのに対し、本発明のよう
にO2ガスを混合することにより絶縁耐圧を著しく向上で
き、その値は約7MV/cmとなり熱酸化SiO2膜とほぼ同程度
となる。
O2ガスとArガスの混合ガスを用いて堆積されたSiO2膜
の比抵抗は約５×1015Ω・cmであり、熱酸化SiO2膜と同
程度の非常に優れた絶縁性を有している。
の比抵抗は約５×1015Ω・cmであり、熱酸化SiO2膜と同
程度の非常に優れた絶縁性を有している。
数十〜数百℃の基板温度で堆積可能なので、軟化温度
の低いガラス基板を用いることもできる。
の低いガラス基板を用いることもできる。
低温で熱酸化SiO2膜に近い特性を有するゲート絶縁膜
を得ることができるので、SOI技術の発展に大きく寄与
するものである。工程数はまったく増えない。600℃以
下の低温のプロセスでも作製が可能なので、価格が安く
て耐熱温度が低いガラス基板をもちいることがきる。優
れたシリコン薄膜が得られるのにかかわらずコストアッ
プとはならない。
を得ることができるので、SOI技術の発展に大きく寄与
するものである。工程数はまったく増えない。600℃以
下の低温のプロセスでも作製が可能なので、価格が安く
て耐熱温度が低いガラス基板をもちいることがきる。優
れたシリコン薄膜が得られるのにかかわらずコストアッ
プとはならない。
本発明によって得られたゲート絶縁膜と大粒径多結晶
シリコン薄膜を用いて薄膜トランジスタを作成すると、
優れた特性が得られる。従来に比べて、薄膜トランジス
タのON電流は増大OFF電流は小さくなる。またスレッシ
ュホルド電圧も小さくなりトランジスタ特性が大きく改
善される。ＮチャネルとＰチャネルとの特性の不釣合い
さも改善される。
シリコン薄膜を用いて薄膜トランジスタを作成すると、
優れた特性が得られる。従来に比べて、薄膜トランジス
タのON電流は増大OFF電流は小さくなる。またスレッシ
ュホルド電圧も小さくなりトランジスタ特性が大きく改
善される。ＮチャネルとＰチャネルとの特性の不釣合い
さも改善される。
非晶質絶縁基板上に優れた特性の薄膜トランジスタを
作製することが可能となるので、ドライバー回路を同一
基板上に集積したアクティブマトリクス基板に応用した
場合にも十分な高速動作が実現される。さらに、電源電
圧の低減、消費電流の低減、信頼性の向上に対して大き
な効果がある。また、600℃以下の低温プロセスによる
作製も可能なので、アクティブマトリクス基板の低価格
化及び大面積化に対してもその効果は大きい。
作製することが可能となるので、ドライバー回路を同一
基板上に集積したアクティブマトリクス基板に応用した
場合にも十分な高速動作が実現される。さらに、電源電
圧の低減、消費電流の低減、信頼性の向上に対して大き
な効果がある。また、600℃以下の低温プロセスによる
作製も可能なので、アクティブマトリクス基板の低価格
化及び大面積化に対してもその効果は大きい。
本発明を、光電変換素子とその走査回路を同一チップ
内に集積した密着型イメージセンサーに応用した場合に
は、読み取り速度の高速化、高解像度化、さらに階調を
とる場合に非常に大きな効果をうみだす。高解像度化が
達成されるとカラー読み取り用密着イメージセンサーへ
の応用も容易となる。もちろん電源電圧の低減、消費電
流の低減、信頼性の向上に対してもその効果は大きい。
また低温プロセスによって作製することができるので、
密着型イメージセンサーチップの長尺化が可能となり、
一本のチップでA4サイズあるいはA3サイズの様な大型フ
ァクシミリ用の読み取り装置を実現できる。従って、セ
ンサーチップの二本継ぎのような手数がかかり信頼性の
悪い技術を回避することができ、実装歩留まりも向上さ
れる。
内に集積した密着型イメージセンサーに応用した場合に
は、読み取り速度の高速化、高解像度化、さらに階調を
とる場合に非常に大きな効果をうみだす。高解像度化が
達成されるとカラー読み取り用密着イメージセンサーへ
の応用も容易となる。もちろん電源電圧の低減、消費電
流の低減、信頼性の向上に対してもその効果は大きい。
また低温プロセスによって作製することができるので、
密着型イメージセンサーチップの長尺化が可能となり、
一本のチップでA4サイズあるいはA3サイズの様な大型フ
ァクシミリ用の読み取り装置を実現できる。従って、セ
ンサーチップの二本継ぎのような手数がかかり信頼性の
悪い技術を回避することができ、実装歩留まりも向上さ
れる。
石英基板やガラス基板だけでなく、サファイア基板
（Al2O3）あるいはMgO・Al2O3,BP,CaF2等の結晶性絶縁
基板も用いることができる。
（Al2O3）あるいはMgO・Al2O3,BP,CaF2等の結晶性絶縁
基板も用いることができる。
以上実施例では薄膜トランジスタを例として説明した
が、通常のMOSトランジスタやバイポーラトランジスタ
あるいはヘテロ接合バイポーラトランジスタなど薄膜を
利用した素子に対しても、本発明を応用することができ
る。また、三次元デバイスのようなSOI技術を利用した
素子に対しても、本発明を応用することができる。
が、通常のMOSトランジスタやバイポーラトランジスタ
あるいはヘテロ接合バイポーラトランジスタなど薄膜を
利用した素子に対しても、本発明を応用することができ
る。また、三次元デバイスのようなSOI技術を利用した
素子に対しても、本発明を応用することができる。
第１図（ａ）から（ｉ）は、本発明の実施例を示す工程
断面図である。 １−3;シリコン薄膜 １−5;第１層目のSiO2膜 １−6;第２層目のSiO2膜
断面図である。 １−3;シリコン薄膜 １−5;第１層目のSiO2膜 １−6;第２層目のSiO2膜
Claims (1)
- 【請求項１】基板上に形成されたシリコン薄膜と、ゲー
ト絶縁膜を介して該シリコン薄膜に対向配置されたゲー
ト電極とを有する薄膜トランジスタの製造方法におい
て、該ゲート絶縁膜を酸素ガスを放電ガスとしてスパッ
タ法により形成する工程と、酸素ガス及びアルゴンガス
の混合ガスを放電ガスとしてスパッタ法により形成する
工程とにより形成することを特徴とする薄膜トランジス
タの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25938589A JP2794833B2 (ja) | 1989-10-04 | 1989-10-04 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25938589A JP2794833B2 (ja) | 1989-10-04 | 1989-10-04 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03120871A JPH03120871A (ja) | 1991-05-23 |
| JP2794833B2 true JP2794833B2 (ja) | 1998-09-10 |
Family
ID=17333407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25938589A Expired - Fee Related JP2794833B2 (ja) | 1989-10-04 | 1989-10-04 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2794833B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5663077A (en) | 1993-07-27 | 1997-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films |
| US5998838A (en) | 1997-03-03 | 1999-12-07 | Nec Corporation | Thin film transistor |
| US8640358B2 (en) * | 2008-12-22 | 2014-02-04 | Ima Life North America Inc. | Freeze dryer slot door actuator and method |
-
1989
- 1989-10-04 JP JP25938589A patent/JP2794833B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03120871A (ja) | 1991-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08330598A (ja) | 半導体膜の処理方法及び半導体装置の製造方法 | |
| JP2917392B2 (ja) | 半導体装置の製造方法 | |
| JP2982792B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3178715B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2505736B2 (ja) | 半導体装置の製造方法 | |
| JP3163822B2 (ja) | トランジスタ及びその製造方法 | |
| JP2917388B2 (ja) | 半導体装置の製造方法 | |
| JP2794833B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2751420B2 (ja) | 半導体装置の製造方法 | |
| JPH10189449A (ja) | 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法 | |
| JP3186182B2 (ja) | 薄膜半導体装置及びその製造方法 | |
| JPH05275449A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPH034564A (ja) | 半導体装置の製造方法 | |
| JPH0393273A (ja) | 薄膜半導体装置の製造方法 | |
| JP3333187B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH03104209A (ja) | 半導体装置の製造方法 | |
| JPS63119576A (ja) | 薄膜トランジスターの活性領域の形成方法 | |
| JP2995833B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH03241874A (ja) | 薄膜半導体装置の製造方法 | |
| JPH09181324A (ja) | 多結晶シリコン薄膜トランジスターの製造方法 | |
| JP3185790B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3387510B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH03241873A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0458564A (ja) | 薄膜半導体装置の製造方法 | |
| JP2867402B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |