JPH03241874A - 薄膜半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、薄膜半導体装置の製造方法に関わり、特に、
絶縁ゲート型電界効果トランジスタあるいはＴＦＴ（Ｔ
ｈｉｎ　　Ｆｉｌｍ　　Ｔｒａｎｓｉｓｔｏｒ）のゲー
ト絶縁膜の形成方法に関する。

［従来の技術］ 近年、　５ＯＩ（Ｓｉｌｉｃｏｎ　　Ｏｎ　　Ｉｎ５ｕ
ｌａｔｏｒ）あるいは、三次元ＩＣや、大型液晶表示パ
ネルや、高速で高解像度の密着型イメージセンサ等への
ニーズが高まるにつれて、低温で良質のゲート絶縁膜を
形成する技術が重要となってきた。熱酸化法は、９００
〜１２００℃程度の高温プロセスであるため、　（１〉
安価なガラス基板上に素子を形成できない。（２）不純
物の横拡散。（３〉三次元ＩＣでは下層部の素子に悪影
響（不純物の拡散など）を与える（４）ｐｏｌｙ−３ｉ
の熱酸化膜は絶縁耐圧が不十分で界面準位密度が大きい
等の問題がある。現在、ＣＶＤ法や、光ＣＶＤ法や、プ
ラズマＣＶＤ法などでゲート酸化膜を形成する技術が検
討されている。

［発明が解決しようとする課Ｈ］ しかしながら、従来の方法で形成した酸化膜は、ゲート
絶縁耐圧が低く、界面準位密度が高いというような問題
点がある。ｐｏｌｙ−３ｉやゲート酸化膜が圧縮応力を
持つとき優れたＴＰＴ特性が得られるという説がある。

しかし、前記各種ＣＶＤ法により形成された酸化膜は応
力をほとんど持たない、ａ−３ｉ膜を６００℃程度の低
温で固相成長させたＳｉ膜を用いてＴＰＴを作製する場
合、熱酸化膜を作製すると新たな欠陥を生成したり、絶
縁耐圧が低下したりして前記固相成長Ｓｉ膜の優れた特
徴を最大限に利用できなくなる。また、放電ガスとして
０２ガスを用いたスパッタ法では優れた膜質の５ｉ０２
膜が得られるが、成膜速度が遅いという問題点がある。

本発明は、この様な問題点を解決し、堆積速度の大きな
優れた膜質のゲート酸化膜を形成して良好なトランジス
タ特性を有する電界効果トランジスタや薄膜トランジス
タを実現することを目的としている。

［課題を解決するための手段］ 本発明の薄膜半導体装置の製造方法は、（１）絶縁基板
上に形成された絶縁ゲート型電界効果トランジス　タの
製造方法に於て、ゲート絶縁膜をスパッタ法により形成
することを特徴とする。

さらに、　（２）　前記スパッタ法は、ターゲットとし
て５ｉＯｚを用いることを特徴とする。

さらに、　（３）　前記スパッタ法は、第１段階は放電
ガスとして０２（酸素）ガスのみを用い、続いて第２段
階では放電ガスとして０２ガスとＡｒ（アルゴン）ガス
の混合ガスを用いる２段階スパッタ法であることを特徴
とする。

［実施例コ 第１図（ａ）に於て、１−１は非晶質絶縁基板である０
石英基板あるいはガラス基板などが用いられる。５ｉＯ
ｚで覆われたＳｉ基板を用いることもある０石英基板あ
るいはＳｉＯ２で１われたＳｉ基板を用いる場合は１２
００℃の高温プロセスにも耐えることができるが、ガラ
ス基板を用いる場合は軟化温度が低いために約６００℃
以下の低温プロセスに制限される。はじめに非晶質絶縁
基板１−１上に非晶質シリコン薄膜１−２を堆積させる
。該非晶質シリコン薄膜１−２は一様で、微小な結晶子
は含まれておらず結晶成長の核が全く存在しないことが
望ましい、堆積方法としてはＥＢ　（Ｅｌｅｃｔｒｏｎ
　　Ｂｅａｍ）蒸着法やスパッタ法やＣＶＤ法や光ＣＶ
Ｄ法やプラズマＣＶＤ法がある。プラズマＣＶＤ法は、
光起電力素子や、フォトダイオードや、感光ドラムなど
を作製する場合によく用いられる方法である。非晶質シ
リコン薄膜を堆積させるには、シランガス（ＳｉＨ４）
をヘリウムガス（Ｈｌ〉あるいは水素ガス（Ｈ２）で適
した温度に希釈し、高周波電圧を印加して、分解堆積さ
せる。プラズマＣＶＤ法の場合は、基板温度が５００℃
以下でも成膜できる。また、デボ直前に水素プラズマあ
るいはアルゴンプラズマ処理を行えば、基板表面の清浄
化と成膜を連続的に行うことができる。その後、４００
℃〜５００℃のアニールを行い非晶質シリコン薄膜から
水素を放出させる。

次に、前記シリコン薄膜１−２を固相成長させる。固相
成長方法は、石英管による炉アニールが便利である。ア
ニール雰囲気としては、窒素ガス、水素ガス、アルゴン
ガス、ヘリウムガスなどを用いる＊１ｘ１０−６からｌ
Ｘｌ０−”Ｔｏｒｒの高真空雰囲気でアニールを行って
もよい。固相成長アニール温度は５００℃〜７００℃と
する。この様な低温アニールでは選択的に、結晶成長の
活性化エネルギーの小さな結晶方位を持つ結晶粒のみが
成長し、しかもゆっくりと大きく成長する。第１図（ｂ
）において、１−３は固相成長したシリコン薄膜を示し
ており、１−４は結晶粒界を示している。

一方、シリコン薄膜１−２は減圧ＣＶＤ法やＭＢＥ法な
どで成膜されたｐｏｌｙ−Ｓｉ膜であってもかまわない
。

次に前記固相成長したシリコン薄膜１−３をフォトリソ
グラフィ法によりバターニングして第１図（Ｃ）に示す
ように島状にする。

次に第１図（ｄ）に示されているように、スパッタ法に
より、ゲート酸化膜１−５を形成する。

スパッタ方式としてはプラズマをターゲット近傍に圧縮
してスパッタを行うマグネトロン方式が広く用いられて
いる。ターゲットとしてはＳ　ｉ　Ｏ２を用いる。スパ
ッタ法により成膜されたＳｉＯ２膜の膜質はスパッタ時
の放電ガスに酸素を混合すると改善されることがわかっ
た。スパッタＳｉＯ２膜の絶縁耐圧の放電ガス０２分圧
依存性を第２図（ａ）に、界面準位密度の放電ガス０２
分圧依存性を同図（ｂ）に示す、ところが、成膜速度は
第３図に示すように放電ガスの０２分圧が増すと小さく
なってしまう。従って、界面付近は０２のみでスパッタ
し、続いて０２とＡｒの混合ガスでスパッタしてＳｉＯ
２膜を形成すれば優れた界面を有するゲート酸化膜を短
時間で形成することが出来る。そこで本発明では次に述
べるようにする。スパッタ開始からの第１段階では、放
電ガスとして０２ガスのみを用い、界面近傍には優れた
膜質のＳｉＯ２膜を薄く形成する。該第１層目の５ｉｎ
２膜を１−５とする。スバツタ工程の第２段階では、前
記第１層目の５ｉＱ２膜１−５が数十六〜数百人形成さ
れたところで、反応チャンバー内にＡｒガスを混合し放
電ガスとしてｏ２ガスとＡｒガスの混合ガスを用いるこ
とによって成膜速度を高める。この様にして第２層目の
ＳｉＯ２膜１−６を形成する０反応ガスとして０２ガス
単体を用いた場合は、反応チャンバー内の内圧や、０２
ガス流量によって５ｉ０２の膜質を制御する。０□ガス
とＡｒガスの混合ガスの場合は、前記内圧や前記流量の
ほかに、０２ガスとＡｒガスとの混合比を変えることに
よって５ｉｎ２の膜質を制御する。この様な２段階スパ
ッタ法によれば、薄膜トランジスタの特性に大きな影響
を及ぼす５ｉ−８ｉｎ２界面近傍に緻密で表面形状の滑
らかな５ｉ０２膜が得られ、界面近傍にＳｉＯ２が形成
された後は堆積速度を高めて膜厚を厚くする。スパッタ
中の基板温度は、数十〜数百°Ｃである。その後、６０
０’Ｃ以下の低温で熱処理してもよい。成膜されたゲー
ト酸化膜は、熱処理することによってよりｍ密で界面準
位の少ない優れた膜となる。

次に第１図（ｆ）に示されるように、ゲート電極１−７
を形成する。該ゲート電極材料としては多結晶シリコン
薄膜、あるいはモリブデンシリサイド、あるいはアルミ
ニュウムやクロムなどのような金属膜、あるいはＩＴＯ
や５ｎ０２などのような透明性導電膜などを用いること
ができる。成膜方法としては、ＣＶＤ法、スパッタ法、
真空蒸着法、等の方法があるが、ここでの詳しい説明は
省略する。

続いて第１図（ｇ）に示すように、前記ゲート電極１−
７をマスクとして不純物をイオン注入し、自己整合的に
ソース領域１−８およびドレイン領域１−９を形成する
。前記不純物としては、Ｎｃｈトランジスタを作製する
場合はＰ＋あるいはＡＳｌを用い、Ｐｃｈ）ランジスタ
を作製する場合はＢ＋等を用いる。不純物添加方法とし
ては、イオン注入法の他に、レーザードーピング法ある
いはプラズマドーピング法などの方法がある。１−１０
で示される矢印は不純物のイオンビームを表している。

前記非晶質絶縁基板１−１として石英基板を用いた場合
には熱拡散法を使うことができる。不純物濃度は、ｌ×
１０１５から１×１０２０ｃｍ　−３程度とする。

続いて第１図（ｈ）に示されるように、眉間絶縁膜１−
１１を積層する。該眉間絶縁膜材料としては、酸化膜あ
るいは窒化膜などを用いる。絶縁性が良好ならば膜厚は
いくらでもよいが、数千人から数μｍ程度が普通である
。窒化膜の形成方法としては、ＬＰＣＶＤ法あるいはプ
ラズマＣＶＤ法などが簡単である。反応には、アンモニ
アガス（ＮＨ３）とシランガスと窒素ガスとの混合ガス
、あるいはシランガスと窒素ガスとの混合ガスなどを用
いる。

ここで、水素プラズマ法、あるいは水素イオン注入法、
あるいはプラズマ窒化膜からの水素の拡散法などの方法
で水素イオンを導入すると、ゲート酸化膜界面などに存
在するダングリングボンドなどの欠陥が不活性化される
。この様な水素化工程は、眉間絶縁膜１−１０を積層す
る前におこなってもよい。

次に第１図（ｉ）に示すように、前記層間絶縁膜及びゲ
ート絶縁膜にコンタクトホールを形成し、コンタクト電
極を形成しソース電極１−工２およびドレイン電極１−
１３とする。該ソース電極及びドレイン電極は、アルミ
ニュウムなどの金属材料で形成する。この様にして薄膜
トランジスタが形成される。

［発明の効果コ 従来ゲート絶縁膜が適してぃながったために、固相成長
された良好なＳｉ膜を用いてＴＰＴを作製しても充分な
絶縁耐圧や、良好な特性が得られていなかったが、本発
明により、非常に優れた固相成長ＴＰＴを実現すること
が可能となる。

従来、放電ガスがＡｒガス単体だったので堆積された５
ｉ０２膜の表面状態はスパッタ圧依存性が大きく、圧力
の増大とともに表面の荒れが激しかった。０２ガスを用
いるとスパッタダメージが減少するが、０２ガス単体で
は堆積速度が減少し、プロセス時間が増大してしまう。

本発明によれば、ターゲットとして５ｉ０２を用い、５
ｉ−ＳｉＯ２界面付近には放電ガスとしてｏ２２ガス単
でスパッタされた５ｉ０２膜を薄く堆積させるので、表
面形状が非常に滑らかで熱酸化５ｉｎ２膜と同程度の緻
密なＳ　ｉ　Ｏ２膜が界面近傍に形成される。その後は
Ａｒガスを混合して堆積速度を高めてＳｉＯ２膜を堆積
させるので、優れた特性を有するゲート絶縁膜を短時間
で形成することが可能になる。

スパッタ時の内圧により５ｉ０２膜の膜質を制御するこ
とが可能であり、内圧を低くすると緻密な膜となる。

０２ガスとＡｒガスの混合比を変えることによりＳ　ｉ
　Ｏ２膜の組成比を制御することができる。

放電ガスとしてＡｒガス単体を用いて堆積されたＳｉＯ
２膜の絶縁耐圧は約２　Ｍ　Ｖ　／　ｃ　ｍと低いのに
対し、本発明のように０２ガスを混合することにより絶
縁耐圧を著しく向上でき、その値は約７ＭＶ　／　ｃ　
ｍとなり熱酸化ＳｉＯ２膜とほぼ同程度となる。

０２ガスとＡｒガスの混合ガスを用いて堆積されたＳｉ
Ｏｘ膜の比抵抗は約５　Ｘ　１０　”Ω・ｃｍであり、
熱酸化ＳｉＯ２膜と同程度の非常に優れた絶縁性を有し
ている。

数十〜数百°Ｃの基板温度で堆積可能なので、軟化温度
の低いガラス基板を用いることもできる。

低温で熱酸化ＳｉＯ２膜に近い特性を有するゲート絶縁
膜を得ることができるので、ＳＯＩ技術の発展に大きく
寄与するものである。工程数はまったく増えない、６０
０℃以下の低温のプロセスでも作製が可能なので、価格
が安くて耐熱温度が低いガラス基板をもちいることがで
きる。優れたシリコン薄膜が得られるのにかかわらずコ
ストアップとはならない。

本発明によって得られたゲート絶縁膜と大粒径多結晶シ
リコン薄膜を用いて薄膜トランジスタを作成すると、優
れた特性が得られる。従来に比べて、薄膜トランジスタ
のＯＮ　’Ｅ流は増大しＯＦＦ電流は小さくなる。また
スレッシュホルド電圧も小さくなりトランジスタ特性が
大きく改善される。

ＮチャネルとＰチャネルとの特性の不釣合いさも改善さ
れる。

非晶質絶縁基板上に優れた特性の薄膜トランジスタを作
製することが可能となるので、ドライバー回路を同一基
板上に集積したアクティブマトリクス基板に応用した場
合にも十分な高速動作が実現される。さらに、電源電圧
の低減、消費電流の低減、信頼性の向上に対して大きな
効果がある。

また、６００℃以下の低温プロセスによる作製も可能な
ので、アクティブマトリクス基板の低価格化及び大面積
化に対してもその効果は大きい。

本発明を、光電変換素子とその走査回路を同一チップ内
に集積した密着型イメージセンサ−に応用した場合には
、読み取り速度の高速化、高解像度化、さらに階調をと
る場合に非常に大きな効果をうみだす。高解像度化が達
成されるとカラー読み取り用密着型イメージセンサ−へ
の応用も容易となる。もちろん電源電圧の低減、消費電
流の低減、信頼性の向上に対してもその効果は大きい。

また低温プロセスによって作製することができるので、
密着型イメージセンサ−チップの長尺化が可能となり、
−本のチップでＡ４サイズあるいはＡ３サイズの様な大
型ファクシミリ用の読み取り装置を実現できる。従って
、センサーチップの二本継ぎのような手数がかかり信頼
性の悪い技術を回避することができ、実装歩留りも向上
される。

この他、高精細液晶テレビあるいは駆動回路を同一基板
上に集積したサーマルヘッドへの応用も可能となる。

石英基板やガラス基板だけではなく、サファイア基板（
Ａ　ｌ　２０３）あるいはＭｇＯ−Ａｌ２Ｏ３゜ＢＰ、
ＣａＦ、等の結晶性絶縁基板も用いることができる。

以上実施例では薄膜トランジスタを例として説明したが
、通常のＭＯＳトランジスタやバイポーラトランジスタ
あるいはへテロ接合バイポーラトランジスタなど薄膜を
利用した素子に対しても、本発明を応用することができ
る。また、三次元デバイスのようなＳＯＩ技術を利用し
た素子に対しても、本発明を応用することができる。

【図面の簡単な説明】

第１図（ａ）から（ｉ）は、本発明の実施例を示す工程
断面図である。 第２図（ａ）は、絶縁耐圧のスパッタガス０２分圧依存
性を示す図であり、第２図（ｂ）は、界面準位密度のス
パッタガス０２分圧依存性を示す図である。 第３図は、５ｉ０２堆積速度のスパッタガス０２分圧依
存性を示す図である。 −３ −５ −６ シリコン薄膜 第１層目のＳｉＯ２膜 第２層目の５ｉＣ）＋膜 以上

Claims (3)

【特許請求の範囲】
1. （１）絶縁基板上に形成された絶縁ゲート型電界効果ト
   ランジスタの製造方法に於て、ゲート絶縁膜をスパッタ
   法により形成することを特徴とする薄膜半導体装置の製
   造方法。
2. （２）前記スパッタ法は、ターゲットとしてＳｉＯ＿２
   を用いることを特徴とする請求項１記載の薄膜半導体装
   置の製造方法。
3. （３）前記スパッタ法は、第１段階は放電ガスとしてＯ
   ＿２（酸素）ガスのみを用い、続いて第２段階では放電
   ガスとしてＯ＿２ガスとＡｒ（アルゴン）ガスの混合ガ
   スを用いる２段階スパッタ法であることを特徴とする請
   求項１記載の薄膜半導体装置の製造方法。