JPH03120872A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH03120872A JPH03120872A JP25939389A JP25939389A JPH03120872A JP H03120872 A JPH03120872 A JP H03120872A JP 25939389 A JP25939389 A JP 25939389A JP 25939389 A JP25939389 A JP 25939389A JP H03120872 A JPH03120872 A JP H03120872A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- film
- annealing
- contained
- particle diameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000137 annealing Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000010409 thin film Substances 0.000 claims abstract description 12
- 239000013078 crystal Substances 0.000 claims abstract description 11
- 239000007790 solid phase Substances 0.000 claims abstract description 9
- 230000005669 field effect Effects 0.000 claims abstract description 5
- 239000012535 impurity Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 abstract description 24
- 238000000034 method Methods 0.000 abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 8
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 7
- 238000005468 ion implantation Methods 0.000 abstract description 4
- 239000010453 quartz Substances 0.000 abstract description 4
- 229910052681 coesite Inorganic materials 0.000 abstract description 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 3
- 239000000377 silicon dioxide Substances 0.000 abstract description 3
- 229910052682 stishovite Inorganic materials 0.000 abstract description 3
- 229910052905 tridymite Inorganic materials 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract 3
- 239000002245 particle Substances 0.000 abstract 3
- 239000007789 gas Substances 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 125000004437 phosphorous atom Chemical group 0.000 description 2
- 241001663154 Electron Species 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 1
- 229910001634 calcium fluoride Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 235000015067 sauces Nutrition 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体装置及びその製造方法に関する。
［従来の技術］
近年、大型で高解像度のアクティブマトリクス液晶表示
パネル、高速で高解像度の密着型イメージセンサ、３次
元ＩＣ等への実現に向けて、ガラス、石英等の絶縁性非
晶質基板や、５ｉ０２等の絶縁性非晶質層上に、高性能
な半導体素子を形成する試みがなされている。特に、大
型の液晶表示パネル等に於いては、低コストの要求を満
たすために、安価な低融点ガラス基板上に薄膜トランジ
スタ（ＴＰＴ）を形成することが必須の要求になりつつ
ある。従来は、低融点ガラス上に形成するＴＰＴの活性
層に、例えば Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ
Ｐｈｙｓｉｃｓ １１０１．６５（１０） ｐ、３９５
１（１９８９）等にみられるように、非晶質５ｉ（ａ−
３ｉ）を用いたもの、５ｏｌｉｄ ５ｔａｔｅ Ｅｌｅ
ｃｔｒｏｎｉｃｓ Ｖｏｌ、３２ （５） ｐ、３９１
（１９８９）、 ＩＥＥＥ Ｅｌｅｃｔｒｏｎ
Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ Ｖｏｌ、１０
（３）１）、１２３ （１９８９）、 ＩＥＥＥ
Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃ−
ｔｒｏｎ Ｄｅｖｉｃｅｓ、 Ｖｏｌ、３６ （３）
ｐ、 ５２９ （１９８９）等にみられるように、多結
晶Ｓｉを用いたものがある。
パネル、高速で高解像度の密着型イメージセンサ、３次
元ＩＣ等への実現に向けて、ガラス、石英等の絶縁性非
晶質基板や、５ｉ０２等の絶縁性非晶質層上に、高性能
な半導体素子を形成する試みがなされている。特に、大
型の液晶表示パネル等に於いては、低コストの要求を満
たすために、安価な低融点ガラス基板上に薄膜トランジ
スタ（ＴＰＴ）を形成することが必須の要求になりつつ
ある。従来は、低融点ガラス上に形成するＴＰＴの活性
層に、例えば Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ
Ｐｈｙｓｉｃｓ １１０１．６５（１０） ｐ、３９５
１（１９８９）等にみられるように、非晶質５ｉ（ａ−
３ｉ）を用いたもの、５ｏｌｉｄ ５ｔａｔｅ Ｅｌｅ
ｃｔｒｏｎｉｃｓ Ｖｏｌ、３２ （５） ｐ、３９１
（１９８９）、 ＩＥＥＥ Ｅｌｅｃｔｒｏｎ
Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ Ｖｏｌ、１０
（３）１）、１２３ （１９８９）、 ＩＥＥＥ
Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃ−
ｔｒｏｎ Ｄｅｖｉｃｅｓ、 Ｖｏｌ、３６ （３）
ｐ、 ５２９ （１９８９）等にみられるように、多結
晶Ｓｉを用いたものがある。
またゲート電極には上記公知例に見られるＭＯや、その
ほかＣｒ、Ａｌ、Ｔｉ、Ｐｔ、等の金属電極を用いたも
の、不純物をドープした多結晶Ｓｉを用いたもの等があ
る。
ほかＣｒ、Ａｌ、Ｔｉ、Ｐｔ、等の金属電極を用いたも
の、不純物をドープした多結晶Ｓｉを用いたもの等があ
る。
［発明が解決しようとする課Ｍ］
しかし、ＴＰＴの活性層をａ−３ｉで作製すると、ａ−
３ｉ中の電界効果移動度が小さく、またｏｆｆ時の漏洩
電流は大きく、最近開発が盛んになってきた高品位ＴＶ
（ＨＤＴＶ）への応用を考えるときわめて不十分な性
能であるという問題点があった。この点を解決するため
、ＴＰＴの活性層をａ−８ｉではなく減圧化学気相成長
法（ＬＰＣＶＤ）で成膜した多結晶Ｓｉや、ａ−３ｉを
アニールして固相成長させることにより大粒径化した多
結晶Ｓｉで作製しＴＰＴの高性能化をはかる試みがある
。このような高性能ＴＰＴを作製するには多くの場合１
０００℃以上の高温プロセスを通る。高温プロセスを通
る場合は耐熱性の低い金属電極をゲート電極に用いるこ
とはできず、通常高温度に不純物をドープした多結晶Ｓ
ｉを用いる。
３ｉ中の電界効果移動度が小さく、またｏｆｆ時の漏洩
電流は大きく、最近開発が盛んになってきた高品位ＴＶ
（ＨＤＴＶ）への応用を考えるときわめて不十分な性
能であるという問題点があった。この点を解決するため
、ＴＰＴの活性層をａ−８ｉではなく減圧化学気相成長
法（ＬＰＣＶＤ）で成膜した多結晶Ｓｉや、ａ−３ｉを
アニールして固相成長させることにより大粒径化した多
結晶Ｓｉで作製しＴＰＴの高性能化をはかる試みがある
。このような高性能ＴＰＴを作製するには多くの場合１
０００℃以上の高温プロセスを通る。高温プロセスを通
る場合は耐熱性の低い金属電極をゲート電極に用いるこ
とはできず、通常高温度に不純物をドープした多結晶Ｓ
ｉを用いる。
しかし、従来のＬＰＣＶＤ法で作製した多結晶Ｓｉでは
結晶粒径が１μｍ以下と小さく、このためゲート電極の
抵抗率を下げることが難しいという問題点があった。こ
の問題は液晶パネルを大型化する場合に非常に重大な障
害となる。本発明は以上の問題点を解決するもので、そ
の目的は大型液晶パネル等に応用するＴＰＴのゲート配
線抵抗を低減した半導体装置、及びその製造方法を提供
することにある。
結晶粒径が１μｍ以下と小さく、このためゲート電極の
抵抗率を下げることが難しいという問題点があった。こ
の問題は液晶パネルを大型化する場合に非常に重大な障
害となる。本発明は以上の問題点を解決するもので、そ
の目的は大型液晶パネル等に応用するＴＰＴのゲート配
線抵抗を低減した半導体装置、及びその製造方法を提供
することにある。
［課題を解決するための手段］
本発明の半導体装置は、電界効果トランジスタのゲート
電極中に結晶粒径が１μｍ以上の結晶粒を少なくとも含
むことを特長とする。
電極中に結晶粒径が１μｍ以上の結晶粒を少なくとも含
むことを特長とする。
本発明の半導体装置の製造方法は、基板上に不純物を含
む非晶質半導体薄膜を形成する工程と、該薄膜をパタニ
ングする工程と、該薄膜をアニルして固相成長させる工
程を少なくとも含むことを特長とする。
む非晶質半導体薄膜を形成する工程と、該薄膜をパタニ
ングする工程と、該薄膜をアニルして固相成長させる工
程を少なくとも含むことを特長とする。
［実施例］
以下、第１図をもとに本発明の半導体装置の製造方法を
通して実施例を説明する。本実施例では非晶質半導体の
例にａ−８ｉを用いて説明するが、非晶質Ｇｅ、非晶質
５ｉＧｅ等でも同様に適用できる。
通して実施例を説明する。本実施例では非晶質半導体の
例にａ−８ｉを用いて説明するが、非晶質Ｇｅ、非晶質
５ｉＧｅ等でも同様に適用できる。
まず、石英基板上１００にプラズマ化学気相成長法（Ｐ
ＣＶＤ）またはＬＰＣＶＤ法により、非晶質または多結
晶Ｓｉ薄膜を約１０００〜１５００人成膜する。このＳ
ｉ薄膜をＴＰＴのチャネル領域１０１のパタンにエツチ
ングした後、必要ならば固相成長、レーザーアニーリン
グ等の手段により大粒径化する（第１図（ａ））。次に
熱酸化またはスパッタ法等により、Ｓｉ薄膜上にゲート
絶縁膜（７）ＳｉＯ２１０２を約３ｏｏ〜５ｏｏ人形成
する。このＳｉＯ２上にＰＣＶＤ法、μ波プラズマＣＶ
Ｄ法、スパッタ法、多結晶Ｓｉ薄膜中へのＳｉイオンイ
ンプランテーション法等の手段によって、ａ−３ｉ１０
３を約３０ｏｏ〜７ｏｏｏ人成膜する（第１図（ｂ））
、 本実施例ではＰＣＶＤ法を例に取って説明する。
ＣＶＤ）またはＬＰＣＶＤ法により、非晶質または多結
晶Ｓｉ薄膜を約１０００〜１５００人成膜する。このＳ
ｉ薄膜をＴＰＴのチャネル領域１０１のパタンにエツチ
ングした後、必要ならば固相成長、レーザーアニーリン
グ等の手段により大粒径化する（第１図（ａ））。次に
熱酸化またはスパッタ法等により、Ｓｉ薄膜上にゲート
絶縁膜（７）ＳｉＯ２１０２を約３ｏｏ〜５ｏｏ人形成
する。このＳｉＯ２上にＰＣＶＤ法、μ波プラズマＣＶ
Ｄ法、スパッタ法、多結晶Ｓｉ薄膜中へのＳｉイオンイ
ンプランテーション法等の手段によって、ａ−３ｉ１０
３を約３０ｏｏ〜７ｏｏｏ人成膜する（第１図（ｂ））
、 本実施例ではＰＣＶＤ法を例に取って説明する。
ＰＣＶＤ法の成膜ガスは５ｉＨａ、Ｎ２ガスを用い、
ドーピングガスにはＰＨ３ガスを用いた。基板温度は１
８０〜２５０ ”Ｃ１内圧は０．８Ｔｏｒｒで、 １
３．５６ＭＨｚのｒｆ主電源用いた。ＰＨ３、Ｓ ｉ
Ｈ４の流量比はＰ温度が１ｘｌＯ” 〜１ｘｌＯ２ｇｃ
ｍ−’となるように設定した。ａ−３ｉ成膜後、ａ−３
ｉをゲート電極１０４の形にパタニングするく第１図（
Ｃ））。この状態の基板を４５０°Ｃで３０ｍ１ｎ、Ｎ
２でブリアニールしてａ−３ｉ中に含まれるＮ２を脱離
させる。これは、Ｎ２がａ−３ｉ中に含まれたまま固相
成長アニールを行うと、Ｎ２が抜けた部分が空孔となり
、多孔質の膜になってしまうのを防ぐ目的である。ＰＣ
ＶＤ法を用いる場合、成膜ガスにＨｅガスを用いて希釈
を行うと、ａ−３ｉ中に取り込まれる水素量を減らすこ
とができるという利点があるので望ましい。この後、固
相成長アニル工程に移る。アニール条件はＮ２ガス中、
５５０〜６５０ ”Ｃの温度で４〜７２時間である。こ
の固相成長アニールによって、ａ−３ｉは多結晶化し、
ゲート電極中のＳｉグレイン平均粒径は約１〜３μｍま
でになり、５μｍ以上の粒径をしめずグレインも多数環
れる。アニールはＮ２アニールに限ることはなく、レー
ザービームアニール、ハロゲンランプアニール等でもよ
い。このアニール工程時にはａ−３ｉ成膜時に混入させ
たＰ原子も同時に活性化される。この結果、多結晶ゲー
ト電極１０５の抵抗率は１〜３Ｘ１０−’Ω・ｃｍとな
り、通常のＬＰＣＶＤで成膜した平均粒径３０００Å以
下で粒径１μｍ以上の結晶粒を全く含まない多結晶Ｓｉ
を用いたドープトゲート電極の抵抗率 ２゜５ｘｌＯ−
’Ω・Ｃｍと比較すると、はるかに低い抵抗率が得られ
る。次に、ｎチャネルＴＰＴの場合はＰ゛イオン、ｐチ
ャネルＴＰＴの場合はＢ゛イオンゲート電極をマスクと
しでイオンインプランテーションし、ソース領域１０７
及びドレイン領域１０６を形成する。この後ソース、
ドレイン領域の活性化を目的として、９００°ＣＮ ２
アニルを施す。この活性化アニールにより、ゲート電極
１０５中のＰ原子の完全な活性化と良好なグレインバウ
ンダリの形成も同時に達成される（第１図（ｄ））。ゲ
ート電極用ａ−３ｉの成膜はμ波ブラズ７ＣＶＤ （Ｅ
ＣＲＰＣＶＤ）で成膜するのも好適である。ＥＣＲＰＣ
ＶＤで成膜したａ−３ｉは、膜中の水素含有量を減らす
ことができるので、Ｈ２脱離のためのプリアニールが省
略できルトイう利点がある。または、Ｊｏｕｒｎａｌ
ｏｆ Ｎｏｎ−Ｃｒｙｓｔａｌｌｉｎｅ ５ｏｌｉｄｓ
ｖｏｌ、１０７ ｐ、２９５ （１９８９）等にみら
れるように、遠隔プラズマＣＶＤ法を用いて基板温度３
７０ ’Ｃ以上でａ−３ｉを成膜してもよい。
ドーピングガスにはＰＨ３ガスを用いた。基板温度は１
８０〜２５０ ”Ｃ１内圧は０．８Ｔｏｒｒで、 １
３．５６ＭＨｚのｒｆ主電源用いた。ＰＨ３、Ｓ ｉ
Ｈ４の流量比はＰ温度が１ｘｌＯ” 〜１ｘｌＯ２ｇｃ
ｍ−’となるように設定した。ａ−３ｉ成膜後、ａ−３
ｉをゲート電極１０４の形にパタニングするく第１図（
Ｃ））。この状態の基板を４５０°Ｃで３０ｍ１ｎ、Ｎ
２でブリアニールしてａ−３ｉ中に含まれるＮ２を脱離
させる。これは、Ｎ２がａ−３ｉ中に含まれたまま固相
成長アニールを行うと、Ｎ２が抜けた部分が空孔となり
、多孔質の膜になってしまうのを防ぐ目的である。ＰＣ
ＶＤ法を用いる場合、成膜ガスにＨｅガスを用いて希釈
を行うと、ａ−３ｉ中に取り込まれる水素量を減らすこ
とができるという利点があるので望ましい。この後、固
相成長アニル工程に移る。アニール条件はＮ２ガス中、
５５０〜６５０ ”Ｃの温度で４〜７２時間である。こ
の固相成長アニールによって、ａ−３ｉは多結晶化し、
ゲート電極中のＳｉグレイン平均粒径は約１〜３μｍま
でになり、５μｍ以上の粒径をしめずグレインも多数環
れる。アニールはＮ２アニールに限ることはなく、レー
ザービームアニール、ハロゲンランプアニール等でもよ
い。このアニール工程時にはａ−３ｉ成膜時に混入させ
たＰ原子も同時に活性化される。この結果、多結晶ゲー
ト電極１０５の抵抗率は１〜３Ｘ１０−’Ω・ｃｍとな
り、通常のＬＰＣＶＤで成膜した平均粒径３０００Å以
下で粒径１μｍ以上の結晶粒を全く含まない多結晶Ｓｉ
を用いたドープトゲート電極の抵抗率 ２゜５ｘｌＯ−
’Ω・Ｃｍと比較すると、はるかに低い抵抗率が得られ
る。次に、ｎチャネルＴＰＴの場合はＰ゛イオン、ｐチ
ャネルＴＰＴの場合はＢ゛イオンゲート電極をマスクと
しでイオンインプランテーションし、ソース領域１０７
及びドレイン領域１０６を形成する。この後ソース、
ドレイン領域の活性化を目的として、９００°ＣＮ ２
アニルを施す。この活性化アニールにより、ゲート電極
１０５中のＰ原子の完全な活性化と良好なグレインバウ
ンダリの形成も同時に達成される（第１図（ｄ））。ゲ
ート電極用ａ−３ｉの成膜はμ波ブラズ７ＣＶＤ （Ｅ
ＣＲＰＣＶＤ）で成膜するのも好適である。ＥＣＲＰＣ
ＶＤで成膜したａ−３ｉは、膜中の水素含有量を減らす
ことができるので、Ｈ２脱離のためのプリアニールが省
略できルトイう利点がある。または、Ｊｏｕｒｎａｌ
ｏｆ Ｎｏｎ−Ｃｒｙｓｔａｌｌｉｎｅ ５ｏｌｉｄｓ
ｖｏｌ、１０７ ｐ、２９５ （１９８９）等にみら
れるように、遠隔プラズマＣＶＤ法を用いて基板温度３
７０ ’Ｃ以上でａ−３ｉを成膜してもよい。
この方法によれば、ａ−３ｉ中に含まれるＨ２をほぼ完
全にゼロにできるので、固相成長には更に好適である。
全にゼロにできるので、固相成長には更に好適である。
ついでこの上部にＬＰＣＶＤ法により、層間絶縁膜の５
１０２１０８を約８０００人成膜する（第１図（ｅ））
。層間絶縁膜には窒化Ｓｉ膜等でもよい。この段階で水
素プラズマ法、水素イオン注入法、あるいはプラズマ窒
化膜からの水素の拡散法等の方法で水素イオンを活性層
中に導入すると、ゲート絶縁膜／ Ｓ ｉ界面や結晶粒
界等に存在するダングリングボンドが終端化され、欠陥
準位密度が減る効果がある。このような水素化工程は層
間絶縁膜を積層する前に行ってもよい。
１０２１０８を約８０００人成膜する（第１図（ｅ））
。層間絶縁膜には窒化Ｓｉ膜等でもよい。この段階で水
素プラズマ法、水素イオン注入法、あるいはプラズマ窒
化膜からの水素の拡散法等の方法で水素イオンを活性層
中に導入すると、ゲート絶縁膜／ Ｓ ｉ界面や結晶粒
界等に存在するダングリングボンドが終端化され、欠陥
準位密度が減る効果がある。このような水素化工程は層
間絶縁膜を積層する前に行ってもよい。
最後にソース、 ドレインのコンタクトホールを空けて
配線材の金属膜（Ａ１等）を約８０００人スパッタ法で
成膜し、ソース電極１１０、 ドレイン電極１０９を成
膜、パタニングしてＴＰＴの完成となる（第１図（ｆ）
）。
配線材の金属膜（Ａ１等）を約８０００人スパッタ法で
成膜し、ソース電極１１０、 ドレイン電極１０９を成
膜、パタニングしてＴＰＴの完成となる（第１図（ｆ）
）。
以上説明は石英基板の様な非晶質基板を例に取って行っ
てきたが、基板はサファイア、ＣａＦ２等の結晶性基板
でももちろん良い。
てきたが、基板はサファイア、ＣａＦ２等の結晶性基板
でももちろん良い。
［発明の効果コ
本発明の半導体装置及びその製造方法によれば、従来の
ＬＰＣＶＤ法を用いた多結晶Ｓｉでは難しかったゲート
配線抵抗の低減を、きわめて簡単な工程で容易に達成で
きる。このため、アクテイヴＴＰＴ大型液晶パネルで従
来問題となっていたゲート配線抵抗を減らすことができ
、液晶パネルのＨＤＴＶ等への応用も容易となる。
ＬＰＣＶＤ法を用いた多結晶Ｓｉでは難しかったゲート
配線抵抗の低減を、きわめて簡単な工程で容易に達成で
きる。このため、アクテイヴＴＰＴ大型液晶パネルで従
来問題となっていたゲート配線抵抗を減らすことができ
、液晶パネルのＨＤＴＶ等への応用も容易となる。
また、走査回路と充電変換素子とを同一基板上に集積化
した密着型イメージセンサに本発明を応用した場合には
、読み取り速度の高速化、高解像化、高階調化に大きな
効果がある。またゲート配線の低減効果により密着型イ
メージセンサの長尺化が可能となりイメージセンサの大
型化に大きな効果がある。同様に、ＴＰＴ駆動液晶シャ
ッタアレイ、ＴＰＴ駆動サーマルヘッド等への応用もま
た可能である。また、ＴＰＴへの応用ばかりでなく、３
次元Ｓｏｌ素子等への応用も可能である。
した密着型イメージセンサに本発明を応用した場合には
、読み取り速度の高速化、高解像化、高階調化に大きな
効果がある。またゲート配線の低減効果により密着型イ
メージセンサの長尺化が可能となりイメージセンサの大
型化に大きな効果がある。同様に、ＴＰＴ駆動液晶シャ
ッタアレイ、ＴＰＴ駆動サーマルヘッド等への応用もま
た可能である。また、ＴＰＴへの応用ばかりでなく、３
次元Ｓｏｌ素子等への応用も可能である。
第１図は本発明の半導体装置の製造工程を示す図。
１００・・・・・・・・・石英基板
１０１・・・・・・・・・チャネル領域１０２・・・・
・・・・・ゲート絶縁膜１０３・・・・・・・・・ｎ４
非晶質５ｉ１０４・・・・・・・・・非晶質ゲート電極
１０５・・・・・・・・・多結晶ゲート電極１０６・・
・・・・・・・ドレイン領域１０７・・・・・・・・・
ソース領域 １０８・・・・・・・・・層間絶縁膜 １０９・・・・・・・・・ドレイン領域１１０・・・・
・・・・・ソース領域 以上
・・・・・ゲート絶縁膜１０３・・・・・・・・・ｎ４
非晶質５ｉ１０４・・・・・・・・・非晶質ゲート電極
１０５・・・・・・・・・多結晶ゲート電極１０６・・
・・・・・・・ドレイン領域１０７・・・・・・・・・
ソース領域 １０８・・・・・・・・・層間絶縁膜 １０９・・・・・・・・・ドレイン領域１１０・・・・
・・・・・ソース領域 以上
Claims (2)
- （１）電界効果トランジスタのゲート電極中に結晶粒径
が１μｍ以上の結晶粒を少なくとも含むことを特長とす
る半導体装置。 - （２）基板上に不純物を含む非晶質半導体薄膜を形成す
る工程と、該薄膜をパタニングする工程と、該薄膜をア
ニールして固相成長させる工程を少なくとも含むことを
特長とする半導体装置の製造方法。
Priority Applications (14)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25939389A JPH03120872A (ja) | 1989-10-04 | 1989-10-04 | 半導体装置及びその製造方法 |
| EP93118615A EP0608503B1 (en) | 1989-02-14 | 1990-02-12 | A semiconductor device and its manufacturing method |
| DE69033736T DE69033736T2 (de) | 1989-02-14 | 1990-02-12 | Verfahren zum Herstellen einer Halbleitervorrichtung |
| EP90102710A EP0383230B1 (en) | 1989-02-14 | 1990-02-12 | Manufacturing Method of a Semiconductor Device |
| DE69030775T DE69030775T2 (de) | 1989-02-14 | 1990-02-12 | Herstelllungsverfahren einer Halbleitervorrichtung |
| DE69032773T DE69032773T2 (de) | 1989-02-14 | 1990-02-12 | Verfahren zur Herstellung einer Halbleitervorrichtung |
| EP93118614A EP0598410B1 (en) | 1989-02-14 | 1990-02-12 | A method of manufacturing a semiconductor device |
| EP93118613A EP0598409B1 (en) | 1989-02-14 | 1990-02-12 | A method of manufacturing a semiconductor device |
| DE69030822T DE69030822T2 (de) | 1989-02-14 | 1990-02-12 | Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
| SG9601960A SG108807A1 (en) | 1989-02-14 | 1990-02-12 | A semiconductor device and its manufacturing method |
| US07/790,107 US6235563B1 (en) | 1989-02-14 | 1991-11-07 | Semiconductor device and method of manufacturing the same |
| HK98115536A HK1014293A1 (en) | 1989-02-14 | 1998-12-24 | A method of manufacturing a semiconductor device |
| US09/568,917 US6403497B1 (en) | 1989-02-14 | 2000-05-10 | Method of manufacturing semiconductor device by two stage heating of deposited noncrystalline semiconductor |
| US10/143,102 US20020132452A1 (en) | 1989-02-14 | 2002-05-09 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25939389A JPH03120872A (ja) | 1989-10-04 | 1989-10-04 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03120872A true JPH03120872A (ja) | 1991-05-23 |
Family
ID=17333512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25939389A Pending JPH03120872A (ja) | 1989-02-14 | 1989-10-04 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03120872A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002540630A (ja) * | 1999-03-27 | 2002-11-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 薄膜トランジスタ及びその製造方法 |
| JP2018142672A (ja) * | 2017-02-28 | 2018-09-13 | 国立大学法人 筑波大学 | 半導体装置とその製造方法 |
-
1989
- 1989-10-04 JP JP25939389A patent/JPH03120872A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002540630A (ja) * | 1999-03-27 | 2002-11-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 薄膜トランジスタ及びその製造方法 |
| JP2018142672A (ja) * | 2017-02-28 | 2018-09-13 | 国立大学法人 筑波大学 | 半導体装置とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07321323A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3579316B2 (ja) | 半導体装置の製造方法 | |
| JPH03292741A (ja) | 半導体装置の製造方法 | |
| JP2505736B2 (ja) | 半導体装置の製造方法 | |
| JPH08195493A (ja) | 薄膜トランジスタの製造方法 | |
| JP3163822B2 (ja) | トランジスタ及びその製造方法 | |
| JPH0422120A (ja) | 薄膜半導体装置の製造方法 | |
| JPH03289140A (ja) | 半導体装置の製造方法 | |
| JPH03120872A (ja) | 半導体装置及びその製造方法 | |
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| JPS6315468A (ja) | 薄膜トランジスタの製造方法 | |
| JPH03104209A (ja) | 半導体装置の製造方法 | |
| JPH034564A (ja) | 半導体装置の製造方法 | |
| JP2751420B2 (ja) | 半導体装置の製造方法 | |
| JPH0393273A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0888363A (ja) | 半導体装置及びその製造方法 | |
| JP2794833B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH03161977A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPH04163910A (ja) | 半導体薄膜の製造方法 | |
| JPH0613607A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JP2805830B2 (ja) | 半導体装置の製造方法 | |
| JPH03108319A (ja) | 半導体装置の製造方法 | |
| JPH03241874A (ja) | 薄膜半導体装置の製造方法 | |
| JPH03241873A (ja) | 薄膜半導体装置の製造方法 | |
| JP3133861B2 (ja) | 半導体装置の製造方法 |