JPH0422120A

JPH0422120A - 薄膜半導体装置の製造方法

Info

Publication number: JPH0422120A
Application number: JP12741090A
Authority: JP
Inventors: Masabumi Kunii; 正文国井
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1990-05-17
Filing date: 1990-05-17
Publication date: 1992-01-27
Anticipated expiration: 2016-06-25
Also published as: JP3178715B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は薄膜半導体装置に関する。

［従来の技術］近年、大型で高解像度のアクティブマトリクス液晶表示
パネル、高速で高解像度の密着型イメージセンサ、３次
元ＩＣ等への実現に向けて、ガラス、石英等の絶縁性非
晶質基板や、５ｉ０２等の絶縁性非晶質層上に、高性能
な半導体素子を形成する試みがなされている。特に、大
型の液晶表示パネル等に於いては、低コストの要求を満
たすために、安価な低融点ガラス基板上に薄膜トランジ
スタ（ＴＰＴ）を形成することが必須の要求になりつつ
ある。従来は、低融点ガラス上に形成するＴＰＴの活性
層に、例えば　Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ
Ｐｈｙｓｉｃｓ　Ｖｏｌ、８５（１０）　ｐ、３９５１
（１９Ｂ９）等にみられるように、非晶［５ｉ（ａ−５
ｉ）を用いたもの、５ｏｌｉｄ　５ｔａｔｅ　Ｅｌｅｃ
ｔｒｏｎｉｃｓ　Ｖｏｌ、３２　（５）　ｐ、３９１　
（１９８９）、ＩＥＥＥ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉ
ｃｅ　Ｌｅｔｔｅｒｓ　Ｖｏｌ、１０　（３）ｐ、１２
３　（１９８９）　　ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏ
ｎｓ　ｏｎ　Ｅｌｅｃ−ｔｒｏｎ　Ｄｅｖｉｃｅｓ、　
Ｖｏｌ、３６　（３）　ｐ、　５２９　（１９８９）等
にみられるように、多結晶Ｓｉ　（ｐｏｌｙ−ｓｉ）を
用いたものがある。

［発明が解決しようとする課題］しかし、ＴＰＴの活性層をａ−３ｉで作製すると、ａ−
３ｉ中の電界効果移動度が小さいため、最近開発が盛ん
になってきた高品位ＴＶ　（ＨＤＴＶ）への応用を考え
るときわめて不十分な性能であった。この点を解決する
ため、ＴＰＴの活性層をａ−Ｓｉではなく減圧化学気相
成長法（ＬＰＣＶＤ）で成膜した多結晶Ｓｉや、ａ−Ｓ
ｉをア二−ルして固相成長させることにより大粒径化し
たｐｏｌｙ−３ｉで作製し、ＴＦＴの高性能化をはかる
試みがある。固相成長の方法は、Ｊｏｕｒｎａｌ　ｏｆ
Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ、　ｖｏｌ、６２．　
ｎｏ、５．　ｐ、１６７５　（１９８７）。

Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ｌｅｔｔｅｒｓ　ｖ
ｏｌ、４７．　ｎｏ、１２．　ｐ、１３５０　（１９８
５）、　Ｊｏｕｒｎａｌ　ｏｆ　Ｅｌｅｃｔｒｏｃｈｅ
ｍｉｃａｌ　５ｏｃｉｅｔｙｖｏ１．１３１．　ｎｏ、
３．　ｐ、６７５　（１９８４）、　Ｊｏｕｒｎａｌ　
ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　ｖｏｌ、６３
．　ｎｏ、７．　ｐ、２２６０　（１９８Ｂ）、等に見
られるように、６００°Ｃ程度の温度で非晶質半導体薄
膜をアニールして結晶成長させる方法が一般的であった
。しかし、６００°Ｃ程度の温度で長時間アニールして
も結晶粒界に非晶質成分が残存し、良好な結晶質薄膜が
得られないという問題点があった０本発明は以上の問題
点を解決するもので、その目的は高品質の半導体薄膜を
絶縁基板上に形成し、高性能の薄膜半導体装置を提供す
ることにある。

［課題を解決するための手段］本発明の薄膜半導体装置は、薄膜半導体中の非晶質成分
が、体積比で全薄膜体積の１．２％未満であるような薄
膜半導体でその主要部を構成したことを特徴とする。

［実施例］以下、第１図をもとに固相成長アニールの方法を説明す
る。まず石英基板あるいはガラス基板等の絶縁基板１０
１上に非晶質半導体１０２を成膜する。本実施例では非
晶質半導体の例に非晶質シリコンを用いて説明するが、
非晶質Ｇｅ、非晶質５ｉＧｅでも同様に適用できる。尚
基板にはＳｉＯ２で覆われたＳｉ基板を用いることもあ
る。石英基板あるいはＳｉＯ２で覆われたＳｉ基板を用
いる場合は１２００℃の高温プロセスにも耐えることが
できるが、ガラス基板を用いる場合嘴軟化温度が低いた
めに約６００℃以下の低温プロセスに制限される。はじ
めに絶縁基板１０１上に非晶質シリコン薄膜１０２を堆
積させる（第１図−（ａ））。

該非晶質シリコン薄膜１０２は一様で、微小な結晶子は
含まれておらず結晶成長の核が全く存在しないことが望
ましい。減圧化学気相成長法（ＬＰＣＶＤ）の場合は、
デボ温度がなるべく低く、デボ速度が早い条件が適して
いる。ＬＰＣＶＤでシランガス（ＳｉＨ４）を用いる場
合は５００°Ｃ〜５６０℃程度、ジシランガス（Ｓｉ２
Ｈ６）を用いる場合は３００°Ｃ〜５００℃程度のデボ
温度で分解堆積が可能である。トリシランガス（Ｓｉ３
Ｈａ）は分解温度が更に低くなる。デボ温度を高くする
と堆積した膜が多結晶になるので、Ｓｉイオン注入によ
って一旦非晶買化する方法もある。プラズマ化学気相成
長法（ＰＣＶＤ）の場合は、基板温度が５００°Ｃ以下
でも成膜できる。本実施例ではＰＣＶＤ法を用い、成膜
ガスニは５ＩＨ４１０％、Ｈ２９０％の混合ガスを用い
た。基板温度は１５０〜２４０℃で、特に１８０℃が望
ましい。混合ガスの内圧は０．８Ｔｏｒｒ、ｒｆ　　パ
ワー＝６３ｍＷ／ｃｍ’　　ｒｆ周波数＝１３．５６Ｍ
Ｈｚを用いた。

ＰＣＶＤではデボ直前に水素プラズマあるいはアルゴン
プラズマ処理を行えば、基板表面の清浄化と成膜を連続
的に行うことができる点が有利である。光励起ＣＶＤ法
の場合も５００°Ｃ以下の低温デボ及び基板表面の清浄
化と成膜を連続的に行うことができる点で効果的である
。電子ビーム蒸着法などのような高真空蒸着法の場合は
膜がポラスであるために大気中の酸素を膜中に取り込み
易く、結晶成長の妨げとなる。このことを防ぐために、
固相成長アニール前に３００°Ｃ〜５００　’Ｃ程度の
低温熱処理を行い膜を緻密化させることが有効である。

スパッタ法の場合も高真空蒸着法の場合と同様である。

以上のようにして作製したｐｏｌｙ−３ｉ薄膜において
、薄膜を固相成長させるアニール工程を行う。固相成長
方法は、石英管による炉アニールが便利である。アニー
ル雰囲気としては、窒素ガス、水素ガス、アルゴンガス
、ヘリウムガスなどを用いる。１×１０−６からＩ　Ｘ
　１０　　”Ｔ　ｏ　ｒ　ｒの高真空雰囲気でアニール
を行ってもよい。固相成長アニール温度は、およそ５０
０℃〜６５０℃とし、６００°Ｃ程度で５〜２０時間程
のアニールが望ましい。このため固相成長アニールでは
、結晶成長の活性化エネルギーの小さな結晶方位を持つ
結晶粒のみが選択的に成長し、平均粒径約１μｍの大粒
径多結晶シリコン１０３ができる（第１図−（ｂ））。

結晶粒の中には５μｍ以上の粒径を持つものも現れる。

結晶粒径は大きいほど半導体中のキャリア移動度が増大
するので望ましい。固相成長アニール温度を６５０℃以
上にすると短時間アニールで結晶成長が飽和するが、得
られる結晶粒径は小さくなる。また、成膜直後の非晶質
シリコン薄膜１０２中に酸素、窒素、炭素等の不純物が
含まれていても固相成長で得られる結晶粒径は小さくな
る。このため、アニール温度は６００°Ｃ以下が望まし
く、非晶質シリコン１０２に含まれる酸素、窒素、炭素
等の不純物濃度は７×１０１８個／　ｃ　ｍ　３以下、
特に６×１０１８個／　ｃ　ｍ　３以下が望ましい、不
純物温度が７　Ｘ　１０１８個／ｃｍ３を越えると結晶
粒径は１μｍ程度までしか成長せず、後述する非晶質相
の体積比も２０％以下にはならないからである。

この様にして作製したｐｏｌｙ−８ｉ薄膜の結晶粒界に
は、微視的には非晶質領域１０４が残っている。第１図
−（ｂ）では、この非晶質領域１０４を誇張して描いで
ある。この粒界での非晶質領域１０４は固相成長アニー
ル時間を長くしても完全には結晶質に転移させることは
できない、この非晶質領域の体積と、結晶質領域の体積
比を求めるため、ラマン散乱スペクトルを用いて測定し
た。非晶質相に起因するラマンスペクトルの積分強度を
工、とし、結晶質相に起因するラマンスペクトルの積分
強度を工。とする、全積分強度に対する非晶質成分の相
対強度σは、 σ＝１．／（１，＋Ｉｃ）で表せる。結晶質相に対する非晶質相のラマン散乱断面
積の比をｋとすると、全体積に対する非晶質相の体積比
ρはσとｋを用いて、 ρ＝σ／（σ十ｋ（１−σ））で表せる。にの値は結晶粒径に依存し、単結晶Ｓｉに対
しては１２，５、粒径５００人の微結晶Ｓｉに対しては
１，１で、通常はこの間の値を取る。

現実には薄膜は有限の結晶粒径を持つので、非晶質相の
体積はに＝１２．５の場合よりも必ず太きくなる。

第３図に６００℃の固相成長アニール時間に対する非晶
質相の体積比ρのグラフを示す、３０１はに＝１．１の
場合のρの変化を、３０２はに＝１２．５の場合のρの
変化を示す、現実には、ρは斜線で示した領域３０３の
範囲内で変化をする。

第３図かられかるように、アニール時間の増大とともに
非晶質相が結晶質に転移して非晶質相が減少していくの
がわかる。しかし、アニール時間が７０時時間項から、
結晶成長は飽和し始め、アニール時間を増大しても、６
００　”Ｃ以下のアニール温度では、結晶質領域がすべ
て単結晶に変化したとしてもρは１．２％以下にはなら
ない。この残存する非晶質相のため、薄膜中の電界効果
移動度は結晶中に比べて著しく低下してしまう、そこで
本実施例では固相成長アニール後、即ち第１図−（ｂ）
の段階でＮ２アニールを約９００　”Ｃ以上の温度で３
０　ｍ　ｉ　ｎ、　　以上行うことにより、非晶質相を
結晶質に転移させ、結晶粒径を大きく保ったまま非晶質
相の体積をさらに減少させる。この短時間アニールはＴ
ＦＴ作成時におけるゲート酸化膜の作成工程で代替させ
ても良い、アニール方法は、Ｎ２アニールに限らずレー
ザーアニーリングでも良いし、ハロゲンランプ等による
ラビッドサーマルアニーリング（ＲＴＡ）でも良い、こ
のアニーリングプロセス後、非晶質領域１０４は結晶質
に転移し、ρは１．２％未満になる（第１図−（Ｃ））
。

ρは小さければ小さいほどよく、１０００”Ｃで３０　
ｍ　ｉ　ｎ、　　のＮ２アニールを施した場合はρは０
゜２％以下になる。

本発明を用いて作製した大粒径多結晶シリコン薄膜を、
薄膜トランジスターに応用した例を第２図にしたがって
説明する。固相成長させて得られた大粒径多結晶シリコ
ン薄膜基板を第２図（ａ）に示す。、２０１は絶縁基板
である。２ｏ２は固相成長により形成された大粒径多結
晶シリコン薄膜である。２０３は結晶粒界をしめす。次
に前記シリコン薄膜をフォトリソグラフィ法によりパタ
ニングして第２図（ｂ）に示すように島状にし、チャネ
ル領域を作製する０次に第２図（ｃ）に示されているよ
うに、ゲート絶縁膜２０４を形成する。該ゲート絶縁膜
の形成方法としてはＬＰＣＶＤ法、あるいは光励起ＣＶ
Ｄ法、あるいはプラズマＣＶＤ法、ＥＣＲプラズマＣＶ
Ｄ法、あるいは高真空蒸着法、あるいはプラズマ酸化法
、あるいは高圧酸化法などのような５００℃以下の低温
方法がある。該低温方法で成膜されたゲート絶縁膜は、
熱処理することによってより緻密で界面準位の少ない優
れた膜となる。非晶質絶縁基板２０１として石英基板を
用いる場合は、熱酸化法によることができる。該熱酸化
法にはｄｒｙ酸化法とＷｅｔ酸化法とがあるが、酸化温
度は１０００℃以上と高いが原質が優れていることがら
ｄｒｙ酸化法の方が適している。

次に第２図（ｄ）に示されるように、ゲート電極２０５
を形成する。該ゲート電極材料としてはｐｏｌｙ−８ｉ
、あるいはモリブデンシリサイド、あるいはアルミニュ
ウムやクロムなどのような金属膜、あるいはＩＴＯや５
ｎ０２などのような透明性導電膜などを用いることがで
きる。成膜方法としでは、ＣＶＤ法、スパッタ法、真空
蒸着法、等の方法があるが、ここでの詳しい説明は省略
する。ｐｏｌｙ−ｓｉをゲート電極に用いる場合には、
ドープト非晶質半導体薄膜を同相成長させて大粒径ｐｏ
ｌｙ−３ｉ薄膜を作製後、ＲＴＡを施すことにより、ゲ
ート電極の高品質化と低抵抗化を図ることができる。

続いて第２図（ｅ）に示すように、前記ゲート電極２０
５をマスクとして不純物をイオン注入し、自己整合的に
ソース領域２０６およびドレイン領域２０７を形成する
。前記不純物としては、ｎＣｈトランジスタを作製する
場合はＰ＋あるいはＡＳ＋を用い、ｐｃｈ）ランジスタ
を作製する場合はＢ十等を用いる。不純物添加方法とし
ては、イオン注入法の他に、レーザードーピング法ある
いはプラズマドニビング法などの方法がある。２０８で
示される矢印は不純物のイオンビームを表している。前
記非晶質絶縁基板２０１として石英基板を用いた場合に
はドーピングに熱拡散法を使うことができる。不純物温
度は、１×１０１５〜１×１０２°Ｃｍ−’程度とする
。

続いて第２図（ｆ）に示されるように、居間絶縁膜２０
９を積層する。該層間絶縁膜材料としては、酸化膜ある
いは窒化膜などを用いる。絶縁性が良好ならば膜厚はい
くらでもよいが、数千人から数μｍ程度が普通である。

窒化膜の形成方法としては、ＬＰＣＶＤ法あるいはプラ
ズマＣＶＤ法などが簡単である０反応には、アンモニア
ガス（ＮＨ３）とシランガスと窒素ガスとの混合ガス、
あるいはシランガスと窒素ガスとの混合ガスなどを用い
る。

次に第２図（ｇ）に示すように、前記層間絶縁膜及びゲ
ート絶縁膜にコンタクトホールを形成し、コンタクト電
極を形成しソース電極２１０およびドレイン電極２１１
とする。該ソース電極及びドレイン電極は、アルミニウ
ムなどの金属材料で形成し、ＴＰＴの完成となる。

ρが１．２％以上あったｐｏｌｙ−３ｉ薄膜でＴＦＴを
作成すると、ｎチャネルＴＰＴの電界効果移動度は４０
ｃｍ２／Ｖｓ以下だったものが、本実施例で得られたρ
が０．　２％以下の　ｐｏｌｙ−３ｉ薄膜でｎチャネル
ＴＰＴを作成すると、１５８ｃｍ２／Ｖｓの電界効果移
動度が得られた。

［発明の効果］本発明によって得られた大粒径多結晶シリコン薄膜を用
いて薄膜トランジスタを作成すると、従来に比べて薄膜
トランジスタのＯＮ電流は増大しＯＦＦ電流は小さくな
る。またスレッシホルト電圧も小さくなりトランジスタ
特性が大きく改善する。

非晶質絶縁基板上に優れた特性の薄膜トランジスタを作
製することが可能となるので、ドライバー回路を同一基
板上に集積したアクティブマトリクス基板に応用した場
合にも十分な高速動作が実現する。さらに、電源電圧の
低減、消費電流の低減、信頼性の向上に対して大きな効
果がある。また、６００　”Ｃ以下の低温プロセスによ
る作製も可能なので、アクティブマトリクス基板の低価
格化及び大面積化に対してもその効果は大きい。

本発明を、充電変換素子とその走査回路を同一チップ内
に集積した密着型イメージセンサ−に応用した場合には
、読み取り速度の高速化、高解像度化、さらに階調をと
る場合に非常に大きな効果をうみだす、高解像度化が達
成されるとカラー読み取り用密着型イメージセンサ−へ
の応用も容易となる。もちろん電源電圧の低減、消費電
流の低減、信頼性の向上に対してもその効果は大きい。

また低温プロセスによって作製することができるので、
密着型イメージセンサ−チップの長尺化が可能となり、
−本のチップでＡ４サイズあるいはＡ３サイズの様な大
型ファクシミリ用の読み取り装置を実現できる。従って
、センサーチップの二本継ぎのような工数がかかり信頼
性の低い技術を回避することができ、実装歩留りも向上
する。

石英基板やガラス基板だけではなく、サファイア基板（
Ａ１２０３）あるいはＭｇＯ・Ａｌ２Ｏ３、Ｂ　Ｐ、　
　Ｃａ　Ｆ　２等の結晶性絶縁基板も用いることができ
る。

以上薄膜トランジスタを例として説明したが、バイポー
ラトランジスタあるいはへテロ接合バイポーラトランジ
スタなど薄膜を利用した素子に対しても、本発明を応用
することができる。また、三次元デバイスのようなＳ○
工技術を利用した素子に対しても、本発明を応用するこ
とができる６

【図面の簡単な説明】

第１図は本発明の同相成長アニールの工程図。第２図は本発明の薄膜半導体装置の製造方法を薄膜トラ
ンジスタに応用した製造工程図。第３図は固相成長アニール時間に対する非晶質相の体積
比の変化を示す図。１０１．２０１・・・・・・・・・絶縁基板１０２・・
・・・・・・・非晶質半導体１０３．２０２・・・・・
・・・・大粒径多結晶シリコン１０４・・・・・・・・
・非晶質領域１０５．２０３・・・・・・・・・結晶粒界２０４・・
・・・・・・・ゲート絶縁膜２０５・・・・・・・・・
ゲート電極２０６・・・・・・・・・ソース領域２０７・・・・・・・・・ドレイン領域２０８・・・・
・・・・・イオンビーム０９・・・・・・・・・層間絶
縁膜１０・・・・・・・・・ソース電極１１・・・・・・・・・ドレイン電極０１・・・・・・・・・ｋ＝１．１の場合のρの変化０
２・・・・・・・・・ｋ＝１２．５の場合のρの変化０
３・・・・・・・・・固相成長アニールにょるρの変化
以上出願人　セイコーエプソン株式会社代理人弁理士　鈴木喜三部（弛１名）第２図（ｂ）第２図（Ｃ）第２図（ｄ）１１１１１ＬＬＬト２０゜第２図（ｅ）

Claims

【特許請求の範囲】

　薄膜半導体中の非晶質成分が、体積比で全薄膜体積の
１．２％未満であるような薄膜半導体でその主要部を構
成したことを特徴とする薄膜半導体装置。