JP3178715B2 - 薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置の製造方法Info
- Publication number
- JP3178715B2 JP3178715B2 JP12741090A JP12741090A JP3178715B2 JP 3178715 B2 JP3178715 B2 JP 3178715B2 JP 12741090 A JP12741090 A JP 12741090A JP 12741090 A JP12741090 A JP 12741090A JP 3178715 B2 JP3178715 B2 JP 3178715B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- annealing
- amorphous
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は薄膜半導体装置の製造方法に関する。
［従来の技術］ 近年、大型で高解像度のアクティブマトリクス液晶表
示パネル、高速で高解像度の密着型イメージセンサ、３
次元IC等への実現に向けて、ガラス、石英等の絶縁性非
晶質基板や、SiO2等の絶縁性非晶質層上に、高性能な半
導体素子を形成する試みがなされている。特に、大型の
液晶表示パネル等に於いては、低コストの要求を満たす
ために、安価な低融点ガラス基板上に薄膜トランジスタ
（TFT）を形成することが必須の要求になりつつある。
従来は、低融点ガラス上に形成するTFTの活性層に、例
えばJournal of Applied Physics Vol.65（10）p.3951
（1989）等にみられるように、非晶質Si（ａ−Si）を用
いたもの、Solid State Electronics Vol.32（５）p.39
1（1989）、IEEE Electron Device Letters Vol.10
（３）p.123（1989）、IEEE Transactions on Electron
Devices,Vol.36（３）p.529（1989）等にみられるよう
に、多結晶Si（poly−Si）を用いたものがある。
示パネル、高速で高解像度の密着型イメージセンサ、３
次元IC等への実現に向けて、ガラス、石英等の絶縁性非
晶質基板や、SiO2等の絶縁性非晶質層上に、高性能な半
導体素子を形成する試みがなされている。特に、大型の
液晶表示パネル等に於いては、低コストの要求を満たす
ために、安価な低融点ガラス基板上に薄膜トランジスタ
（TFT）を形成することが必須の要求になりつつある。
従来は、低融点ガラス上に形成するTFTの活性層に、例
えばJournal of Applied Physics Vol.65（10）p.3951
（1989）等にみられるように、非晶質Si（ａ−Si）を用
いたもの、Solid State Electronics Vol.32（５）p.39
1（1989）、IEEE Electron Device Letters Vol.10
（３）p.123（1989）、IEEE Transactions on Electron
Devices,Vol.36（３）p.529（1989）等にみられるよう
に、多結晶Si（poly−Si）を用いたものがある。
［発明が解決しようとする課題］ しかし、TFTの活性層をａ−Siで作製すると、ａ−Si
中の電界効果移動度が小さいため、最近開発が盛んにな
ってきた高品位TV（HDTV）への応用を考えるときわめて
不十分な性能であった。この点を解決するため、TFTの
活性層をａ−Siではなく減圧化学気相成長法（LPCVD）
で成膜した多結晶Siや、ａ−Siをアニールして固相成長
させることにより大粒径化したpoly−Siで作製し、TFT
の高性能化をはかる試みがある。固相成長の方法は、Jo
urnal of Applied Physics,vol.62,no.5,p.1675（198
7）,Applied Physics Letters vol.47,no.12,p.1350（1
985）,Journal of Electrochemical Society vol.131,n
o.3,p.675（1984）,Journal of Applied Physics vol.6
3,no.7,p.2260（1988），等に見られるように、600℃程
度の温度で非晶質半導体薄膜をアニールして結晶成長さ
せる方法が一般的であった。しかし、600℃程度の温度
で長時間アニールしても結晶粒界に非晶質成分が残存
し、良好な結晶質薄膜が得られないという問題点があっ
た。本発明は以上の問題点を解決するもので、その目的
は高品質の半導体薄膜を絶縁基板上に形成し、高性能の
薄膜半導体装置を提供することにある。
中の電界効果移動度が小さいため、最近開発が盛んにな
ってきた高品位TV（HDTV）への応用を考えるときわめて
不十分な性能であった。この点を解決するため、TFTの
活性層をａ−Siではなく減圧化学気相成長法（LPCVD）
で成膜した多結晶Siや、ａ−Siをアニールして固相成長
させることにより大粒径化したpoly−Siで作製し、TFT
の高性能化をはかる試みがある。固相成長の方法は、Jo
urnal of Applied Physics,vol.62,no.5,p.1675（198
7）,Applied Physics Letters vol.47,no.12,p.1350（1
985）,Journal of Electrochemical Society vol.131,n
o.3,p.675（1984）,Journal of Applied Physics vol.6
3,no.7,p.2260（1988），等に見られるように、600℃程
度の温度で非晶質半導体薄膜をアニールして結晶成長さ
せる方法が一般的であった。しかし、600℃程度の温度
で長時間アニールしても結晶粒界に非晶質成分が残存
し、良好な結晶質薄膜が得られないという問題点があっ
た。本発明は以上の問題点を解決するもので、その目的
は高品質の半導体薄膜を絶縁基板上に形成し、高性能の
薄膜半導体装置を提供することにある。
［課題を解決するための手段］ 本発明の薄膜半導体装置の製造方法は、基板にプラズ
マ化学気相成長法にて基板温度を150℃〜240℃で非晶質
シリコン薄膜を形成して、前記非晶質シリコン薄膜を50
0℃〜650℃で固相成長アニールして多結晶シリコン薄膜
を形成した後、前記固相成長膜中の非晶質成分が体積比
で1.2％未満となるように、N2アニールを900℃以上の温
度で30分以上行うことを特徴とする。
マ化学気相成長法にて基板温度を150℃〜240℃で非晶質
シリコン薄膜を形成して、前記非晶質シリコン薄膜を50
0℃〜650℃で固相成長アニールして多結晶シリコン薄膜
を形成した後、前記固相成長膜中の非晶質成分が体積比
で1.2％未満となるように、N2アニールを900℃以上の温
度で30分以上行うことを特徴とする。
［実施例］ 以下、第１図をもとに固相成長アニールの方法を説明
する。まず石英基板あるいはガラス基板等の絶縁基板10
1上に非晶質シリコン102を成膜する。尚基板にはSiO2で
覆われたSi基板を用いることもある。石英基板あるいは
SiO2で覆われたSi基板を用いる場合は1200℃の高温プロ
セスにも耐えることができるが、ガラス基板を用いる場
合は軟化温度が率いために約600℃以下の低温プロセス
に制限される。はじめに絶縁基板101上に非晶質シリコ
ン薄膜102を堆積させる（第１図−（ａ））。該非晶質
シリコン薄膜102は一様で、微小な結晶子は含まれてお
らず結晶成長の核が全く存在しないことが望ましい。プ
ラズマ化学気相成長法（PCVD）の場合は、基板温度が50
0℃以下でも成膜できる。本実施例では、成膜ガスにはS
iH410％、H290％の混合ガスを用いた。基板温度は150〜
240℃で、特に180℃が望ましい。混合ガスの内圧は0.8T
orr、rf パワー＝63mW/cm2、rf周波数＝13.56MHzを用
いた。
する。まず石英基板あるいはガラス基板等の絶縁基板10
1上に非晶質シリコン102を成膜する。尚基板にはSiO2で
覆われたSi基板を用いることもある。石英基板あるいは
SiO2で覆われたSi基板を用いる場合は1200℃の高温プロ
セスにも耐えることができるが、ガラス基板を用いる場
合は軟化温度が率いために約600℃以下の低温プロセス
に制限される。はじめに絶縁基板101上に非晶質シリコ
ン薄膜102を堆積させる（第１図−（ａ））。該非晶質
シリコン薄膜102は一様で、微小な結晶子は含まれてお
らず結晶成長の核が全く存在しないことが望ましい。プ
ラズマ化学気相成長法（PCVD）の場合は、基板温度が50
0℃以下でも成膜できる。本実施例では、成膜ガスにはS
iH410％、H290％の混合ガスを用いた。基板温度は150〜
240℃で、特に180℃が望ましい。混合ガスの内圧は0.8T
orr、rf パワー＝63mW/cm2、rf周波数＝13.56MHzを用
いた。
PCVDではデポ直前に水素プラズマあるいはアルゴンプ
ラズマ処理を行えば、基板表面の清浄化と成膜を連続的
に行うことができる点が有利である。
ラズマ処理を行えば、基板表面の清浄化と成膜を連続的
に行うことができる点が有利である。
次に薄膜を固相成長させるアニール工程を行う。固相
成長方法は、石英管による炉アニールが便利である。ア
ニール雰囲気としては、窒素ガス、水素ガス、アルゴン
ガス、ヘリウムガスなどを用いる。１×10-6から１×10
-10Torrの高真空雰囲気でアニールを行ってもよい。固
相成長アニール温度は、500℃〜650℃とし、600℃程度
で５〜20時間程のアニールが望ましい。このため固相成
長アニールでは、結晶成長の活性化エネルギーの小さな
結晶方位を持つ結晶粒のみが選択的に成長し、平均粒径
約１μｍの大粒径多結晶シリコン103ができる（第１図
−（ｂ））。結晶粒の中には５μｍ以上の粒径を持つも
のも現れる。結晶粒径は大きいほど半導体中のキャリア
移動度が増大するので望ましい。固相成長アニール温度
を650℃以上にすると短時間アニールと結晶成長が飽和
するが、得られる結晶粒径は小さくなる。また、成膜直
後の非晶質シリコン薄膜102中に酸素、窒素、炭素等の
不純物が含まれていても固相成長で得られる結晶粒径は
小さくなる。このため、アニール温度は600℃以下が望
ましく、非晶質シリコン102に含まれる酸素、窒素、炭
素等の不純物濃度は７×1018個/cm3以下、特に６×1018
個/cm3以下が望ましい。不純物濃度が７×1018個/cm3を
越えると結晶粒径は１μｍ程度までしか成長せず、後述
する非晶質相の体積比も20％以下にはならないからであ
る。
成長方法は、石英管による炉アニールが便利である。ア
ニール雰囲気としては、窒素ガス、水素ガス、アルゴン
ガス、ヘリウムガスなどを用いる。１×10-6から１×10
-10Torrの高真空雰囲気でアニールを行ってもよい。固
相成長アニール温度は、500℃〜650℃とし、600℃程度
で５〜20時間程のアニールが望ましい。このため固相成
長アニールでは、結晶成長の活性化エネルギーの小さな
結晶方位を持つ結晶粒のみが選択的に成長し、平均粒径
約１μｍの大粒径多結晶シリコン103ができる（第１図
−（ｂ））。結晶粒の中には５μｍ以上の粒径を持つも
のも現れる。結晶粒径は大きいほど半導体中のキャリア
移動度が増大するので望ましい。固相成長アニール温度
を650℃以上にすると短時間アニールと結晶成長が飽和
するが、得られる結晶粒径は小さくなる。また、成膜直
後の非晶質シリコン薄膜102中に酸素、窒素、炭素等の
不純物が含まれていても固相成長で得られる結晶粒径は
小さくなる。このため、アニール温度は600℃以下が望
ましく、非晶質シリコン102に含まれる酸素、窒素、炭
素等の不純物濃度は７×1018個/cm3以下、特に６×1018
個/cm3以下が望ましい。不純物濃度が７×1018個/cm3を
越えると結晶粒径は１μｍ程度までしか成長せず、後述
する非晶質相の体積比も20％以下にはならないからであ
る。
この様にして作製したpoly−Si薄膜の結晶粒界には、
微視的には非晶質領域104が残っている。第１図−
（ｂ）では、この非晶質領域104を誇張して描いてあ
る。この粒界での非晶質領域104は固相成長アニール時
間を長くしても完全には結晶質に転移させることはでき
ない。この非晶質領域の体積と、結晶質領域の体積比を
求めるため、ラマン散乱スペクトルを用いて測定した。
非晶質相に起因するラマンスペクトルの積分強度をIaと
し、結晶質相に起因するラマンスペクトルの積分強度を
Icとする。全積分強度に対する非晶質成分の相対強度σ
は、 σ＝Ia/（Ia＋Ic） で表せる。非晶質相に対する非晶質相のラマン散乱断面
積の比をｋとすると、全体積に対する非晶質相の体積比
ρはσとｋを用いて、 ρ＝σ／（σ＋ｋ（１−σ）） で表せる。ｋの値は結晶粒径に依存し、単結晶Siに対し
ては12.5、粒径500Åの微結晶Siに対しては1.1で、通常
はこの間の値を取る。現実には薄膜は有限の結晶粒径を
持つので、非晶質相の体積はｋ＝12.5の場合よりも必ず
大きくなる。
微視的には非晶質領域104が残っている。第１図−
（ｂ）では、この非晶質領域104を誇張して描いてあ
る。この粒界での非晶質領域104は固相成長アニール時
間を長くしても完全には結晶質に転移させることはでき
ない。この非晶質領域の体積と、結晶質領域の体積比を
求めるため、ラマン散乱スペクトルを用いて測定した。
非晶質相に起因するラマンスペクトルの積分強度をIaと
し、結晶質相に起因するラマンスペクトルの積分強度を
Icとする。全積分強度に対する非晶質成分の相対強度σ
は、 σ＝Ia/（Ia＋Ic） で表せる。非晶質相に対する非晶質相のラマン散乱断面
積の比をｋとすると、全体積に対する非晶質相の体積比
ρはσとｋを用いて、 ρ＝σ／（σ＋ｋ（１−σ）） で表せる。ｋの値は結晶粒径に依存し、単結晶Siに対し
ては12.5、粒径500Åの微結晶Siに対しては1.1で、通常
はこの間の値を取る。現実には薄膜は有限の結晶粒径を
持つので、非晶質相の体積はｋ＝12.5の場合よりも必ず
大きくなる。
第３図に600℃の固相成長アニール時間に対する非晶
質相の体積比ρのグラフを示す。301はｋ＝1.1の場合の
ρの変化を、302はｋ＝12.5の場合のρの変化を示す。
現実には、ρは斜線で示した領域303の範囲内で変化を
する。第３図からわかるように、アニール時間の増大と
ともに非晶質相が結晶質に転移して非晶質相が減少して
いくのがわかる。しかし、アニール時間が70時間程度か
ら、結晶成長は飽和し始め、アニール時間を増大して
も、600℃以下のアニール温度では、結晶質領域がすべ
て単結晶に変化したとしてもρは1.2％以下にはならな
い。この残存する非晶質相のため、薄膜中の電界効果移
動度は結晶中に比べて著しく低下してしまう。そこで本
実施例では固相成長アニール後、即ち第１図−（ｂ）の
段階でN2アニールを約900℃以上の温度で30min.以上行
うことにより、非晶質相を結晶質に転移させ、結晶粒径
を大きく保ったまま非晶質相の体積をさらに減少させ
る。この短時間アニールはTFT作成時におけるゲート酸
化膜の作成工程で代替させても良い。アニール方法は、
N2アニールに限らずレーザーアニーリングでも良いし、
ハロゲンランプ等によるラピッドサーマルアニーリング
（RTA）でも良い。このアニーリングプロセス後、非晶
質領域104は結晶質に転移し、ρは1.2％未満になる（第
１図−（ｃ））。ρは小さければ小さいほどよく、1000
℃で30min.のN2アニールを施した場合はρは0.2％以下
になる。
質相の体積比ρのグラフを示す。301はｋ＝1.1の場合の
ρの変化を、302はｋ＝12.5の場合のρの変化を示す。
現実には、ρは斜線で示した領域303の範囲内で変化を
する。第３図からわかるように、アニール時間の増大と
ともに非晶質相が結晶質に転移して非晶質相が減少して
いくのがわかる。しかし、アニール時間が70時間程度か
ら、結晶成長は飽和し始め、アニール時間を増大して
も、600℃以下のアニール温度では、結晶質領域がすべ
て単結晶に変化したとしてもρは1.2％以下にはならな
い。この残存する非晶質相のため、薄膜中の電界効果移
動度は結晶中に比べて著しく低下してしまう。そこで本
実施例では固相成長アニール後、即ち第１図−（ｂ）の
段階でN2アニールを約900℃以上の温度で30min.以上行
うことにより、非晶質相を結晶質に転移させ、結晶粒径
を大きく保ったまま非晶質相の体積をさらに減少させ
る。この短時間アニールはTFT作成時におけるゲート酸
化膜の作成工程で代替させても良い。アニール方法は、
N2アニールに限らずレーザーアニーリングでも良いし、
ハロゲンランプ等によるラピッドサーマルアニーリング
（RTA）でも良い。このアニーリングプロセス後、非晶
質領域104は結晶質に転移し、ρは1.2％未満になる（第
１図−（ｃ））。ρは小さければ小さいほどよく、1000
℃で30min.のN2アニールを施した場合はρは0.2％以下
になる。
本発明を用いて作製した大粒径多結晶シリコン薄膜
を、薄膜トランジスターに応用した例を第２図にしたが
って説明する。固相成長させて得られた大粒径多結晶シ
リコン薄膜基板を第２図（ａ）に示す。、201は絶縁基
板である。202は固相成長により形成された大粒径多結
晶シリコン薄膜である。203は結晶粒界をしめす。次に
前記シリコン薄膜をフォトリソグラフィ法によりパタニ
ングして第２図（ｂ）に示すように島状にし、チャネル
領域を作製する。次に第２図（ｃ）に示されているよう
に、ゲート絶縁膜204を形成する。該ゲート絶縁膜の形
成方法としてはLPCVD法、あるいは光励起CVD法、あるい
はプラズマCVD法、ECRプラズマCVD法、あるいは高真空
蒸着法、あるいはプラズマ酸化法、あるいは高圧酸化法
などのような500℃以下の低温方法がある。該低温方法
で成膜されたゲート絶縁膜は、熱処理することによって
より緻密で界面準位の少ない優れた膜となる。非晶質絶
縁基板201として石英基板を用いる場合は、熱酸化法に
よることができる。該熱酸化法にはdry酸化法とwet酸化
法とがあるが、酸化温度は1000℃以上と高いが膜質が優
れていることからdry酸化法の方が適している。
を、薄膜トランジスターに応用した例を第２図にしたが
って説明する。固相成長させて得られた大粒径多結晶シ
リコン薄膜基板を第２図（ａ）に示す。、201は絶縁基
板である。202は固相成長により形成された大粒径多結
晶シリコン薄膜である。203は結晶粒界をしめす。次に
前記シリコン薄膜をフォトリソグラフィ法によりパタニ
ングして第２図（ｂ）に示すように島状にし、チャネル
領域を作製する。次に第２図（ｃ）に示されているよう
に、ゲート絶縁膜204を形成する。該ゲート絶縁膜の形
成方法としてはLPCVD法、あるいは光励起CVD法、あるい
はプラズマCVD法、ECRプラズマCVD法、あるいは高真空
蒸着法、あるいはプラズマ酸化法、あるいは高圧酸化法
などのような500℃以下の低温方法がある。該低温方法
で成膜されたゲート絶縁膜は、熱処理することによって
より緻密で界面準位の少ない優れた膜となる。非晶質絶
縁基板201として石英基板を用いる場合は、熱酸化法に
よることができる。該熱酸化法にはdry酸化法とwet酸化
法とがあるが、酸化温度は1000℃以上と高いが膜質が優
れていることからdry酸化法の方が適している。
次に第２図（ｄ）に示されるように、ゲート電極205
を形成する。該ゲート電極材料としてはpoly−Si、ある
いはモリブデンシリサイド、あるいはアルミニュウムや
クロムなどのような金属膜、あるいはITOやSnO2などの
ような透明性導電膜などを用いることができる。成膜方
法としては、CVD法、スパッタ法、真空蒸着法、等の方
法があるが、ここでの詳しい説明は省略する。poly−Si
をゲート電極に用いる場合には、ドープト非晶質半導体
薄膜を固相成長させて大粒径poly−Si薄膜を作製後、RT
Aを施すことにより、ゲート電極の高品質化と低抵抗化
を図ることができる。
を形成する。該ゲート電極材料としてはpoly−Si、ある
いはモリブデンシリサイド、あるいはアルミニュウムや
クロムなどのような金属膜、あるいはITOやSnO2などの
ような透明性導電膜などを用いることができる。成膜方
法としては、CVD法、スパッタ法、真空蒸着法、等の方
法があるが、ここでの詳しい説明は省略する。poly−Si
をゲート電極に用いる場合には、ドープト非晶質半導体
薄膜を固相成長させて大粒径poly−Si薄膜を作製後、RT
Aを施すことにより、ゲート電極の高品質化と低抵抗化
を図ることができる。
続いて第２図（ｅ）に示すように、前記ゲート電極20
5をマスクとして不純物をイオン注入し、自己整合的に
ソース領域206およびドレイン領域207を形成する。前記
不純物としては、nchトランジスタを作製する場合はＰ
＋あるいはAs＋を用い、pchトランジスタを作製する場
合はＢ＋等を用いる。不純物添加方法としては、イオン
注入法の他に、レーザードーピング法あるいはプラズマ
ドーピング法などの方法がある。208で示される矢印は
不純物のイオンビームを表している。前記非晶質絶縁基
板201として石英基板を用いた場合にはドーピングに熱
拡散法を使うことができる。不純物濃度は、１×1015〜
１×1020cm-3程度とする。
5をマスクとして不純物をイオン注入し、自己整合的に
ソース領域206およびドレイン領域207を形成する。前記
不純物としては、nchトランジスタを作製する場合はＰ
＋あるいはAs＋を用い、pchトランジスタを作製する場
合はＢ＋等を用いる。不純物添加方法としては、イオン
注入法の他に、レーザードーピング法あるいはプラズマ
ドーピング法などの方法がある。208で示される矢印は
不純物のイオンビームを表している。前記非晶質絶縁基
板201として石英基板を用いた場合にはドーピングに熱
拡散法を使うことができる。不純物濃度は、１×1015〜
１×1020cm-3程度とする。
続いて第２図（ｆ）に示されるように、層間絶縁膜20
9を積層する。該層絶縁膜材料としては、酸化膜あるい
は窒化膜などを用いる。絶縁性が良好ならば膜厚はいく
らでもよいが、数千Åから数μｍ程度が普通である。窒
化膜の形成方法としては、LPCVD法あるいはプラズマCVD
法などが簡単である。反応には、アンモニアガス（N
H3）とシランガスと窒素ガスとの混合ガス、あるいはシ
ランガスと窒素ガスとの混合ガスなどを用いる。
9を積層する。該層絶縁膜材料としては、酸化膜あるい
は窒化膜などを用いる。絶縁性が良好ならば膜厚はいく
らでもよいが、数千Åから数μｍ程度が普通である。窒
化膜の形成方法としては、LPCVD法あるいはプラズマCVD
法などが簡単である。反応には、アンモニアガス（N
H3）とシランガスと窒素ガスとの混合ガス、あるいはシ
ランガスと窒素ガスとの混合ガスなどを用いる。
次に第２図（ｇ）に示すように、前記層間絶縁膜及び
ゲート絶縁膜にコンタクトホールを形成し、コンタクト
電極を形成しソース電極210およびドレイン電極211とす
る。該ソース電極及びドレイン電極は、アルミニウムな
どの金属材料で形成し、TFTの完成となる。
ゲート絶縁膜にコンタクトホールを形成し、コンタクト
電極を形成しソース電極210およびドレイン電極211とす
る。該ソース電極及びドレイン電極は、アルミニウムな
どの金属材料で形成し、TFTの完成となる。
ρが1.2％以上あったpoly−Si薄膜でTFTを作成する
と、ｎチャネルTFTの電界効果移動度は40cm2/Vs以下だ
ったものが、本実施例で得られたρが0.2％以下のpoly
−Si薄膜でｎチャネルTFTを作成すると、158cm2/Vsの電
界効果移動度が得られた。
と、ｎチャネルTFTの電界効果移動度は40cm2/Vs以下だ
ったものが、本実施例で得られたρが0.2％以下のpoly
−Si薄膜でｎチャネルTFTを作成すると、158cm2/Vsの電
界効果移動度が得られた。
［発明の効果］ 本発明によって得られた大粒径多結晶シリコン薄膜を
用いて薄膜トランジスタを作成すると、従来に比べて薄
膜トランジスタのON電流は増大しOFF電流は小さくな
る。またスレッシホルド電圧も小さくなりトランジスタ
特性が大きく改善する。
用いて薄膜トランジスタを作成すると、従来に比べて薄
膜トランジスタのON電流は増大しOFF電流は小さくな
る。またスレッシホルド電圧も小さくなりトランジスタ
特性が大きく改善する。
非晶質絶縁基板上に優れた特性の薄膜トランジスタを
作製することが可能となるので、ドライバー回路を同一
基板上に積層したアクティブマトリクス基板に応用した
場合にも十分な高速動作が実現する。さらに、電源電圧
の低減、消費電流の低減、信頼性の向上に対して大きな
効果がある。また、600℃以下の低温プロセスによる作
製も可能なので、アクティブマトリクス基板の低価格化
及び大面積化に対してもその効果は大きい。
作製することが可能となるので、ドライバー回路を同一
基板上に積層したアクティブマトリクス基板に応用した
場合にも十分な高速動作が実現する。さらに、電源電圧
の低減、消費電流の低減、信頼性の向上に対して大きな
効果がある。また、600℃以下の低温プロセスによる作
製も可能なので、アクティブマトリクス基板の低価格化
及び大面積化に対してもその効果は大きい。
本発明を、光電変換素子とその走査回路を同一チップ
内に集積した密着型イメージセンサーに応用した場合に
は、読み取り速度の高速化、高解像度化、さらに階調を
とる場合に非常に大きな効果をうみだす。高解像度化が
達成されるとカラー読み取り用密着型イメージセンサー
への応用も容易となる。もちろん電源電圧の低減、消費
電流の低減、信頼性の向上に対してもそと効果は大き
い。また低温プロセスによって作製することができるの
で、密着型イメージセンサーチップの長尺化が可能とな
り、一本のチップでA4サイズあるいはA3サイズの様な大
型ファクシミリ用の読み取り装置を実現できる。従っ
て、センサーチップの二本継ぎのような工数がかかり信
頼性の低い技術を回避することができ、実装歩留りも向
上する。
内に集積した密着型イメージセンサーに応用した場合に
は、読み取り速度の高速化、高解像度化、さらに階調を
とる場合に非常に大きな効果をうみだす。高解像度化が
達成されるとカラー読み取り用密着型イメージセンサー
への応用も容易となる。もちろん電源電圧の低減、消費
電流の低減、信頼性の向上に対してもそと効果は大き
い。また低温プロセスによって作製することができるの
で、密着型イメージセンサーチップの長尺化が可能とな
り、一本のチップでA4サイズあるいはA3サイズの様な大
型ファクシミリ用の読み取り装置を実現できる。従っ
て、センサーチップの二本継ぎのような工数がかかり信
頼性の低い技術を回避することができ、実装歩留りも向
上する。
石英基板やガラス基板だけではなく、サファイア基板
（Al2O3）あるいはMgO・Al2O3、BP、CaF2等の結晶性絶
縁基板も用いることができる。
（Al2O3）あるいはMgO・Al2O3、BP、CaF2等の結晶性絶
縁基板も用いることができる。
以上薄膜トランジスタを例として説明したが、バイポ
ーラトランジスタあるいはヘテロ接合バイポーラトラン
ジスタなど薄膜を利用した素子に対しても、本発明を応
用することができる。また、三次元デバイスのようなSO
I技術を利用した素子に対しても、本発明を応用するこ
とができる。
ーラトランジスタあるいはヘテロ接合バイポーラトラン
ジスタなど薄膜を利用した素子に対しても、本発明を応
用することができる。また、三次元デバイスのようなSO
I技術を利用した素子に対しても、本発明を応用するこ
とができる。
第１図は本発明の固相成長アニールの工程図。 第２図は本発明の薄膜半導体装置の製造方法を薄膜トラ
ンジスタに応用した製造工程図。 第３図は固相成長アニール時間に対する非晶質相の体積
比の変化を示す図。 101、201……絶縁基板 102……非晶質半導体 103、202……大粒径多結晶シリコン 104……非晶質領域 105、203……結晶粒界 204……ゲート絶縁膜 205……ゲート電極 206……ソース領域 207……ドレイン領域 208……イオンビーム 209……層間絶縁膜 210……ソース電極 211……ドレイン電極 301……ｋ＝1.1の場合のρの変化 302……ｋ＝12.5の場合のρの変化 303……固相成長アニールによるρの変化領域
ンジスタに応用した製造工程図。 第３図は固相成長アニール時間に対する非晶質相の体積
比の変化を示す図。 101、201……絶縁基板 102……非晶質半導体 103、202……大粒径多結晶シリコン 104……非晶質領域 105、203……結晶粒界 204……ゲート絶縁膜 205……ゲート電極 206……ソース領域 207……ドレイン領域 208……イオンビーム 209……層間絶縁膜 210……ソース電極 211……ドレイン電極 301……ｋ＝1.1の場合のρの変化 302……ｋ＝12.5の場合のρの変化 303……固相成長アニールによるρの変化領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/786
Claims (1)
- 【請求項１】基板にプラズマ化学気相成長法にて基板温
度を150℃〜240℃で非晶質シリコン薄膜を形成して、前
記非晶質シリコン薄膜を500℃〜650℃で固相成長アニー
ルして多結晶シリコン薄膜を形成した後、前記固相成長
膜中の非晶質成分が体積比で1.2％未満となるように、N
2アニールを900℃以上の温度で30分以上行うことを特徴
とする薄膜半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12741090A JP3178715B2 (ja) | 1990-05-17 | 1990-05-17 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12741090A JP3178715B2 (ja) | 1990-05-17 | 1990-05-17 | 薄膜半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001007654A Division JP2001237433A (ja) | 2001-01-16 | 2001-01-16 | 薄膜半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0422120A JPH0422120A (ja) | 1992-01-27 |
| JP3178715B2 true JP3178715B2 (ja) | 2001-06-25 |
Family
ID=14959287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12741090A Expired - Fee Related JP3178715B2 (ja) | 1990-05-17 | 1990-05-17 | 薄膜半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3178715B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6413805B1 (en) | 1993-03-12 | 2002-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device forming method |
| US6875628B1 (en) | 1993-05-26 | 2005-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method of the same |
| US6730549B1 (en) | 1993-06-25 | 2004-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
| TW264575B (ja) | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
| JP3221473B2 (ja) | 1994-02-03 | 2001-10-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6326248B1 (en) | 1994-06-02 | 2001-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating semiconductor device |
| JP3621151B2 (ja) | 1994-06-02 | 2005-02-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW406861U (en) | 1994-07-28 | 2000-09-21 | Semiconductor Energy Lab | Laser processing system |
| US6933182B1 (en) | 1995-04-20 | 2005-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device and manufacturing system thereof |
| WO2012127769A1 (ja) | 2011-03-22 | 2012-09-27 | パナソニック株式会社 | 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板 |
| JP7360180B2 (ja) * | 2017-02-28 | 2023-10-12 | 国立大学法人 筑波大学 | 半導体装置とその製造方法 |
| JP6985711B2 (ja) * | 2017-02-28 | 2021-12-22 | 国立大学法人 筑波大学 | 半導体装置の製造方法 |
-
1990
- 1990-05-17 JP JP12741090A patent/JP3178715B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0422120A (ja) | 1992-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3178715B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2917392B2 (ja) | 半導体装置の製造方法 | |
| JP3163822B2 (ja) | トランジスタ及びその製造方法 | |
| JP2917388B2 (ja) | 半導体装置の製造方法 | |
| JP3362467B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH06301056A (ja) | 薄膜半導体装置の製造方法 | |
| JP3186182B2 (ja) | 薄膜半導体装置及びその製造方法 | |
| JPH05275449A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP2751420B2 (ja) | 半導体装置の製造方法 | |
| JP3307021B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH034564A (ja) | 半導体装置の製造方法 | |
| JPH06112222A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP2874271B2 (ja) | 半導体装置の製造方法 | |
| JPH03104209A (ja) | 半導体装置の製造方法 | |
| JP2794833B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3333187B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH0393273A (ja) | 薄膜半導体装置の製造方法 | |
| JP2995833B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3185790B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2001237433A (ja) | 薄膜半導体装置の製造方法 | |
| JP2003115498A (ja) | 薄膜半導体装置の製造方法及びアクティブマトリクス型液晶表示装置の製造方法 | |
| JP3387510B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0458564A (ja) | 薄膜半導体装置の製造方法 | |
| JP3185789B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2988483B1 (ja) | 薄膜半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080413 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |