JPH05275449A - 薄膜半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 フォト工程を増やすことなく薄膜トランジス
タのリーク電流を低減することを目的とする。 【構成】 コンタクトホールを開けてからイオン注入す
ることによってソース、ドレイン領域を形成する。この
時、ゲート電極端とコンタクトホール端との距離を１μ
ｍ以上３μｍ以下とすることによって、オフセットゲー
ト構造を形成する。 【効果】 ＳｉＯ₂膜を通さずにイオン注入するのでノ
ックオン効果が防止され、酸素原子あるいは窒素原子が
ソース、ドレイン領域へ押し出されなくなる。その結
果、欠陥密度が低減されリーク電流が従来に比べて低減
する。また、簡単な工程でオフセットゲート構造が形成
される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、石英基板あるいはガラ
ス基板のような絶縁性非晶質材料上にオフ電流の極めて
少ない薄膜半導体装置の製造方法に関する。

【０００２】

【従来の技術】従来の絶縁ゲート型薄膜トランジスタの
ソース領域およびドレイン領域形成方法を図５に示す。
第１の半導体層５−１、ゲート絶縁膜５−２の上にゲー
ト電極５−３を形成した後、該ゲート電極５−３をマス
クとしてドナー型あるいはアクセプター型の不純物元素
をイオン注入することによってソース領域５−４および
ドレイン領域５−５を形成していた。つまり、不純物元
素は前記ゲート絶縁膜５−２を通して第１の半導体層に
注入されていたことになる。なお、５−６の矢印は不純
物のイオンビームを示している。

【０００３】また、ＬＤＤ（Ｌｉｇｈｔｌｙ ｄｏｐｅ
ｄ ｄｒａｉｎ）のようなオフセットゲート構造を形成
するには、異方性エッチングを利用してゲート電極側壁
を設けるなどの複雑な工程が必要であった。

【０００４】

【発明が解決しようとする課題】しかしながら上記のよ
うな従来の方法によれば、ゲート絶縁膜を構成している
元素、例えば酸素（Ｏ）あるいは窒素（Ｎ）等がノック
オン効果によって入射イオンと共にソース領域及びドレ
イン領域まで導入されてしまう。｛イオンインプランテ
ーション、昭晃堂｝ そして、ソース領域及びドレイン
領域に取り込まれた酸素や窒素は格子間原子等のような
欠陥準位を形成する。この欠陥準位は薄膜トランジスタ
のリーク電流増大の要因となる。｛Ｅｘｔｅｎｄｅｄ
Ａｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ ２２ｔｈ Ｃｏｎ
ｆｅｒｅｎｃｅ ｏｎ ＳｏｌｉｄＳｔａｔｅ Ｄｅｖ
ｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ，Ｓｅｎｄａ
ｉ，１９９０，ｐｐ．１３５ー１３７｝本発明は、以上
述べたようなリーク電流増大の主要因となる欠陥準位の
発生を防止すると同時に、簡単な工程でオフセットゲー
ト構造をつくり込むことによって、きわめてリーク電流
の低い優れた薄膜トランジスタを実現することを目的と
している。

【０００５】

【課題を解決するための手段】本発明は、絶縁性非晶質
材料上に形成されたソース、ドレイン領域を有する絶縁
ゲート型薄膜半導体装置の製造方法に於て、［ａ］ 絶
縁性非晶質材料上に第１の半導体層を形成し、該半導体
層上にゲート絶縁膜を成膜する工程、［ｂ］ 前記ゲー
ト絶縁膜上にゲート電極を形成する工程、［ｃ］ 層間
絶縁膜を積層する工程、［ｄ］ 前記第１の半導体層と
のコンタクトを形成するために、フォト工程により、前
記層間絶縁膜およびゲート絶縁膜にコンタクトホールを
形成する工程、［ｅ］ 前記第１の半導体層にリン
（Ｐ）、ヒ素（Ａｓ）等のドナー型不純物、あるいはボ
ロン（Ｂ）等のアクセプター型の不純物をイオン注入す
ることにより、ソース領域、およびドレイン領域を形成
する工程を少なくとも有することを特徴とする。

【０００６】また、ゲート電極パターン端とコンタクト
ホールパターン端との距離Ｌは、１．５μｍ以上および
３μｍ以下であることを特徴とする。

【０００７】

【実施例】本発明のイオン注入方法を用いて薄膜トラン
ジスタを作成する工程に沿って本発明の実施例１を説明
する。

【０００８】絶縁性非晶質材料上に、非単結晶半導体薄
膜を成膜する。前記絶縁性非晶質材料としては、石英基
板、ガラス基板、窒化膜あるいはＳｉＯ₂膜等が用いら
れる。石英基板を用いる場合はプロセス温度は１２００
℃程度まで許容されるが、ガラス基板を用いる場合は、
６００℃以下の低温プロセスに制限される。以下では、
石英基板を用い、前記非単結晶半導体薄膜として固相成
長Ｓｉ薄膜を用いた場合を実施例として説明する。固相
成長Ｓｉ薄膜ばかりでなく、多結晶Ｓｉ薄膜やＳＯＩ
（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）にも本
発明を応用することができる。

【０００９】プラズマＣＶＤ装置を用い、図１（ａ）に
示すように石英基板１ー１上に、ＳｉＨ₄とＨ₂の混合ガ
スを、１３．５６ＭＨｚの高周波グロー放電により分解
させて非晶質Ｓｉ膜１ー２を堆積させる。前記混合ガス
のＳｉＨ₄分圧は１０〜２０％、デポ中の内圧は０．５
〜１．５ｔｏｒｒ程度である。基板温度は２５０℃以
下、１８０℃程度が適している。赤外吸収測定より結合
水素量を求めたところ約８ａｔｏｍｉｃ％であった。前
記非晶質Ｓｉ膜１−２の堆積前のチェンバーをフレオン
洗浄し、続いて堆積させられた非晶質Ｓｉ膜は２×１０
¹⁸ｃｍ^-3の弗素を含んでいる。従って、本発明において
は、前記フレオン洗浄後、ダミーの堆積を行ってから、
実際の堆積を行う。あるいは、フレオン洗浄を廃止し、
ビーズ処理等の別の方法でチェンバーの洗浄を行う。

【００１０】続いて、該非晶質Ｓｉ膜を、４００℃〜５
００℃で熱処理して水素を放出させる。この工程は、水
素の爆発的な脱離を防ぐことを目的としている。

【００１１】次に、前記非晶質薄膜１−２を固相成長さ
せる。固相成長方法は、石英管による炉アニールが便利
である。アニール雰囲気としては、窒素ガス、水素ガ
ス、アルゴンガス、ヘリウムガスなどを用いる。１×１
０^-6から１×１０^-10Ｔｏｒｒの高真空雰囲気でアニー
ルを行ってもよい。固相成長アニール温度は５００℃〜
７００℃とする。この様な低温アニールでは選択的に、
結晶成長の活性化エネルギーの小さな結晶方位を持つ結
晶粒のみが成長し、しかもゆっくりと大きく成長する。
発明者の実験において、アニール温度６００℃、アニー
ル時間１６時間で固相成長させることにより２μｍ以上
の大粒径シリコン薄膜が得られている。図１（ｂ）にお
いて、１−３は固相成長シリコン薄膜を示している。

【００１２】以上は、固相成長法によるシリコン薄膜の
作製方法について説明したが、そのほかに、ＬＰＣＶＤ
法あるいはスパッタ法や蒸着法等の方法でシリコン薄膜
を作製してもよい。

【００１３】次に、前記固相成長シリコン薄膜をフォト
リソグラフィ法によって図１（ｃ）に示されているよう
に島状にパターニングする。

【００１４】次に図１（ｄ）に示されているように、ゲ
ート酸化膜１−４を形成する。該ゲート酸化膜の形成方
法としてはＬＰＣＶＤ法、あるいは光励起ＣＶＤ法、あ
るいはプラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、あ
るいは高真空蒸着法、あるいはプラズマ酸化法、あるい
は高圧酸化法などのような５００℃以下の低温方法があ
る。該低温方法で成膜されたゲート酸化膜は、熱処理す
ることによってより緻密で界面準位の少ない優れた膜と
なる。非晶質絶縁基板１−１として石英基板を用いる場
合は、熱酸化法によることができる。該熱酸化法にはｄ
ｒｙ酸化法とｗｅｔ酸化法とがあるが、酸化温度は１０
００℃以上と高いが膜質が優れていることからｄｒｙ酸
化法の方が適している。

【００１５】酸化膜形成後、ボロンをチャネルイオン注
入してもよい。これは、Ｎｃｈ薄膜トランジスタのスレ
ッシュホルド電圧がマイナス側にシフトすることを防ぐ
ことを目的としている。前記非晶質シリコン膜のデポ膜
厚が５００〜１５００Å程度の場合は、ボロンのドーズ
量は１×１０¹²〜５×１０¹²ｃｍ^-2程度が適している。

【００１６】前記非晶質シリコン膜の膜厚が５００Å以
下の薄い場合にはボロンドーズ量を少なくし、目安とし
ては１×１０¹²ｃｍ^-2以下にする。また、前記膜厚が１
５００Å以上の厚い場合にはボロンドーズ量を多くし、
目安としては５×１０¹²ｃｍ^-2以上にする。

【００１７】次に図１（ｅ）に示されるように、ゲート
電極１−５を形成する。該ゲート電極材料としては多結
晶シリコン薄膜、あるいはモリブデンシリサイドやタン
グステンシリサイドやチタンシリサイドなどのようなシ
リサイド膜、あるいはアルミニュウムやクロムなどのよ
うな金属膜、あるいはＩＴＯやＳｎＯ₂ などのような透
明性導電膜などを用いることができる。成膜方法として
は、ＣＶＤ法、スパッタ法、真空蒸着法、プラズマＣＶ
Ｄ法等の方法があるが、ここでの詳しい説明は省略す
る。

【００１８】続いて図２（ａ）に示すように、層間絶縁
膜１−６を積層する。該層間絶縁膜材料としては、酸化
膜あるいは窒化膜などを用いる。絶縁性が良好ならば膜
厚はいくらでもよいが、数千Åから数μｍ程度が普通で
ある。窒化膜の形成方法としては、ＬＰＣＶＤ法あるい
はプラズマＣＶＤ法などが簡単である。反応には、アン
モニアガス（ＮＨ₃）とシランガスと窒素ガスとの混合
ガス、あるいはシランガスと窒素ガスとの混合ガスなど
を用いる。

【００１９】続いて図２（ｂ）に示すように、フォトリ
ソグラフィ法によりコンタクトホールを形成し、前記第
１の半導体層の１部を露出させる。この時、前記ゲート
電極１−５のパターン端と前記コンタクタホールのパタ
ーン端との距離Ｌは、１．５μｍ以上かつ３μｍ以下と
なるようにパターニングする。同図において前記Ｌを１
−７で表している。図中ではゲート電極の両側にＬが等
しくなるように示しているが、これは必ずしも等しくな
らなくてもよい。

【００２０】次にイオン注入法により、前記第１の半導
体層にアクセプター型またはドナー型の不純物をイオン
注入し、自己整合的にソース領域およびドレイン領域を
形成する。この時図２（ｃ）に示すように、コンタクト
ホールによって半導体層表面が露出している部分は半導
体層に直接イオンが注入されるので高濃度不純物領域Ｎ
⁺あるいはＰ⁺となる。直接半導体層にイオン注入するの
で注入エネルギーは小さくてよい。５０ｋｅＶ以下で充
分である。一方、ゲート電極パターン端とコンタクトホ
ールパターン端との間の領域１−７（Ｌの領域）は、ゲ
ート絶縁膜１−４および層間絶縁膜１−６を通してイオ
ンが注入されるので、イオンは少なくとも１μｍ以上も
あるＳｉＯ₂層を通して注入されることとなる。従っ
て、ＬＳＳ理論（Ｌｉｎｄｈａｒｄ，Ｓｃｈａｒｆｆ
ａｎｄ Ｓｃｈｉｏｔｔ ｔｈｅｏｒｙ）より、注入イ
オンは通り抜けることができないので、半導体層の領域
１−７は不純物のないオフセット領域となる。図２
（ｃ）において、１−８は高濃度にイオン注入されたソ
ース領域、および１−９はドレイン領域を示し、１−１
０は不純物のないオフセット領域を示している。

【００２１】前記アクセプター型の不純物としては、ボ
ロン（Ｂ）等を用いる。前記ドナー型の不純物として
は、リン（Ｐ）あるいはひ素（Ａｓ）等を用いる。不純
物添加方法としては、イオン注入法の他に、レーザード
ーピング法あるいはプラズマドーピング法などの方法が
ある。１−１１で示される矢印は不純物のイオンビーム
を表している。前記絶縁性非晶質材料１−１として石英
基板を用いた場合には熱拡散法を使うことができる。不
純物ドーズ量は、１×１０¹⁴から１×１０¹⁷ｃｍ^-2程度
とする。不純物濃度に換算すると、ソース１−８および
ドレイン領域１−９で約１×１０¹⁹から１×１０²²ｃｍ
^-3程度、オフセット領域１−１０で約１×１０¹⁵から１
×１０¹⁸ｃｍ^-3程度である。また、注入エネルギーは前
述したように、５０ｋｅＶ以下でも充分である。

【００２２】続いて、前記層間絶縁膜の緻密化と前記ソ
−ス領域及びドレイン領域の活性化と結晶性の回復を目
的として活性化アニールを行う。活性化アニールの条件
としては、Ｎ₂ガス雰囲気中で８００〜１０００℃程度
に低温化し、アニール時間を２０分〜１時間程度とす
る。９００〜１０００℃では２０分程度のアニールで不
純物はかなり活性化される。８００〜９００℃では２０
分から１時間のアニールをする。一方、はじめに５００
〜８００℃で１〜２０時間程度のアニールにより結晶性
を充分に回復させた後、９００〜１０００℃の高温で活
性化させるという２段階活性化アニール法も効果があ
る。また、赤外線ランプやハロゲンランプを用いたＲＴ
Ａ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎ
ｇ）法も効果がある。さらには、レーザービーム等を用
いたレーザー活性化法を利用することも効果がある。

【００２３】次に、水素プラズマ法、あるいは水素イオ
ン注入法、あるいはプラズマ窒化膜からの水素の拡散法
などの方法で水素イオンを導入すると，結晶粒界に存在
するダングリングボンドや、ゲート酸化膜界面などに存
在する欠陥や、ソース、ドレイン部とチャネル部との接
合部に存在する欠陥が不活性化される。この様な水素化
工程は、層間絶縁膜１−１７を積層する前におこなって
もよい。または、後に述べる、ソ−ス電極とドレイン電
極を形成してから前記水素化工程を行ってもよい。

【００２４】次に図２（ｄ）に示すように、ソース電極
１−１２よびドレイン電極１−１３を形成する。該ソー
ス電極及びドレイン電極は、アルミニュウムあるいはク
ロムなどの金属材料で形成する。この様にして薄膜トラ
ンジスタが形成される。

【００２５】

【発明の効果】以上説明したように、ＳｉＯ₂膜を通さ
ないで不純物イオンをイオン注入するので注入不純物に
よるノックオン効果が防止される。そのために、ソー
ス、ドレイン領域への酸素、あるいは窒素等の押し出し
が防止される。従って、イオン注入によるＳｉ膜への損
傷や欠陥準位の生成が低減される。このために、薄膜ト
ランジスタ等の薄膜半導体デバイスにおいて、そのリー
ク電流を大きく低減することが実現できる。さらに、今
述べたようにソース、ドレイン領域の欠陥が低減するこ
とからその比抵抗が減少することになる。このために薄
膜トランジスタのオン時の抵抗値が低減することとな
り、その結果、オン電流が増大する。本発明によれば、
このように大きな効果が得られる。

【００２６】さらに、１回のイオン注入工程により、オ
フセット領域が形成されるためにドレイン端での電界集
中が緩和される。従ってリーク電流が低減する。従来異
方性エッチングによりゲート電極側壁をもうけてＬＤＤ
領域を形成していたが、このような複雑な工程を省略す
ることが可能となった。

【００２７】以上述べたように、ソース、ドレイン領域
に欠陥準位を生成することなく、非常に簡単な工程でオ
フセット構造を作製することができるので、リーク電流
の極めて低い薄膜トランジスタを形成する上で、本発明
は非常に大きな効果をもたらすものである。

【００２８】図３に、トランジスタ特性に対する本発明
の効果を図示して説明する。図３は、Ｎｃｈ薄膜トラン
ジスタの特性を示す図である。横軸はゲート電圧、縦軸
はドレイン電流を表している。３−１は従来のトランジ
スタカーブである。これに対して本発明により作製した
薄膜トランジスタのトランジスタカーブは３−２に示す
曲線で示されている。本発明により、リーク電流の低減
が実現される。

【００２９】図４は本発明において、ゲート電極パター
ン端とコンタクトホールパターン端との距離Ｌの効果を
説明する図である。これまでの実験の結果、多結晶シリ
コン膜に不純物原子をイオン注入し１０００℃程度で活
性化アニールを行うと、注入された不純物原子は約１μ
ｍ横方向に拡散することがわかっている。この結果がこ
の図に反映されている。同図において、４−１はＬ＝１
μｍの時のトランジスタカーブを示し、４ー２はＬ＝
１．５μｍの時のトランジスタカーブを示している。不
純物の横方向拡散長が約１μｍあるために、Ｌ＝１μｍ
の場合はソース、ドレイン領域がゲート電極の下まで入
り込んでくる。従って４ー１のカーブで示したようにゲ
ート電圧負の場合のドレイン電流すなわちリーク電流
は、ゲート電圧に依存して大きくはね上がる。これに対
して本発明においては、Ｌ≧１．５μｍとしたので不純
物が横方向に拡散してもソース、ドレイン領域がゲート
電極の下までは入り込んでくることはない。Ｌ＝１．５
μｍの場合、片側で約０．５μｍのオフセット領域が形
成されることとなる。従って４−２のカーブで示したよ
うにリーク電流のゲート電圧に依存した跳ね上がりがま
ったくなくなる。ただし、オフセット領域の影響でチャ
ネル抵抗が大きくなり、オン電流が低下することとな
る。従ってＬを大きくし過ぎるとオン電流が極めて小さ
くなってしまう。Ｌ＝３．５μｍの場合のカーブを４−
３に示した。オフセット領域は片側で約２．５μｍにも
なり、チャネル抵抗が大きすぎて極端にオン電流が低下
してしまう。従って本発明においては、Ｌ≦３μｍと規
定した。

【００３０】固相成長法を用いることによって、非晶質
絶縁基板上に結晶性の優れたシリコン薄膜を作製するこ
とが可能になったのでＳＯＩ技術の発展に大きく寄与す
るものである。フォト工程はまったく増えないので、優
れたシリコン薄膜が得られるのにかかわらずコストアッ
プとはならない。

【００３１】本発明によって作製された薄膜トランジス
タは優れた特性を有する。従来に比べて、薄膜トランジ
スタのリーク電流は小さくなる。またスレッシュホルド
電圧も小さくなりトランジスタ特性が大きく改善され
る。

【００３２】非晶質絶縁基板上に優れた特性の薄膜トラ
ンジスタを作製することが可能となるので、ドライバー
回路を同一基板上に集積したアクティブマトリクス基板
に応用した場合にも十分な高速動作が実現される。リー
ク電流が非常に小さいことから保持特性も向上する。さ
らに、電源電圧の低減、消費電流の低減、信頼性の向上
に対して大きな効果がある。また、６００℃以下の低温
プロセスによる作製も可能なので、アクティブマトリク
ス基板の低価格化及び大面積化に対してもその効果は大
きい。

【００３３】本発明を、光電変換素子とその走査回路を
同一チップ内に集積した密着型イメージセンサーに応用
した場合には、読み取り速度の高速化、高解像度化、さ
らに階調をとる場合に非常に大きな効果をうみだす。高
解像度化が達成されるとカラー読み取り用密着型イメー
ジセンサーへの応用も容易となる。もちろん電源電圧の
低減、消費電流の低減、信頼性の向上に対してもその効
果は大きい。また低温プロセスによって作製することが
できるので、密着型イメージセンサーチップの長尺化が
可能となり、一本のチップでＡ４サイズあるいはＡ３サ
イズの様な大型ファクシミリ用の読み取り装置を実現で
きる。従って、センサーチップの二本継ぎのような手数
がかかり信頼性の悪い技術を回避することができ、実装
歩留りも向上される。

【００３４】石英基板やガラス基板だけではなく、サフ
ァイア基板あるいはＭｇＯ・Ａｌ₂Ｏ₃，ＢＰ，ＣａＦ₂
等の結晶性絶縁基板も用いることができる。

【００３５】以上薄膜トランジスタを例として説明した
が、バイポーラトランジスタあるいはヘテロ接合バイポ
ーラトランジスタなど薄膜を利用した素子に対しても、
本発明を応用することができる。また、三次元デバイス
のようなＳＯＩ技術を利用した素子に対しても、本発明
を応用することができる。

【００３６】固相成長法を例にとって本発明について説
明したが、本発明は固相成長法ばかりではなく、ＬＰＣ
ＶＤ法やその他の方法、例えばＥＢ蒸着法やスパッタ法
やＭＢＥ法で成膜したｐｏｌｙ−Ｓｉ薄膜を利用して薄
膜半導体装置を作成する場合にも応用することができ
る。また、一般的なＭＯＳ型半導体装置にも応用するこ
とができる。

【図面の簡単な説明】

【図１】 （ａ）から（ｅ）は、本発明の実施例を示す
薄膜トランジスタの工程断面図である。

【図２】 （ａ）から（ｄ）は、本発明の実施例を示す
薄膜トランジスタの工程断面図である。ただし、（ａ）
は、図１（ｅ）から続いている。

【図３】 本発明の効果を示すＮｃｈ薄膜トランジスタ
の特性図である。

【図４】 本発明において、Ｌの効果を示すＮｃｈ薄膜
トランジスタの特性図である。

【図５】 従来の製造方法を説明するための薄膜トラン
ジスタ断面図である。

【符号の説明】

１− ４ ゲ−ト絶縁膜 １− ５ ゲ−ト電極 １− ７ ゲ−ト電極パタ−ン端とコンタクトホ−ルパ
タ−ン端との距離Ｌ １− ８ ソース領域 １− ９ ドレイン領域 １−１０ オフセット領域 １−１１ イオンビーム ３− １ 従来方法により作製したＮｃｈ薄膜トランジ
スタの特性 ３− ２ 本発明により作製したＮｃｈ薄膜トランジス
タの特性 ４− １ Ｌ＝１μｍの場合のＮｃｈ薄膜トランジスタ
の特性 ４− ２ Ｌ＝１．５μｍの場合のＮｃｈ薄膜トランジ
スタの特性 ４− ３ Ｌ＝３．５μｍの場合のＮｃｈ薄膜トランジ
スタの特性

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/12 Ｚ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 絶縁性非晶質材料上に形成されたソー
   ス、ドレイン領域を有する絶縁ゲート型薄膜半導体装置
   の製造方法に於て、 ［ａ］ 絶縁性非晶質材料上に第１の半導体層を形成
   し、該半導体層上にゲート絶縁膜を成膜する工程、 ［ｂ］ 前記ゲート絶縁膜上にゲート電極を形成する工
   程、 ［ｃ］ 層間絶縁膜を積層する工程、 ［ｄ］ 前記第１の半導体層とのコンタクトを形成する
   ために、フォト工程により、前記層間絶縁膜およびゲー
   ト絶縁膜にコンタクトホールを形成する工程、 ［ｅ］ 前記第１の半導体層にリン（Ｐ）、ヒ素（Ａ
   ｓ）等のドナー型不純物、あるいはボロン（Ｂ）等のア
   クセプター型の不純物をイオン注入することにより、ソ
   ース領域、およびドレイン領域を形成する工程を少なく
   とも有することを特徴とする薄膜半導体装置の製造方
   法。
2. 【請求項２】 請求項１のゲート電極パターン端とコン
   タクトホールパターン端との距離Ｌは、１．５μｍ以上
   および３μｍ以下であることを特徴とする薄膜半導体装
   置。