CN104362125A - 阵列基板及其制作方法、显示装置 - Google Patents

阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN104362125A
CN104362125A CN201410498723.9A CN201410498723A CN104362125A CN 104362125 A CN104362125 A CN 104362125A CN 201410498723 A CN201410498723 A CN 201410498723A CN 104362125 A CN104362125 A CN 104362125A
Authority
CN
China
Prior art keywords
active layer
electrode
via hole
layer pattern
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410498723.9A
Other languages
English (en)
Other versions
CN104362125B (zh
Inventor
谢振宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410498723.9A priority Critical patent/CN104362125B/zh
Priority to PCT/CN2015/070885 priority patent/WO2016045270A1/zh
Priority to US14/771,320 priority patent/US9627461B2/en
Publication of CN104362125A publication Critical patent/CN104362125A/zh
Application granted granted Critical
Publication of CN104362125B publication Critical patent/CN104362125B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

本发明涉及显示技术领域，公开了一种阵列基板及其制作方法、显示装置。所述阵列基板包括薄膜晶体管，所述薄膜晶体管的源电极和漏电极位于有源层图案的上方，且源电极和漏电极通过绝缘结构中的过孔与有源层图案电性接触，并在制作源电极和漏电极之前，通过绝缘结构中的过孔对有源层图案进行离子注入，形成离子注入区，从而可以修复形成过孔的刻蚀工艺对有源层图案表面的破坏，改善了源电极、漏电极与有源层图案的金半电性接触性能，提高了薄膜晶体管的电学特性，保证了显示装置的显示品质。

Description

阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，特别是涉及一种阵列基板及其制作方法、显示装置。
背景技术
有源矩阵有机发光二极管(Active Matrix Organic Light Emitting Diode，简称AMOLED)显示器件是一种新型的平板显示器件，与液晶显示器相比，由于有机发光二极管(Organic Light Emitting Diode，简称OLED)具有自发光功能，不需要背光源，因此，AMOLED显示器件的视角和对比度要优于液晶显示器，具有尺寸小、重量轻和功耗低等优点。同时，由于AMOLED显示器件采用低直流驱动薄膜晶体管(Thin-Film Transistor，简称TFT)，传输像素电压至OLED进行显示，具有快速响应的优点。AMOLED显示器件还可以在更宽的温度范围内工作，生产成本较低。
TFT可分为多晶硅(p-Si)TFT与非晶硅(a-Si)TFT，两者的差异在于电晶体特性不同。由于非晶硅a-Si本身自有的缺陷问题，如缺陷态多导致的开态电流低、迁移率低、稳定性差，使得它在很多领域受到限制。而P-Si的分子结构在一颗晶粒(Grain)中的排列状态是整齐而有方向性的，因此电子移动率比排列杂乱的非晶硅快了200-300倍，得到越来越广泛的使用。
现有技术中，AMOLED的制作工艺包括：
在有源层图案上沉积绝缘结构，并在所述绝缘结构中形成过孔，露出有源层；
在所述绝缘结构上形成源电极和漏电极，源电极和漏电极通过所述过孔与有源层电性接触。
当所述绝缘结构包括至少两个绝缘层时，在所述绝缘结构中形成过孔时，需要同时刻蚀多个绝缘层，由于薄膜存在膜厚的均匀性和刻蚀的均匀性，为保证玻璃基板每个位置上的第一过孔刻蚀完成，没有残留的情况，通常的技术方法是采用一定的百分比过刻的方式，一般为40％左右，意味着在刻蚀过程中，所述过孔处的有源层需要承受长时间的离子轰击，离子轰击会导致过孔处的有源层表面粗糙，缺陷数量剧增，后续形成源电极和漏电极后，金半接触的特性会受到影响，从而影响整个TFT的导通特性。
发明内容
本发明提供一种阵列基板及其制作方法、显示装置，用以解决绝缘结构中的过孔刻蚀工艺会造成位于下方的有源层表面粗糙，从而影响整个TFT的导通特性的问题。
为解决上述技术问题，本发明提供一种阵列基板的制作方法，包括形成薄膜晶体管的步骤，所述形成薄膜晶体管的步骤包括：
在基板上形成有源层图案；
在所述有源层图案上形成绝缘结构；
在所述绝缘结构中形成第一过孔，所述第一过孔延伸至所述有源层图案中；
通过所述第一过孔对有源层图案进行离子注入，形成离子注入区，所述离子注入区位于有源层图案中；
在所述绝缘结构上形成源电极和漏电极，所述源电极和漏电极通过所述第一过孔与离子注入区的表面接触，从而与有源层图案电性接触。
本发明还提供一种阵列基板，包括薄膜晶体管，所述薄膜晶体管包括：
位于基板上的有源层图案；
覆盖所述有源层图案的绝缘结构，所述绝缘结构中包括第一过孔，所述第一过孔延伸至所述有源层图案中；
离子注入区，位于所述有源层图案中且与所述第一过孔的位置对应的区域；
设置在所述绝缘结构上的源电极和漏电极，所述源电极和漏电极通过所述第一过孔与离子注入区的表面接触，进而与有源层图案电性接触。
本发明还提供一种显示装置，包括如上所述的阵列基板。
本发明的上述技术方案的有益效果如下：
上述技术方案中，薄膜晶体管的源电极和漏电极位于有源层图案的上方，且源电极和漏电极通过绝缘结构中的过孔与有源层图案电性接触，并在制作源电极和漏电极之前，通过绝缘结构中的过孔对有源层图案进行离子注入，形成离子注入区，从而可以修复形成过孔的刻蚀工艺对有源层图案表面的破坏，改善了源电极、漏电极与有源层图案的金半电性接触性能，提高了薄膜晶体管的电学特性，保证了显示装置的显示品质。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1-图8表示本发明实施例中AMOLED的制作过程示意图；
图9为底栅型薄膜晶体管的结构示意图；
图10为顶栅型薄膜晶体管的结构示意图。
具体实施方式
在阵列基板的制作过程中，一般通过制作绝缘层过孔来完成不同导电层之间的电性连接，即不同导电层之间通过绝缘层过孔电性接触。当阵列基板包括薄膜晶体管，通过绝缘层过孔来实现源电极、漏电极与有源层图案的金半电性接触(具体指源漏金属与半导体有源层的电性接触)时，形成绝缘层过孔的刻蚀工艺中，为确保过孔刻蚀完成，没有残留，会造成过孔处的有源层也会被刻蚀，导致过孔处的有源层表面粗糙，后续形成的源电极、漏电极通过绝缘层过孔与有源层接触时，金半的电性接触性能会受到影响，从而影响整个薄膜晶体管的电学特性。
本发明针对上述技术问题，提供一种阵列基板及其制作方法，所述制作方法在有源层图案上方的绝缘结构中形成过孔，露出有源层图案后，通过所述过孔对有源层图案进行离子注入，形成离子注入区，使得后续形成的源电极、漏电极通过所述过孔与有源层图案的离子注入区电性接触，从而改善了源电极、漏电极与有源层图案的金半电性接触性能，提高了薄膜晶体管的电学特性。
下面将结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
本发明实施例中提供一种阵列基板的制作方法，包括形成薄膜晶体管的步骤，所述形成薄膜晶体管的步骤包括：
步骤S1、在基板上形成有源层图案；
步骤S2、在所述有源层图案上形成绝缘结构；
步骤S3、在所述绝缘结构中形成第一过孔，所述第一过孔延伸至所述有源层图案中；
步骤S4、通过所述第一过孔对有源层图案进行离子注入，形成离子注入区，所述离子注入区位于有源层图案中；
步骤S5、在所述绝缘结构上形成源电极和漏电极，所述源电极和漏电极通过所述第一过孔与离子注入区的表面接触，从而与有源层图案电性接触。。
上述技术方案，在制作源电极和漏电极之前，通过绝缘结构中的第一过孔对有源层图案进行离子注入，形成离子注入区，从而可以修复形成第一过孔的刻蚀工艺对有源层表面的破坏，改善了源电极、漏电极与有源层图案的金半电性接触性能，提高了薄膜晶体管的电学特性，保证了阵列基板的质量。
相应地，本发明实施例中还提供一种阵列基板，其包括薄膜晶体管，所述薄膜晶体管包括：
位于基板上的有源层图案；
覆盖所述有源层图案上的绝缘结构，所述绝缘结构中包括第一过孔，所述第一过孔延伸至所述有源层图案中；
离子注入区，位于所述有源层图案中且与所述第一过孔的位置对应的区域；
设置在所述绝缘结构上的源电极和漏电极，所述源电极和漏电极通过所述第一过孔与离子注入区的表面接触，进而与有源层图案电性接触。。
现有技术中，薄膜晶体管根据有源层材料的不同，可分为多晶硅薄膜晶体管和非晶硅薄膜晶体管。多晶硅由于其分子结构在一颗晶粒中的排列状态是整齐而有方向性的，电子移动率比排列杂乱的非晶硅快了200-300倍，得到越来越广泛的使用。
薄膜晶体管根据膜层结构的不同，可分为底栅型、顶栅型和共面型。其中，底栅型薄膜晶体管包括依次形成于一基板100上的栅电极12、栅绝缘层103、有源层图案10、源电极14和漏电极15，以及钝化层106，如图9所示。顶栅型薄膜晶体管包括依次形成于一基板100上的源电极14和漏电极15、有源层图案10、栅绝缘层103和栅电极12，以及钝化层106，如图10所示。共面型薄膜晶体管包括依次形成于一基板100上的有源层图案2、栅绝缘层103、栅电极1、层间绝缘层104、源电极3和漏电极4，以及平坦层105，参见图8所示。
由上述内容可见，对于共面型薄膜晶体管，源电极3和漏电极4通过贯穿栅绝缘层103和层间绝缘层104的过孔与有源层图案2电性接触。在所述过孔的制作工艺中，需要同时刻蚀栅绝缘层103和层间绝缘层104两个绝缘层，由于基板100上的薄膜存在膜厚的不均匀性和刻蚀的不均匀性，为保证所有过孔刻蚀完成，没有残留的情况，通常采用一定百分比的过刻方式(即对通过过孔露出的有源层在厚度方向上进行一定百分比的刻蚀)，一般为40％左右，意味着过孔处的有源层需要承受长时间的刻蚀，导致过孔处的有源层表面粗糙，缺陷数量剧增，严重影响后续形成的源电极、漏电极通过绝缘层过孔与有源层图案的电性接触性能。
而通过采用本发明的技术方案，结合图5和图6所示，在形成源电极3和漏电极4之前，首先通过贯穿栅绝缘层103和层间绝缘层104的第一过孔8对有源层图案2进行离子注入，形成离子注入区22，对第一过孔8处的有源层进行表面修复，显著改善了共面型薄膜晶体管的金半接触性能。
当然，有源层图案2与源电极3、漏电极4之间的绝缘结构并不局限于栅绝缘层103和层间绝缘层104两个绝缘层，还可以包括其它绝缘层，在此并不做限定。
作为一个优选的实施方式，薄膜晶体管的有源层图案2的材料为多晶硅。通常地，为了提高金半接触性能，会对有源层图案2的两端(即有源层图案20除沟道区域以外的区域)进行离子掺杂，形成第一掺杂多晶硅有源层21，源电极3和漏电极4通过第一过孔8与有源层图案2的第一掺杂多晶硅有源层21电性接触。此时，有源层图案2包括多晶硅有源层20和位于多晶硅有源层20两侧的第一掺杂多晶硅有源层21，具体的形成过程为：
首先，在基板100上形成缓冲层101，通常采用的材料为SiNx/SiO2，并在沉积完成后进行高温处理脱氢，以不影响形成在其上的有源层的半导体特性，参见图1所示；
之后，在缓冲层101上形成非晶硅膜层，经过激光退火晶化后，形成多晶硅膜层，对所述多晶硅膜层进行构图工艺(包括光刻胶的涂覆、曝光和显影，以及刻蚀工艺)形成薄膜晶体管的有源层图案2，参见图1所示；
然后，在有源层图案2上形成光刻胶，并对光刻胶进行曝光，显影，形成光刻胶的图案102；
最后，以上述形成的光刻胶图案102为掩膜对有源层图案2的两端进行离子注入，形成第一掺杂多晶硅有源层21，参见图2所示，并去除剩余的光刻胶。
通过上述步骤形成的有源层图案2包括多晶硅有源图案20和位于多晶硅有源层20两侧的第一掺杂多晶硅有源层21。
为了实现稳定显示，阵列基板还包括存储电容，用于在一帧画面的显示时间内，维持像素电压不变。本发明实施例中，栅绝缘层103可以作为所述存储电容的绝缘介质。当薄膜晶体管的有源层图案的材料为多晶硅时，所述存储电容的第一电极可以与薄膜晶体管的有源层图案2同时形成，而存储电容的第二电极可以与薄膜晶体管的栅电极同时形成。
则，形成薄膜晶体管和存储电容的具体过程为：
首先，在基板100上形成非晶硅膜层，经过激光退火晶化后，形成多晶硅膜层，对所述多晶硅膜层进行构图工艺(包括光刻胶的涂覆、曝光和显影，以及刻蚀工艺)形成薄膜晶体管的有源层图案2和存储电容的第一电极5的图案，如图1所示；
之后，在有源图案2上形成光刻胶，并对光刻胶进行曝光，显影，形成光刻胶的图案102；
之后，以上述形成的光刻胶图案102为掩膜对有源层图案2的两端进行离子注入，形成第一掺杂多晶硅有源层21，以及对第一电极5的图案进行离子注入，形成第二掺杂多晶硅有源层，作为存储电容的第一电极5，如图2所示，并去除剩余的光刻胶；
通过上述步骤形成的有源层图案2包括多晶硅有源图案20和位于所述多晶硅有源层两侧的第一掺杂多晶硅有源层21。
然后，在有源层图案2和第一电极5上形成栅绝缘层103，参见图3所示；
最后，在栅绝缘层103上形成栅金属层，对所述栅金属层进行构图工艺，形成包括栅电极1和存储电容的第二电极6的图案。其中，存储电容的第一电极5或第二电极6与阵列基板的像素电极电性连接，用于在一段时间内维持像素电极上的像素电压不变。当阵列基板为AMOLED阵列基板时，所述像素电极为OLED的阴极或阳极，与薄膜晶体管的漏电极电性连接。
至此，形成阵列基板的存储电容，由于存储电容的绝缘介质仅包括栅绝缘层，容量较大，能够保证显示的稳定性。同时，在形成薄膜晶体管的过程中形成存储电容，简化了制作工艺。
结合图1-图8所示，下面以AMOLED阵列基板的制作过程为例，来具体介绍本发明实施例中阵列基板的制作方法。
步骤a、提供一基板100，例如：透明的玻璃基板、石英基板或有机树脂基板；
步骤b、在基板100上形成缓冲层101，通常采用的材料为SiNx/SiO2，并在沉积完成后进行高温处理脱氢，以不影响形成在其上有源层的半导体特性。
其中，缓冲层101可以为单层结构，如：氮化硅层或二氧化硅层，也可以为复合层结构，如：包括氮化硅层和二氧化硅层，优选二氧化硅层靠近后续形成的有源层图案设置，因为SiO2中H含量比较小，不会对有源层图案的半导体特性产生影响。
步骤c、在完成步骤b的基板100上形成非晶硅膜层，经过激光退火晶化后，形成多晶硅膜层，对所述多晶硅膜层进行构图工艺(包括光刻胶的涂覆、曝光和显影，以及刻蚀工艺)形成薄膜晶体管的有源层图案2和存储电容的第一电极5的图案，如图1所示。
具体的，在完成步骤b的基板100上形成多晶硅膜层后，首先，在多晶硅膜层上涂覆光刻胶，并对光刻胶进行曝光，形成光刻胶保留区域和光刻胶不保留区域，其中，光刻胶保留区域对应薄膜晶体管的有源层图案2以及存储电容的第一电极5所在的区域，光刻胶不保留区域对应其它区域；
然后，通过干法刻蚀去除光刻胶不保留区域的多晶硅膜层；
最后，通过显影工艺去除剩余的光刻胶，形成薄膜晶体管的有源层图案2和存储电容的第一电极5的图案；
步骤d、形成薄膜晶体管的有源层图案2和存储电容的第一电极5。
具体的，首先，在完成步骤c的基板100上涂覆光刻胶，并对光刻胶进行曝光，显影，形成光刻胶保留区域102和光刻胶不保留区域，如图2所示；
然后，以上述形成的光刻胶保留区域102为掩膜对有源层图案2的两端进行离子注入，形成第一掺杂多晶硅有源层21，以及对第一电极5的图案进行离子注入，形成第二掺杂多晶硅有源层，作为存储电容的第一电极5，并去除剩余的光刻胶；
步骤e、在完成步骤d的基板100上形成栅绝缘层103，并在栅绝缘层103上形成栅金属层，对所述栅金属层进行构图工艺，形成薄膜晶体管的栅电极1和存储电容的第二电极6，栅绝缘层103为存储电容的绝缘介质，如图3所示；
其中，栅金属可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，栅金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等。可以采用溅射或热蒸发的方法在衬底基板100上沉积一层厚度为的栅金属层。
栅绝缘层103可以为二氧化硅层、氮氧化硅层和氮化硅层中任意两个膜层的复合层或二氧化硅层、氮氧化硅层和氮化硅层三个膜层的复合层。优选二氧化硅层靠近有源层图案2设置，因为SiO2中H含量比较小，不会对有源层图案的半导体特性产生影响。具体可以通过涂覆、化学沉积、溅射等工艺在基板100上形成栅绝缘层103。
步骤f、在完成步骤e的基板100上形成层间绝缘层104，通过刻蚀工艺在栅绝缘层103和层间绝缘层104中形成第一过孔8，露出第一掺杂多晶硅有源层21，如图4所示。
具体可以通过涂覆、化学沉积、溅射等工艺在栅电极1和第二电极6上形成层间绝缘层104，其中，层间绝缘层104可以为无机绝缘层，如二氧化硅层、氮氧化硅层和氮化硅层中任意两个膜层的复合层或二氧化硅层、氮氧化硅层和氮化硅层三个膜层的复合层。
然后，采用过刻的方式形成贯穿栅绝缘层103和层间绝缘层104的第一过孔8，大致刻蚀掉第一掺杂多晶硅有源层21厚度的40％，使得第一过孔8延伸至第一掺杂多晶硅有源层21中，保证所有第一过孔8刻蚀完成。
步骤g、通过第一过孔8对第一掺杂多晶硅有源层21进行离子注入，形成离子注入区22，如图5所示，使得薄膜晶体管的有源层图案2包括多晶硅有源层20、位于多晶硅有源层20两侧的第一掺杂多晶硅有源层21，以及位于第一掺杂多晶硅有源层21中、与第一过孔8位置对应的区域的离子注入区22。
步骤h、在完成步骤g的基板100上形成源漏金属层，对所述源漏金属层进行构图工艺，形成源电极3和漏电极4，如图6所示。
其中，源漏金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金。源漏金属层可以是单层结构或者多层结构，多层结构比如Cu\Mo，Ti\Cu\Ti，Mo\Al\Mo等。
具体地，可以在经过步骤g的基板100上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为的源漏金属层，
在源漏金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，显影，使光刻胶形成光刻胶不保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于源电极3和漏电极4的所在区域，光刻胶不保留区域对应于其他区域；通过湿法刻蚀完全刻蚀掉光刻胶不保留区域的源漏金属层，并剥离剩余的光刻胶，形成源电极3和漏电极4。
步骤i、在完成步骤h的基板100上形成平坦层105，通过刻蚀工艺在平坦层105中形成第二过孔9，露出薄膜晶体管的漏电极4，如图7所示。
优选地，平坦层105为有机绝缘层，能够降低显示面板的寄生电容。
步骤j、在完成步骤i的基板100上形成OLED的阴极7，并在阴极7上形成钝化层106，钝化层106覆盖在薄膜晶体管的上方，如图8所示。
其中，阴极7通过第二过孔9与漏电极4电性接触，且阴极7通过电性连接结构与存储电容的第二电极6连接，从而存储电容能够在一帧画面的显示时间内维持阴极7上的像素电压不变，实现稳定显示。
阴极7的材料可以为Ag/ITO，其中，Ag具有反光作用，ITO的透光性较高。
至于AMOLED其他结构的制作工艺与现有技术相同，如：有机发光层、阳极、电子传输层、空穴传输层，在此不再赘述。
如图8所示，通过上述步骤形成的AMOLED阵列基板具体包括：
位于基板100上的缓冲层101；
设置在缓冲层101上的有源层图案2和第二掺杂多晶硅有源层图案5，其中，有源层图案2包括多晶硅有源层20和位于多晶硅有源层20两侧的第一掺杂多晶硅有源层21，以及离子注入区22，离子注入区22位于第一掺杂多晶硅有源层21中，第二掺杂多晶硅有源层5作为存储电容的第一电极；
覆盖有源层图案2和第二掺杂多晶硅有源层5的栅绝缘层101，作为存储电容的绝缘介质；
设置在栅绝缘层103上的栅电极1和存储电容的第二电极6，栅电极1和第二电极6由同一栅金属层形成；
覆盖栅电极1和第二电极6的层间绝缘层104，栅绝缘层103和层间绝缘层104中形成有第一过孔，所述第一过孔延伸至离子注入区22中；
设置在层间绝缘层104上的源电极3和漏电极4，源电极3和漏电极4通过所述第一过孔与离子注入区22表面接触，进而与第一掺杂多晶硅有源层21电性接触；
覆盖源电极3和漏电极4的平坦层105，平坦层105中形成有第二过孔，露出漏电极4；
设置在平坦层105上的有机发光二极管的阴极7，阴极7通过所述第二过孔与漏电极4电性接触，所述存储电容的第一电极5与有机发光二极管的阴极7电性连接；
覆盖所述薄膜晶体管的钝化层106。
同样AMOLED还包括其他结构，如：有机发光层、阳极、电子传输层、空穴传输层，在此不再赘述。
当然，本发明的技术方案也可以应用于液晶显示面板，在液晶显示面板的制作过程中，薄膜晶体管的制作工艺与上述步骤a-j相同，但是液晶显示面板的像素电极只能为ITO等透明材料。至于存储电容、公共电极等结构的制作与现有技术相同，在此不再详述。
本发明实施例中还提供一种显示装置，其包括上述的阵列基板，由于提高了阵列基板上薄膜晶体管的性能，进而保证了显示装置的显示品质。所述显示装置可以为：液晶面板、电子纸、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
本发明的技术方案中，薄膜晶体管的源电极和漏电极位于有源层图案的上方，且源电极和漏电极通过绝缘层过孔与有源层图案电性接触，通过在制作源电极和漏电极之前，通过绝缘结构中的过孔对有源层图案进行离子注入，形成离子注入区，从而可以修复形成绝缘层过孔的刻蚀工艺对有源层图案表面的破坏，改善了源电极、漏电极与有源层图案的金半电性接触性能，提高了薄膜晶体管的电学特性，保证了了显示装置的显示品质。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。

Claims (15)

1.一种阵列基板的制作方法，包括形成薄膜晶体管的步骤，其特征在于，所述形成薄膜晶体管的步骤包括：
在基板上形成有源层图案；
在所述有源层图案上形成绝缘结构；
在所述绝缘结构中形成第一过孔，所述第一过孔延伸至所述有源层图案中；
通过所述第一过孔对有源层图案进行离子注入，形成离子注入区，所述离子注入区位于有源层图案中；
在所述绝缘结构上形成源电极和漏电极，所述源电极和漏电极通过所述第一过孔与离子注入区的表面接触，从而与有源层图案电性接触。
2.根据权利要求1所述的制作方法，其特征在于，所述绝缘结构包括至少两个绝缘层。
3.根据权利要求2所述的制作方法，其特征在于，在所述有源层图案上形成绝缘结构的步骤包括形成栅绝缘层和层间绝缘层。
4.根据权利要求3所述的制作方法，其特征在于，在所述栅绝缘层和层间绝缘层之间形成栅电极，所述栅电极位于所述有源层图案上方。
5.根据权利要求4所述的制作方法，其特征在于，
所述制作方法还包括形成存储电容的步骤，所述栅绝缘层为所述存储电容的绝缘介质。
6.根据权利要求5所述的制作方法，其特征在于，所述制作方法包括：
在所述基板上形成多晶硅膜层，对所述多晶硅膜层进行构图工艺，形成包括有源层图案和存储电容的第一电极的图案；
在所述有源层图案和第一电极的图案上形成光刻胶，并对所述光刻胶进行曝光，显影，形成光刻胶的图案；
以所述光刻胶图案为阻挡，对所述有源层图案除沟道区域以外的区域进行离子注入，形成第一掺杂多晶硅有源层，以及对第一电极的图案进行离子注入，形成第二掺杂多晶硅有源层，作为存储电容的第一电极；
在所述有源层图案和第一电极上形成栅绝缘层；
在所述栅绝缘层上形成栅金属层，对所述栅金属层进行构图工艺，形成包括栅电极和存储电容的第二电极的图案；
在所述栅电极和第二电极上形成层间绝缘层；
形成贯穿所述栅绝缘层和层间绝缘层的第一过孔，所述第一过孔延伸至所述第一掺杂多晶硅有源层中；
通过所述第一过孔对所述第一掺杂多晶硅有源层进行离子注入，形成离子注入区；
在所述层间绝缘层上形成源电极和漏电极，所述源电极和漏电极通过所述第一过孔与离子注入区的表面接触，进而与第一掺杂多晶硅有源层电性接触。
7.根据权利要求1-6任一所述的制作方法，其特征在于，所述阵列基板为有源矩阵有机发光二极管阵列基板；
所述制作方法还包括：
在所述源电极和漏电极上形成平坦层；
在所述平坦层中形成第二过孔，露出漏电极；
在所述平坦层上形成有机发光二极管的阴极，所述阴极通过所述第二过孔与漏电极电性接触，所述存储电容的第一电极与所述有机发光二极管的阴极电性连接。
8.一种阵列基板，包括薄膜晶体管，其特征在于，所述薄膜晶体管包括：
位于基板上的有源层图案；
覆盖所述有源层图案的绝缘结构，所述绝缘结构中包括第一过孔，所述第一过孔延伸至所述有源层图案中；
离子注入区，位于所述有源层图案中且与所述第一过孔的位置对应的区域；
设置在所述绝缘结构上的源电极和漏电极，所述源电极和漏电极通过所述第一过孔与离子注入区的表面接触，进而与有源层图案电性接触。
9.根据权利要求8所述的阵列基板，其特征在于，所述绝缘结构包括至少两个绝缘层。
10.根据权利要求9所述的阵列基板，其特征在于，所述绝缘结构包括栅绝缘层和层间绝缘层。
11.根据权利要求10所述的阵列基板，其特征在于，所述薄膜晶体管的栅电极位于所述栅绝缘层和层间绝缘层之间，并位于所述有源层图案上方。
12.根据权利要求11所述的阵列基板，其特征在于，所述阵列基板还包括：
存储电容，所述栅绝缘层为所述存储电容的绝缘介质。
13.根据权利要求12所述的阵列基板，其特征在于，所述阵列基板具体包括：
位于基板上的有源层图案和第二掺杂多晶硅有源层图案，所述有源层图案包括多晶硅有源层和位于所述多晶硅有源层两侧的第一掺杂多晶硅有源层，以及离子注入区，所述离子注入区位于所述第一掺杂多晶硅有源层中，所述第二掺杂多晶硅有源层作为所述存储电容的第一电极；
覆盖所述有源层图案和第二掺杂多晶硅有源层的栅绝缘层；
设置在所述栅绝缘层上的栅电极和存储电容的第二电极，所述栅电极和第二电极由同一栅金属层形成；
覆盖所述栅电极和第二电极的层间绝缘层，所述栅绝缘层和层间绝缘层中形成有第一过孔，所述第一过孔延伸至所述离子注入区中；
设置在所述层间绝缘层上的源电极和漏电极，所述源电极和漏电极通过所述第一过孔与离子注入区表面接触，进而与第一掺杂多晶硅有源层电性接触。
14.根据权利要求8-13任一所述的阵列基板，其特征在于，所述阵列基板为有源矩阵有机发光二极管阵列基板；
所述阵列基板还包括：
覆盖源电极和漏电极的平坦层，所述平坦层中形成有第二过孔，露出漏电极；
设置在所述平坦层上的有机发光二极管的阴极，所述阴极通过所述第二过孔与漏电极电性接触，所述存储电容的第一电极与所述有机发光二极管的阴极电性连接。
15.一种显示装置，包括权利要求8-14任一项所述的阵列基板。
CN201410498723.9A 2014-09-25 2014-09-25 阵列基板及其制作方法、显示装置 Active CN104362125B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410498723.9A CN104362125B (zh) 2014-09-25 2014-09-25 阵列基板及其制作方法、显示装置
PCT/CN2015/070885 WO2016045270A1 (zh) 2014-09-25 2015-01-16 阵列基板及其制作方法、显示装置
US14/771,320 US9627461B2 (en) 2014-09-25 2015-01-16 Array substrate, its manufacturing method and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410498723.9A CN104362125B (zh) 2014-09-25 2014-09-25 阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN104362125A true CN104362125A (zh) 2015-02-18
CN104362125B CN104362125B (zh) 2017-10-13

Family

ID=52529374

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410498723.9A Active CN104362125B (zh) 2014-09-25 2014-09-25 阵列基板及其制作方法、显示装置

Country Status (3)

Country Link
US (1) US9627461B2 (zh)
CN (1) CN104362125B (zh)
WO (1) WO2016045270A1 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105206626A (zh) * 2015-11-09 2015-12-30 深圳市华星光电技术有限公司 阵列基板及其制备方法、显示装置
CN105679775A (zh) * 2016-04-21 2016-06-15 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板和显示装置
WO2016206394A1 (en) * 2015-06-25 2016-12-29 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and display device having the same, and fabricating method thereof
CN106601778A (zh) * 2016-12-29 2017-04-26 深圳市华星光电技术有限公司 Oled背板及其制作方法
CN108461520A (zh) * 2018-01-09 2018-08-28 深圳市华星光电半导体显示技术有限公司 一种oled背板及其制备方法
CN110073486A (zh) * 2019-01-03 2019-07-30 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN110504164A (zh) * 2019-08-27 2019-11-26 京东方科技集团股份有限公司 薄膜晶体管及其制造方法和显示装置
CN110600369A (zh) * 2019-08-09 2019-12-20 长江存储科技有限责任公司 半导体器件的制备方法及半导体器件
CN110600381A (zh) * 2019-08-26 2019-12-20 深圳市华星光电半导体显示技术有限公司 阵列基板和阵列基板的制备方法
WO2020134957A1 (zh) * 2018-12-24 2020-07-02 惠科股份有限公司 显示面板、显示面板的制造方法和显示装置
CN111415995A (zh) * 2020-04-01 2020-07-14 合肥鑫晟光电科技有限公司 一种显示面板、其制作方法及显示装置
CN111863839A (zh) * 2020-07-27 2020-10-30 合肥鑫晟光电科技有限公司 一种阵列基板、其制备方法及显示面板

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170031313A (ko) * 2015-09-10 2017-03-21 삼성디스플레이 주식회사 디스플레이 장치
CN105097675B (zh) * 2015-09-22 2018-01-30 深圳市华星光电技术有限公司 阵列基板及其制备方法
KR102566630B1 (ko) * 2015-12-30 2023-08-16 엘지디스플레이 주식회사 유기발광표시장치
JP6673731B2 (ja) * 2016-03-23 2020-03-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法
CN105867037A (zh) * 2016-06-17 2016-08-17 武汉华星光电技术有限公司 阵列基板、阵列基板的制备方法及液晶显示面板
US9704965B1 (en) * 2016-09-27 2017-07-11 International Business Machines Corporation Semiconductor device with self-aligned carbon nanotube gate
CN106847743B (zh) * 2017-02-07 2019-12-24 武汉华星光电技术有限公司 Tft基板及其制作方法
KR102536816B1 (ko) * 2017-09-15 2023-05-24 엘지디스플레이 주식회사 박막 트랜지스터 및 표시 장치
US10424628B2 (en) * 2018-01-09 2019-09-24 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of OLED backplane
KR20200110554A (ko) 2019-03-14 2020-09-24 삼성디스플레이 주식회사 표시 장치
WO2021081992A1 (en) * 2019-11-01 2021-05-06 Boe Technology Group Co., Ltd. Thin film transistor, fabricating method thereof, and display apparatus

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275449A (ja) * 1992-03-26 1993-10-22 Seiko Epson Corp 薄膜半導体装置及びその製造方法
JPH07193252A (ja) * 1993-12-27 1995-07-28 Toshiba Corp 薄膜トランジスタ及びその製造方法
CN101206325A (zh) * 2006-12-22 2008-06-25 Lg.菲利浦Lcd株式会社 具有光敏元件的液晶显示器件及其制造方法
US20110024763A1 (en) * 2009-07-30 2011-02-03 Hitachi Display, Ltd. Display device and manufacturing method thereof
CN103107095A (zh) * 2013-01-25 2013-05-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611148B1 (ko) * 2003-11-25 2006-08-09 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 사용하는 유기전계발광소자
TWI337754B (en) * 2007-04-20 2011-02-21 Au Optronics Corp Semiconductor structure of display device and method for fabricating the same
WO2009011310A1 (ja) * 2007-07-19 2009-01-22 Sharp Kabushiki Kaisha 表示装置及びその製造方法
JP2009206434A (ja) * 2008-02-29 2009-09-10 Hitachi Displays Ltd 表示装置およびその製造方法
JP2010039393A (ja) * 2008-08-07 2010-02-18 Hitachi Displays Ltd 表示装置及び表示装置の製造方法
CN102709185A (zh) * 2011-07-25 2012-10-03 京东方科技集团股份有限公司 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板
CN103296034A (zh) 2013-05-28 2013-09-11 京东方科技集团股份有限公司 一种阵列基板、制备方法以及显示装置
CN104143533B (zh) * 2014-08-07 2017-06-27 深圳市华星光电技术有限公司 高解析度amoled背板制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275449A (ja) * 1992-03-26 1993-10-22 Seiko Epson Corp 薄膜半導体装置及びその製造方法
JPH07193252A (ja) * 1993-12-27 1995-07-28 Toshiba Corp 薄膜トランジスタ及びその製造方法
CN101206325A (zh) * 2006-12-22 2008-06-25 Lg.菲利浦Lcd株式会社 具有光敏元件的液晶显示器件及其制造方法
US20110024763A1 (en) * 2009-07-30 2011-02-03 Hitachi Display, Ltd. Display device and manufacturing method thereof
CN103107095A (zh) * 2013-01-25 2013-05-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016206394A1 (en) * 2015-06-25 2016-12-29 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and display device having the same, and fabricating method thereof
US9711602B2 (en) 2015-06-25 2017-07-18 Boe Technology Group Co., Ltd. Method of making thin film transistor array and source/drain contact via-interconnect structures formed thereby
CN105206626A (zh) * 2015-11-09 2015-12-30 深圳市华星光电技术有限公司 阵列基板及其制备方法、显示装置
CN105206626B (zh) * 2015-11-09 2018-11-20 深圳市华星光电技术有限公司 阵列基板及其制备方法、显示装置
US10644159B2 (en) 2015-11-09 2020-05-05 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate, method for manufacturing array substrate, and display device
CN105679775A (zh) * 2016-04-21 2016-06-15 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板和显示装置
CN105679775B (zh) * 2016-04-21 2019-04-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板和显示装置
CN106601778B (zh) * 2016-12-29 2019-12-24 深圳市华星光电技术有限公司 Oled背板及其制作方法
CN106601778A (zh) * 2016-12-29 2017-04-26 深圳市华星光电技术有限公司 Oled背板及其制作方法
CN108461520A (zh) * 2018-01-09 2018-08-28 深圳市华星光电半导体显示技术有限公司 一种oled背板及其制备方法
WO2019136819A1 (zh) * 2018-01-09 2019-07-18 深圳市华星光电半导体显示技术有限公司 一种oled背板及其制备方法
WO2020134957A1 (zh) * 2018-12-24 2020-07-02 惠科股份有限公司 显示面板、显示面板的制造方法和显示装置
CN110073486A (zh) * 2019-01-03 2019-07-30 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
US11360357B2 (en) 2019-01-03 2022-06-14 Beijing Boe Display Technology Co., Ltd. Display substrate and manufacturing method thereof, display device
CN110073486B (zh) * 2019-01-03 2023-10-20 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
WO2020140232A1 (zh) * 2019-01-03 2020-07-09 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN110600369A (zh) * 2019-08-09 2019-12-20 长江存储科技有限责任公司 半导体器件的制备方法及半导体器件
CN110600381A (zh) * 2019-08-26 2019-12-20 深圳市华星光电半导体显示技术有限公司 阵列基板和阵列基板的制备方法
US11424337B2 (en) 2019-08-26 2022-08-23 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, manufacturing method thereof, and display panel
CN110504164B (zh) * 2019-08-27 2022-04-15 京东方科技集团股份有限公司 薄膜晶体管及其制造方法和显示装置
CN110504164A (zh) * 2019-08-27 2019-11-26 京东方科技集团股份有限公司 薄膜晶体管及其制造方法和显示装置
CN111415995A (zh) * 2020-04-01 2020-07-14 合肥鑫晟光电科技有限公司 一种显示面板、其制作方法及显示装置
CN111415995B (zh) * 2020-04-01 2023-05-26 合肥鑫晟光电科技有限公司 一种显示面板、其制作方法及显示装置
CN111863839A (zh) * 2020-07-27 2020-10-30 合肥鑫晟光电科技有限公司 一种阵列基板、其制备方法及显示面板
CN111863839B (zh) * 2020-07-27 2023-09-22 合肥鑫晟光电科技有限公司 一种阵列基板、其制备方法及显示面板

Also Published As

Publication number Publication date
CN104362125B (zh) 2017-10-13
US9627461B2 (en) 2017-04-18
WO2016045270A1 (zh) 2016-03-31
US20160351643A1 (en) 2016-12-01

Similar Documents

Publication Publication Date Title
CN104362125A (zh) 阵列基板及其制作方法、显示装置
US9748280B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
US9312277B2 (en) Array substrate for display device and method of fabricating the same
US9991295B2 (en) Array substrate manufactured by reduced times of patterning processes manufacturing method thereof and display apparatus
US9054195B2 (en) Array substrate, method for fabricating the same, and display device
WO2014166176A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
US9524991B2 (en) Array substrate and manufacturing method thereof and display apparatus
CN103383945B (zh) 一种阵列基板、显示装置及阵列基板的制造方法
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
EP3327763B1 (en) Method for manufacturing array substrate, array substrate, and display device
US10192993B2 (en) Thin film transfer, manufacturing method thereof, array substrate and manufacturing method thereof
JP2019537282A (ja) アレイ基板とその製造方法及び表示装置
WO2013170574A1 (zh) 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
WO2015161523A1 (zh) 薄膜晶体管及有机发光二极管显示器制备方法
WO2015096307A1 (zh) 氧化物薄膜晶体管、显示器件、及阵列基板的制造方法
US9230995B2 (en) Array substrate, manufacturing method thereof and display device
WO2016123979A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
US9269637B2 (en) Thin film transistor substrate
KR101831080B1 (ko) 박막 트랜지스터 기판의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터 기판
KR101760946B1 (ko) 박막트랜지스터 어레이기판 제조방법
KR101257928B1 (ko) 박막 트랜지스터 및 그 제조방법
US9691836B2 (en) Pixel unit, array substrate, display device and method for manufacturing the same including MoW/Cu/MoW conductive line
JP4052804B2 (ja) 電極基板および電極基板の作製方法
KR101644321B1 (ko) 산화물 반도체층을 이용한 박막트랜지스터 기판 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant