CN110600381A - 阵列基板和阵列基板的制备方法 - Google Patents

阵列基板和阵列基板的制备方法 Download PDF

Info

Publication number
CN110600381A
CN110600381A CN201910788113.5A CN201910788113A CN110600381A CN 110600381 A CN110600381 A CN 110600381A CN 201910788113 A CN201910788113 A CN 201910788113A CN 110600381 A CN110600381 A CN 110600381A
Authority
CN
China
Prior art keywords
layer
substrate
interlayer dielectric
active layer
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910788113.5A
Other languages
English (en)
Inventor
江文娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201910788113.5A priority Critical patent/CN110600381A/zh
Priority to US16/619,017 priority patent/US11424337B2/en
Priority to PCT/CN2019/114127 priority patent/WO2021035931A1/zh
Publication of CN110600381A publication Critical patent/CN110600381A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种阵列基板和阵列基板的制备方法，阵列基板包括衬底、缓冲层、有源层、栅极绝缘层、栅极层、层间介质层、源漏极层和平坦化层；缓冲层形成在衬底的一侧，有源层形成在缓冲层远离所述衬底的一侧；栅极绝缘层形成在有源层和缓冲层上；栅极层形成在栅极绝缘层远离有源层的一侧，并图案化形成栅极；层间介质层形成在栅极层和栅极绝缘层上；源漏极层形成在层间介质层远离栅极层的一侧，并图案化形成源极和漏极，源极和漏极通过过孔与有源层连接，过孔形成在层间介质层和栅极绝缘层中；平坦化层形成在源漏极层远离层间介质层的一侧。通过将栅极绝缘层设置为整层结构，平坦化层更易填平，改善了显示效果。

Description

阵列基板和阵列基板的制备方法
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板和阵列基板的制备方法。
背景技术
目前金属氧化物半导体衬底的制备流程中，在衬底上依次制备有源层、栅极绝缘层、栅极、层间介质层、源漏极层和平坦化层，其中，栅极绝缘层和栅极沉积后，对栅极和栅极绝缘层进行一次刻蚀，然后再沉积层间介质层和其他膜层。由于栅极绝缘层刻蚀后有源层裸露，再沉积层间介质层，层间介质层对应沉积在有源层上的部分与对应沉积在栅极绝缘层上方的部分存在高度差，且高度差较大，在有源层上的高度要小于在栅极上方的高度，在后续形成平坦化层时，会造成平坦化层填平的段差较大，填平不佳，影响显示效果。
因此，现有的阵列基板存在平坦化层填平不佳的技术问题，需要改进。
发明内容
本发明提供一种阵列基板和阵列基板的制备方法，以缓解现有的阵列基板中平坦化层填平不佳的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明提供一种阵列基板，包括：
衬底：
缓冲层，形成在所述衬底的一侧；
有源层，形成在所述缓冲层远离所述衬底的一侧；
栅极绝缘层，形成在所述有源层和所述缓冲层上；
栅极层，形成在所述栅极绝缘层远离所述有源层的一侧，并图案化形成栅极；
层间介质层，形成在所述栅极层和所述栅极绝缘层上；
源漏极层，形成在所述层间介质层远离所述栅极层的一侧，并图案化形成源极和漏极，所述源极和所述漏极通过过孔与所述有源层连接，所述过孔形成在所述层间介质层和所述栅极绝缘层中；
平坦化层，形成在所述源漏极层远离所述层间介质层的一侧。
在本发明的阵列基板中，所述阵列基板还包括金属导体化层，所述金属导体化层形成在所述有源层和所述栅极绝缘层之间，所述金属导体化层对应所述有源层的导体化区。
在本发明的阵列基板中，所述金属导体化层的材料为铝和锰中的至少一种。
在本发明的阵列基板中，所述金属导体化层的厚度为20至50纳米。
本发明还提供一种阵列基板的制备方法，包括：
提供衬底；
在所述衬底的一侧制备缓冲层和有源层；
在所述有源层和所述缓冲层上形成栅极绝缘层，在所述栅极绝缘层上形成栅极层，将所述栅极层图案化形成栅极，在所述栅极和所述栅极绝缘层上形成层间介质层；
对所述栅极绝缘层和所述层间介质层刻蚀形成过孔；
在所述层间介质层远离所述栅极绝缘层的一侧形成源漏极层，并图案化形成源极和漏极，所述源极和所述漏极通过所述过孔与所述有源层连接；
在所述源漏极层远离所述层间介质层的一侧形成平坦化层。
在本发明的阵列基板的制备方法中，所述对所述栅极绝缘层和所述层间介质层刻蚀形成过孔的步骤包括：对所述栅极绝缘层和所述层间介质层采用干法刻蚀或湿法刻蚀。
在本发明的阵列基板的制备方法中，所述在所述衬底的一侧制备缓冲层和有源层的步骤包括：在所述衬底的一侧制备缓冲层、有源层和金属导体化层，所述金属导体化层对应所述有源层的导体化区。
在本发明的阵列基板的制备方法中，所述在所述衬底的一侧制备缓冲层、有源层和金属导体化层，所述金属导体化层对应所述有源层的导体化区的步骤包括：
在所述衬底的一侧依次沉积缓冲层、有源层和金属导体化层；
在所述金属导体化层远离所述有源层的一侧形成光阻层，并用半掩模工艺图案化形成光阻图案，所述光阻图案包括保留区和半保留区；
刻蚀未被所述光阻图案覆盖的金属导体化层和有源层；
对所述半保留区内的光阻图案进行干法灰化处理；
刻蚀与所述半保留区对应的金属导体化层；
剥离所述光阻图案，刻蚀后的金属导体化层与所述有源层的导体化区对应。
在本发明的阵列基板的制备方法中，所述在所述衬底的一侧制备缓冲层、有源层和金属导体化层，所述金属导体化层对应所述有源层的导体化区的步骤包括：在所述有源层上沉积铝或锰中的至少一种，形成金属导体化层。
在本发明的阵列基板的制备方法中，所述在所述衬底的一侧制备缓冲层、有源层和金属导体化层，所述金属导体化层对应所述有源层的导体化区的步骤包括：在所述有源层上沉积膜厚为20至50纳米的金属导体化层。
本发明的有益效果为：本发明提供一种阵列基板和阵列基板的制备方法，阵列基板包括衬底、缓冲层、有源层、栅极绝缘层、栅极层、层间介质层、源漏极层和平坦化层；缓冲层形成在所述衬底的一侧，有源层形成在所述缓冲层远离所述衬底的一侧；栅极绝缘层形成在所述有源层和所述缓冲层上；栅极层形成在所述栅极绝缘层远离所述有源层的一侧，并图案化形成栅极；层间介质层形成在所述栅极层和所述栅极绝缘层上；源漏极层形成在所述层间介质层远离所述栅极层的一侧，并图案化形成源极和漏极，所述源极和所述漏极通过过孔与所述有源层连接，所述过孔形成在所述层间介质层和所述栅极绝缘层中；平坦化层形成在所述源漏极层远离所述层间介质层的一侧。通过将栅极绝缘层形成在有源层和缓冲层上，即栅极绝缘层设置为整层结构，使得层间介质层各处距衬底的高度差减小，进而使得平坦化层填平时的的段差减小，平坦化层更易填平，改善了显示效果。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中的阵列基板的结构示意图；
图2为本发明实施例提供的阵列基板的第一种结构示意图；
图3为本发明实施例提供的阵列基板的第二种结构示意图；
图4为本发明实施例提供的阵列基板的制备方法的流程示意图；
图5为本发明实施例提供的阵列基板的制备方法的第一阶段示意图；
图6为本发明实施例提供的阵列基板的制备方法的第二阶段示意图；
图7为本发明实施例提供的阵列基板的制备方法的第三阶段示意图；
图8为本发明实施例提供的阵列基板的制备方法的第四阶段示意图；
图9为本发明实施例提供的阵列基板的制备方法的第五阶段示意图；
图10为本发明实施例提供的阵列基板的制备方法的第六阶段示意图；
图11为本发明实施例提供的阵列基板的制备方法的第七阶段示意图；
图12为本发明实施例提供的阵列基板的制备方法的第八阶段示意图；
图13为本发明实施例提供的阵列基板的制备方法的第九阶段示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相近的单元是用以相同标号表示。
本发明提供一种阵列基板的制备方法，以缓解现有的阵列基板中平坦化层填平不佳的技术问题。
如图2所示，本发明提供一种阵列基板，包括衬底101、缓冲层103、有源层104、栅极绝缘层107、栅极层、层间介质层109、源漏极层和平坦化层113。
衬底101可以是刚性衬底，也可以是柔性衬底，本发明对衬底101的材质不做限制。
缓冲层103形成在衬底101的一侧，在衬底101与缓冲层103之间，还形成有遮光层102。
遮光层102形成在衬底101的一侧，遮光层102的材料可以是能够反光的钼、铝、铜、铬、钨、钛、钽等金属或合金。
缓冲层103形成在遮光层102远离衬底101的一侧，且覆盖衬底101，缓冲层103的材料可为氧化硅、氮化硅等绝缘材料，在此不对其材料做特殊限定。
有源层104的材料为金属氧化物，例如铟镓锌氧化物(IGZO)，但不以此为限，还可以是铝锌氧化物(AZO)、铟锌氧化物(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、硼掺杂氧化锌(BZO)、镁掺杂氧化锌(MZO)中的一种或多种。此外，有源层104还可以是多晶硅材料或其它材料。
栅极绝缘层107形成在有源层104和缓冲层103上，即栅极绝缘层107为整层设置，覆盖有源层104和缓冲层103。栅极绝缘层107的材料可为氧化硅、氮化硅等绝缘材料。
栅极层形成在栅极绝缘层107远离有源层104的一侧，栅极层的材料可为钼、铝、铜，但不以此为限，还可以是铬、钨、钛、钽以及包含它们的合金等材料，在此不对其材料做特殊限定。栅极层经过蚀刻工艺图案化形成栅极108。
层间介质层109形成在栅极层和栅极绝缘层107上，即层间介质层109覆盖栅极层和栅极绝缘层107，层间介质层109材料可为氧化硅或氮化硅等绝缘材料。
源漏极层形成在层间介质层109远离栅极层的一侧，源漏极层的材料可为钼、铝、铜，但不以此为限，还可以是铬、钨、钛、钽以及包含它们的合金等材料，经蚀刻工艺图案化形成源极110和漏极111，源极110和漏极111通过过孔10与有源层104连接，过孔10形成在层间介质层109和栅极绝缘层107中。
平坦化层113形成在源漏极层远离层间介质层109的一侧，在平坦化层113和源漏极层之间还形成有钝化层112。
钝化层112的材料可以是氧化硅或氮化硅等无机材料。平坦化层113的材料为光刻胶，通过涂布的方式形成在钝化层112上，刻蚀钝化层112和平坦化层113形成第一过孔20，再在平坦化层113上用物理气相沉积的方式形成像素电极层，经蚀刻工艺图案化形成像素电极114，像素电极114通过第一过孔20与漏极111连接。
在现在技术中，如图1所示，在阵列基板的制备过程中，沉积栅极绝缘层107和栅极层后，先刻蚀栅极层形成栅极108，再以栅极108自对准，对栅极绝缘层107进行刻蚀，形成的栅极绝缘层107的面积等于或略大于栅极108的面积，随后再在栅极绝缘层107上形成层间介质层109、源漏极层、钝化层112和平坦化层113。
由于形成层间介质层109时，层间介质层109的厚度在各处均相等，而栅极绝缘层107存在刻蚀部分和保留部分，在刻蚀部分去除后，该区域内层间介质层109直接沉积在有源层104和缓冲层103上，而另一部分层间介质层109沉积在栅极绝缘层107的保留部分上，最终造成层间介质层109对应沉积在栅极绝缘层107上方的部分距衬底101较高，对应沉积在其他膜层的部分距衬底101较低。
形成源漏极层并图案化形成源极110和漏极111后，再沉积钝化层112。形成钝化层112时原理相同，钝化层112对应沉积在栅极绝缘层107上方的部分距衬底101最高，对应沉积在源极110和漏极111上的部分距衬底101较高，对应沉积在其他膜层的部分距衬底101最低。
在钝化层112完成后，需要在钝化层112上沉积平坦化层113，平坦化层113用于使阵列基板平坦化，因此平坦化层113需要将下方凹凸不平的钝化层112填平。由于栅极绝缘层107刻蚀后再形成其他膜层，使得钝化层112的高度差较大，在填平时，在钝化层112距衬底101最高的部分，平坦化层113需填平的高度为H3，在钝化层112距衬底101较高的部分，平坦化层113需填平的高度为H2，而在钝化层112距衬底101最低的部分，平坦化层113需填平的高度为H1，H1与H3之间的差值较大，过高的段差最终会造成平坦化层113的填平效果不佳，造成像素显示不均，影响显示效果。
本发明通过将栅极绝缘层107整层设置，在形成层间介质层109和钝化层112时，均对应栅极绝缘层107沉积，层间介质层109距衬底101的高度差减小，钝化层112距衬底101的高度差也减小。在平坦化层113需要将钝化层112填平时，在保证阵列基板的整体厚度相同的情况下，H1的高度和现有技术中相同，而H3的高度相对于现有技术减小，即钝化层112在该处对应栅极绝缘层107沉积，高度增大，H1减小，最后H1与H3的差值减小，平坦化层113的断差减小，从而更易填平，改善了显示效果。
在一种实施例中，如图3所示，阵列基板还包括金属导体化层105，金属导体化层105形成在有源层104和栅极绝缘层107之间，金属导体化层105对应有源层104的导体化区。
在阵列基板制备过程中，需要对有源层104进行导体化，导体化的方式有多种，如离子掺杂和在有源层上增加导体化层等。在本实施例中，采用在有源层104上设置金属导体化层105的方式对有源层104进行导体化，即金属导体化层105对应有源层104的导体化区，后续源极110和漏极111通过过孔10与金属导体化层105连接。金属导体化层105的材料可以是铝或锰中的至少一种，金属导体化层105的厚度为20至50纳米。
如图3所示，当采用金属导体化层105来进行有源层104导体化时，相对于采用离子掺杂技术，有源层104的导体化区上方沉积的层间介质层109和钝化层112距衬底101的高度，相对于图2中对应位置的高度来讲均增大，因此在最终平坦化层113填平时，图3中高度H2相对于图2中高度H2减小，在一定程度上进一步提高了平坦化层113的平坦度，改善了显示效果。
如图4所示，本发明还提供一种阵列基板的制备方法，具体步骤包括：
S1：提供衬底；
S2：在衬底的一侧制备缓冲层和有源层；
S3：在有源层和缓冲层上形成栅极绝缘层，在栅极绝缘层上形成栅极层，将栅极层图案化形成栅极，在栅极和栅极绝缘层上形成层间介质层；
S4：对栅极绝缘层和层间介质层刻蚀形成过孔；
S5：在层间介质层远离栅极绝缘层的一侧形成源漏极层，并图案化形成源极和漏极，源极和漏极通过过孔与有源层连接；
S6：在源漏极层远离层间介质层的一侧形成平坦化层。
下面结合图1至图13对该制备方法进行具体说明。
在S1中，提供衬底101。如图5所示，衬底101可以是刚性衬底，也可以是柔性衬底。
在S2中，在衬底101的一侧制备缓冲层103和有源层104。
如图5所示，在衬底101与缓冲层103之间，还形成有遮光层102。
遮光层102形成在衬底101的一侧，遮光层102的材料可以是能够反光的钼、铝、铜、铬、钨、钛、钽等金属或合金，可通过物理气相溅射、化学气相沉积等工艺在衬底101的表面形成遮光材料层，再对遮光材料层进行图案化处理，得到遮光层102，遮光层102覆盖部分区域的衬底101。图案化处理的方式可以是湿法或干法刻蚀。当然，也可通过印刷等其它方式形成遮光层102。
缓冲层103形成在遮光层102远离衬底101的一侧，且覆盖衬底101。
有源层104形成在缓冲层103上，有源层104形成后，还需要对其导体化。有源层104导体化的方法有多种，如离子掺杂或设置金属导体化层等。在本实施例中，采用在有源层104上设置金属导体化层105的方式对有源层104进行导体化。
在衬底101一侧制备缓冲层103、有源层104和金属导体化层105的步骤具体包括：
S21：在衬底101的一侧依次形成缓冲层103、有源层104和金属导体化层105。
缓冲层103的材料可为氧化硅、氮化硅等绝缘材料，在此不对其材料做特殊限定。缓冲层103可以通过化学气相沉积的方式形成。
有源层104的材料为金属氧化物，例如铟镓锌氧化物(IGZO)，但不以此为限，还可以是铝锌氧化物(AZO)、铟锌氧化物(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、硼掺杂氧化锌(BZO)、镁掺杂氧化锌(MZO)中的一种或多种。此外，有源层104还可以是多晶硅材料或其它材料。有源层104可通过化学气相沉积、物理气相沉积或其它工艺形成。在本步骤中，有源层104为整层设置。
金属导体化层105形成在有源层104远离缓冲层103的一侧，金属导体化层105的材料可以是铝或者锰，金属导体化层105的膜厚可以是20至50纳米，可以通过物理气相沉积的方式形成。在本步骤中，金属导体化层105也为整层设置。
S22：在金属导体化层105远离有源层104的一侧形成光阻层，并用半掩模工艺图案化形成光阻图案106，光阻图案106包括保留区12和半保留区11。
如图5和图6所示，先在金属导体化层105上形成光阻层，可通过旋涂或其他方式形成，然后用半掩膜板对光阻层进行曝光显影图案化，半掩膜板包括透光区、半透光区和不透光区，在曝光显影后，光阻层对应透光区的部分被完全去除，剩下的部分形成光阻图案106，光阻图案106包括保留区12和半保留区11，保留区12对应不透光区，半保留区12对应半透光区，其中光阻图案106在半保留区11内的厚度小于在保留区12内的厚度。
S23：刻蚀未被光阻图案106覆盖的金属导体化层105和有源层104。刻蚀结果如图6所示，可以采用湿法刻蚀方式，刻蚀完后金属导体化层105和有源层104剩下被光阻图案106覆盖的部分。
S24：对半保留区11内的光阻图案106进行干法灰化处理。如图7所示，对半保留区11内的光阻图案106灰化处理后，半保留区11内的光阻图案106被去除，仅剩下保留区12内的光阻图案106。
S25：刻蚀与半保留区11对应的金属导体化层105。如图8所示，对金属导体化层105进行第二次刻蚀，刻蚀可以采用湿法刻蚀的方式，刻蚀结束后，剩下的金属导体化层105仅包括对应保留区12的部分。
S26：剥离光阻图案106，对有源层104导体化，刻蚀后的金属导体化层105与有源层104的导体化区对应。如图9所示，将光阻图案106剥离，剥离可采用湿法剥离或干法剥离，剥离后剩下图案化的有源层104和金属导体化层105，再进行高温退火工艺实现有源层104的导体化。
导体化后有源层104包括沟道区21和导体化区22，其中沟道区21与光阻图案106的半保留区11对应，导体化区22与光阻图案106的保留区12对应，由于刻蚀后的金属导体化层105仅包括对应光阻图案106中保留区12的部分，即刻蚀后的金属导体化层105与有源层104的导体化区对应。
通过上述步骤S21至S26，形成有源层104和金属导体化层105，本发明采用半掩膜黄光工艺进行有源层104与金属导体化层105的定义，但不限于此。
在S3中，在有源层104和缓冲层103上形成栅极绝缘层107，在栅极绝缘层107上形成栅极层，将栅极层图案化形成栅极108，在栅极108和栅极绝缘层107上形成层间介质层109。
如图10所示，栅极绝缘层107的材料可为氧化硅、氮化硅等绝缘材料，在此不对其材料做特殊限定，栅极绝缘层107采用化学气相沉积或其它工艺整面形成在有源层104上的金属导体化层105上，并延伸覆盖有源层104和缓冲层103，即栅极绝缘层107形成在有源层104和缓冲层103上。
栅极层的材料可为钼、铝、铜，但不以此为限，还可以是铬、钨、钛、钽以及包含它们的合金等材料，在此不对其材料做特殊限定。栅极层可通过物理气相沉积或其它工艺形成在在栅绝缘层107上，经过蚀刻工艺图案化形成栅极108。
层间介质层109形成在栅极108上，并延伸覆盖栅极绝缘层107，即层间介质层109形成在栅极108和栅极绝缘层107上。层间介质层109材料可为氧化硅或氮化硅等绝缘材料，通过化学气相沉积或其它工艺形成。
在S4中，对栅极绝缘层107和层间介质层108刻蚀形成过孔10，过孔10对应有源层104的导体化区22。
如图11所示，同时对层间介质层108与栅极绝缘层107进行蚀刻，刻蚀停止层为金属导体化层105，由于金属导体化层105也对应有源层104的导体化区22，即过孔10与金属导体化层105对应。栅极绝缘层107蚀刻时利用层间介质层109自对准工艺完成蚀刻。
本专利湿法蚀刻形成栅极后，暂不进行栅极绝缘层107蚀刻，而是先沉积层间介质层109，黄光工艺定义蚀刻区域，再同步蚀刻层间介质层109和栅极绝缘层107，到达金属导体化层105停止，可节省一道蚀刻步骤，提升产能。
此外，由于栅极绝缘层107为整层设置，在后续形成其他膜层时，有源层104没有裸露在外，而是被栅极绝缘层107保护，因此后续制程不会对有源层104造成影响。
在一种实施例中，可采用干法刻蚀形成过孔10，干法刻蚀采用的气体为氟系气体。
在一种实施例中，可采用湿法刻蚀形成过孔10，湿法刻蚀采用氢氟酸。
在一种实施例中，可采用湿法刻蚀以及干法刻蚀形成过孔10，先用氢氟酸湿法刻蚀，再采用氟系气体干法刻蚀。
在S5中，在层间介质层109远离栅极绝缘层107的一侧形成源漏极层，图案化形成源极110和漏极111，源极110和漏极111通过过孔10与金属导体化层105连接。
如图12中所示，源漏极层的材料可为钼、铝、铜，但不以此为限，还可以是铬、钨、钛、钽以及包含它们的合金等材料，通过物理气相沉积或其他工艺形成在层间介质层109上，经蚀刻工艺图案化形成源极110和漏极111，源极110和漏极111通过过孔10与金属导体化层105连接。
在S6中，在源漏极层远离层间介质层109的一侧形成平坦化层113。
如图13中所示，在形成平坦化层113之前还形成有钝化层112，钝化层112的材料可以是氧化硅或氮化硅等无机材料，通过化学气相沉积或其他工艺形成在源漏极层上。平坦化层113的材料为光刻胶，通过涂布的方式形成在钝化层112上，刻蚀钝化层112和平坦化层113形成过孔(图未示出)，再在平坦化层113上用物理气相沉积的方式形成像素电极层，经蚀刻工艺图案化形成像素电极114，像素电极114通过过孔与漏极111连接。
如图1所示，现有技术中，在阵列基板的制备过程中，沉积栅极绝缘层107和栅极层后，先刻蚀栅极层形成栅极108，再以栅极108自对准，对栅极绝缘层107进行刻蚀，形成的栅极绝缘层107的面积等于或略大于栅极108的面积，随后再在栅极绝缘层107上形成层间介质层109、源漏极层、钝化层112和平坦化层113。
由于形成层间介质层109时，层间介质层109的厚度在各处均相等，而栅极绝缘层107存在刻蚀部分和保留部分，在刻蚀部分去除后，该区域内层间介质层109直接沉积在有源层104和缓冲层103上，而另一部分层间介质层109沉积在栅极绝缘层107的保留部分上，最终造成层间介质层109对应沉积在栅极绝缘层107上方的部分距衬底101较高，对应沉积在其他膜层的部分距衬底101较低。
形成源漏极层并图案化形成源极110和漏极111后，再沉积钝化层112。形成钝化层112时原理相同，钝化层112对应沉积在栅极绝缘层107上方的部分距衬底101最高，对应沉积在源极110和漏极111上的部分距衬底101较高，对应沉积在其他膜层的部分距衬底101最低。
在钝化层112完成后，需要在钝化层112上沉积平坦化层113，平坦化层113用于使阵列基板平坦化，因此平坦化层113需要将下方凹凸不平的钝化层112填平。由于栅极绝缘层107刻蚀后再形成其他膜层，使得钝化层112的高度差较大，在填平时，在钝化层112距衬底101最高的部分，平坦化层113需填平的高度为H3，在钝化层112距衬底101较高的部分，平坦化层113需填平的高度为H2，而在钝化层112距衬底101最低的部分，平坦化层113需填平的高度为H1，H1与H3之间的差值较大，过高的段差最终会造成平坦化层113的填平效果不佳，造成像素显示不均，影响显示效果。
本发明通过将栅极绝缘层107整层设置，在形成层间介质层109和钝化层112时，均对应栅极绝缘层107沉积，层间介质层109距衬底101的高度差减小，钝化层112距衬底101的高度差也减小。在平坦化层113需要将钝化层112填平时，在保证阵列基板的整体厚度相同的情况下，H1的高度和现有技术中相同，而H3的高度相对于现有技术减小，即钝化层112在该处对应栅极绝缘层107沉积，高度增大，H1减小，最后H1与H3的差值减小，平坦化层113的断差减小，从而更易填平，改善了显示效果。
此外，当采用金属导体化层105来进行有源层104导体化时，有源层104的导体化区上方沉积的层间介质层109和钝化层112距衬底101的高度，相对于有源层104采用离子掺杂方式时对应位置的高度来讲均增大，因此在最终平坦化层113填平时，图13中高度H2相对于图2中高度H2减小，在一定程度上进一步提高了平坦化层113的平坦度，改善了显示效果。
根据上述实施例可知：
本发明提供一种阵列基板和阵列基板的制备方法，阵列基板包括衬底、缓冲层、有源层、栅极绝缘层、栅极层、层间介质层、源漏极层和平坦化层；缓冲层形成在衬底的一侧，有源层形成在缓冲层远离所述衬底的一侧；栅极绝缘层形成在有源层和缓冲层上；栅极层形成在栅极绝缘层远离有源层的一侧，并图案化形成栅极；层间介质层形成在栅极层和栅极绝缘层上；源漏极层形成在层间介质层远离栅极层的一侧，并图案化形成源极和漏极，源极和漏极通过过孔与有源层连接，过孔形成在层间介质层和栅极绝缘层中；平坦化层形成在源漏极层远离层间介质层的一侧。通过将栅极绝缘层设置为整层结构，使得层间介质层各处距衬底的高度差减小，进而使得平坦化层填平时的的段差减小，平坦化层更易填平，改善了显示效果。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种阵列基板，其特征在于，包括：
衬底：
缓冲层，形成在所述衬底的一侧；
有源层，形成在所述缓冲层远离所述衬底的一侧；
栅极绝缘层，形成在所述有源层和所述缓冲层上；
栅极层，形成在所述栅极绝缘层远离所述有源层的一侧，并图案化形成栅极；
层间介质层，形成在所述栅极层和所述栅极绝缘层上；
源漏极层，形成在所述层间介质层远离所述栅极层的一侧，并图案化形成源极和漏极，所述源极和所述漏极通过过孔与所述有源层连接，所述过孔形成在所述层间介质层和所述栅极绝缘层中；
平坦化层，形成在所述源漏极层远离所述层间介质层的一侧。
2.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括金属导体化层，所述金属导体化层形成在所述有源层和所述栅极绝缘层之间，所述金属导体化层对应所述有源层的导体化区。
3.如权利要求2所述的阵列基板，其特征在于，所述金属导体化层的材料为铝和锰中的至少一种。
4.如权利要求2所述的阵列基板，其特征在于，所述金属导体化层的厚度为20至50纳米。
5.一种阵列基板的制备方法，其特征在于，包括：
提供衬底；
在所述衬底的一侧制备缓冲层和有源层；
在所述有源层和所述缓冲层上形成栅极绝缘层，在所述栅极绝缘层上形成栅极层，将所述栅极层图案化形成栅极，在所述栅极和所述栅极绝缘层上形成层间介质层；
对所述栅极绝缘层和所述层间介质层刻蚀形成过孔；
在所述层间介质层远离所述栅极绝缘层的一侧形成源漏极层，并图案化形成源极和漏极，所述源极和所述漏极通过所述过孔与所述有源层连接；
在所述源漏极层远离所述层间介质层的一侧形成平坦化层。
6.如权利要求5所述的阵列基板的制备方法，其特征在于，所述对所述栅极绝缘层和所述层间介质层刻蚀形成过孔的步骤包括：对所述栅极绝缘层和所述层间介质层采用干法刻蚀或湿法刻蚀。
7.如权利要求5所述的阵列基板的制备方法，其特征在于，所述在所述衬底的一侧制备缓冲层和有源层的步骤包括：在所述衬底的一侧制备缓冲层、有源层和金属导体化层，所述金属导体化层对应所述有源层的导体化区。
8.如权利要求7所述的阵列基板的制备方法，其特征在于，所述在所述衬底的一侧制备缓冲层、有源层和金属导体化层，所述金属导体化层对应所述有源层的导体化区的步骤包括：
在所述衬底的一侧依次沉积缓冲层、有源层和金属导体化层；
在所述金属导体化层远离所述有源层的一侧形成光阻层，并用半掩模工艺图案化形成光阻图案，所述光阻图案包括保留区和半保留区；
刻蚀未被所述光阻图案覆盖的金属导体化层和有源层；
对所述半保留区内的光阻图案进行干法灰化处理；
刻蚀与所述半保留区对应的金属导体化层；
剥离所述光阻图案，刻蚀后的金属导体化层与所述有源层的导体化区对应。
9.如权利要求7所述的阵列基板的制备方法，其特征在于，所述在所述衬底的一侧制备缓冲层、有源层和金属导体化层，所述金属导体化层对应所述有源层的导体化区的步骤包括：在所述有源层上沉积铝或锰中的至少一种，形成金属导体化层。
10.如权利要求7所述的阵列基板的制备方法，其特征在于，所述在所述衬底的一侧制备缓冲层、有源层和金属导体化层，所述金属导体化层对应所述有源层的导体化区的步骤包括：在所述有源层上沉积膜厚为20至50纳米的金属导体化层。
CN201910788113.5A 2019-08-26 2019-08-26 阵列基板和阵列基板的制备方法 Pending CN110600381A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910788113.5A CN110600381A (zh) 2019-08-26 2019-08-26 阵列基板和阵列基板的制备方法
US16/619,017 US11424337B2 (en) 2019-08-26 2019-10-29 Array substrate, manufacturing method thereof, and display panel
PCT/CN2019/114127 WO2021035931A1 (zh) 2019-08-26 2019-10-29 阵列基板、阵列基板的制备方法和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910788113.5A CN110600381A (zh) 2019-08-26 2019-08-26 阵列基板和阵列基板的制备方法

Publications (1)

Publication Number Publication Date
CN110600381A true CN110600381A (zh) 2019-12-20

Family

ID=68855573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910788113.5A Pending CN110600381A (zh) 2019-08-26 2019-08-26 阵列基板和阵列基板的制备方法

Country Status (3)

Country Link
US (1) US11424337B2 (zh)
CN (1) CN110600381A (zh)
WO (1) WO2021035931A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111415946A (zh) * 2020-03-27 2020-07-14 武汉华星光电半导体显示技术有限公司 阵列基板以及显示面板
CN112420741A (zh) * 2020-11-05 2021-02-26 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板
CN117440711A (zh) * 2023-10-19 2024-01-23 惠科股份有限公司 阵列基板及其制备方法、显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103700706A (zh) * 2013-12-16 2014-04-02 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其各自制备方法、以及显示装置
CN103922321A (zh) * 2014-03-21 2014-07-16 京东方科技集团股份有限公司 石墨烯的制备方法、薄膜晶体管、阵列基板及显示面板
CN104362125A (zh) * 2014-09-25 2015-02-18 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US20160293771A1 (en) * 2014-08-19 2016-10-06 Boe Technology Group Co., Ltd. Thin film transistor and its manufacturing method, array substrate and its manufacturing method, and display device
CN107369772A (zh) * 2016-05-11 2017-11-21 三星显示有限公司 有机发光二极管
CN108682653A (zh) * 2018-04-28 2018-10-19 武汉华星光电技术有限公司 阵列基板及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6395586B1 (en) * 1999-02-03 2002-05-28 Industrial Technology Research Institute Method for fabricating high aperture ratio TFT's and devices formed
KR100626008B1 (ko) * 2004-06-30 2006-09-20 삼성에스디아이 주식회사 박막 트랜지스터, 및 이를 구비한 평판표시장치
KR20120093864A (ko) * 2009-10-09 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20140027762A1 (en) * 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
CN103681659B (zh) * 2013-11-25 2016-03-02 京东方科技集团股份有限公司 一种阵列基板、制备方法以及显示装置
CN104218041B (zh) * 2014-08-15 2017-12-08 京东方科技集团股份有限公司 阵列基板及制备方法和显示装置
KR102373434B1 (ko) * 2014-11-07 2022-03-14 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
CN104952934B (zh) * 2015-06-25 2018-05-01 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板、显示面板
CN104965365A (zh) * 2015-07-14 2015-10-07 深圳市华星光电技术有限公司 液晶显示面板及其阵列基板
CN105159486A (zh) * 2015-07-14 2015-12-16 京东方科技集团股份有限公司 Ads阵列基板及其制作方法、显示器件
CN105118864B (zh) * 2015-08-14 2018-06-26 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示器件
CN105428313A (zh) * 2016-01-05 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
US10896921B2 (en) 2018-04-28 2021-01-19 Wuhan China Star Optoelectronics Technology Co., Ltd. Manufacturing method of array substrate
CN109300840B (zh) * 2018-09-30 2021-03-09 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103700706A (zh) * 2013-12-16 2014-04-02 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其各自制备方法、以及显示装置
CN103922321A (zh) * 2014-03-21 2014-07-16 京东方科技集团股份有限公司 石墨烯的制备方法、薄膜晶体管、阵列基板及显示面板
US20160293771A1 (en) * 2014-08-19 2016-10-06 Boe Technology Group Co., Ltd. Thin film transistor and its manufacturing method, array substrate and its manufacturing method, and display device
CN104362125A (zh) * 2014-09-25 2015-02-18 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN107369772A (zh) * 2016-05-11 2017-11-21 三星显示有限公司 有机发光二极管
CN108682653A (zh) * 2018-04-28 2018-10-19 武汉华星光电技术有限公司 阵列基板及其制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111415946A (zh) * 2020-03-27 2020-07-14 武汉华星光电半导体显示技术有限公司 阵列基板以及显示面板
CN111415946B (zh) * 2020-03-27 2022-08-05 武汉华星光电半导体显示技术有限公司 阵列基板以及显示面板
CN112420741A (zh) * 2020-11-05 2021-02-26 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板
CN112420741B (zh) * 2020-11-05 2023-12-05 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板
CN117440711A (zh) * 2023-10-19 2024-01-23 惠科股份有限公司 阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
US11424337B2 (en) 2022-08-23
WO2021035931A1 (zh) 2021-03-04
US20210367052A1 (en) 2021-11-25

Similar Documents

Publication Publication Date Title
US7632694B2 (en) Manufacturing method for a TFT electrode for preventing metal layer diffusion
CN110600381A (zh) 阵列基板和阵列基板的制备方法
US20140145179A1 (en) Tft, method of manufacturing the tft, and method of manufacturing organic light emitting display device including the tft
CN107403758B (zh) 阵列基板及其制备方法、显示装置
JP2007157916A (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
CN104701150A (zh) 晶体管的形成方法
CN111129104B (zh) 一种显示面板及显示面板制程方法
WO2013127202A1 (zh) 阵列基板的制造方法及阵列基板、显示器
TWI538024B (zh) 半導體元件及其製造方法
KR20150004536A (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
CN110610964A (zh) 有机发光显示面板及其制备方法
KR101854197B1 (ko) 표시 기판 및 이의 제조 방법
CN112071867A (zh) 主动开关阵列基板、薄膜晶体管阵列基板的制造方法
WO2017193637A1 (zh) 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置
KR101087880B1 (ko) 반도체 소자의 제조방법
TWI471948B (zh) 氧化物薄膜電晶體製程方法
KR20160087024A (ko) 박막트랜지스터 및 그의 제조방법
CN111293153A (zh) 一种显示面板及显示面板制程方法
CN111048592A (zh) 一种薄膜场效应晶体管结构及制作方法
TW201535688A (zh) 畫素結構與其製造方法
JP2011204997A (ja) 半導体装置の製造方法及び半導体装置
US20140042642A1 (en) Conductive line of semiconductor device and method of fabricating the same
CN106910708B (zh) 具有局部互连结构的器件及其制造方法
CN113728442A (zh) 阵列基板及其制作方法
TW201351659A (zh) 薄膜電晶體及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191220

RJ01 Rejection of invention patent application after publication