CN111415946A - 阵列基板以及显示面板 - Google Patents
阵列基板以及显示面板 Download PDFInfo
- Publication number
- CN111415946A CN111415946A CN202010228311.9A CN202010228311A CN111415946A CN 111415946 A CN111415946 A CN 111415946A CN 202010228311 A CN202010228311 A CN 202010228311A CN 111415946 A CN111415946 A CN 111415946A
- Authority
- CN
- China
- Prior art keywords
- layer
- grid
- insulating layer
- electrode plate
- inorganic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 71
- 229910052751 metal Inorganic materials 0.000 abstract description 33
- 239000002184 metal Substances 0.000 abstract description 33
- 238000000151 deposition Methods 0.000 abstract description 16
- 238000001312 dry etching Methods 0.000 abstract description 10
- 239000000463 material Substances 0.000 description 19
- 238000000034 method Methods 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 238000003860 storage Methods 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910018503 SF6 Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910004014 SiF4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910003910 SiCl4 Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000006460 hydrolysis reaction Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种阵列基板以及显示面板，该阵列基板包括衬底、第一栅极层、栅极绝缘层、第二栅极层，其中：所述第一栅极层图案化形成扫描信号线和第一电极板，所述第二栅极图案化形成复位走线和第二电极板，所述栅极绝缘层由一层或至少两层的无机层沉积而成，所述栅极层在所述第一电极板的对应位置设置有凹槽，所述第二电极板设置于所述凹槽中；由于无机层干蚀刻选择比较大，所述栅极绝缘层能在覆盖第一栅极层时实现较好的平坦化，从而缓解第二栅极层在刻蚀时在第一栅极层的边缘存在金属残留的问题，同时由于栅极绝缘层设置有凹槽，所述第二电极板设置在凹槽中，可以保证第一栅极和第二栅极间的电容不变。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板以及显示面板。
背景技术
当前阵列基板的第一栅极层在图案化处理后，会形成较陡的边缘，致使栅极绝缘层在覆盖第一栅极层时无法实现平坦化，从而导致第二栅极层刻蚀时，在第一栅极层的边缘存在金属残留；但如果加大栅极绝缘层厚度使其实现平坦化，又会导致第一栅极层和第二栅极层之间电容减少。
即当前阵列基板存在问题，需要改进。
发明内容
本发明提供一种阵列基板以及显示面板，以缓解当前阵列基板存在金属蚀刻后栅极间金属残留和栅极间电容减少的问题。
为解决上述问题，本发明提供的技术方案如下：
本发明提供一种阵列基板，其包括：
衬底；
第一栅极层，设置于衬底之上，图案化形成扫描信号线和第一电极板；
栅极绝缘层，设置于所述第一栅极层和所述衬底之上，且覆盖所述第一栅极层；
第二栅极层，设置于栅极绝缘层之上，所述第二栅极层图案化形成复位走线和第二电极板；
其中，所述栅极绝缘层在所述第一电极板的对应位置设置有凹槽，所述第二电极板设置于所述凹槽内。
在本发明实施例提供的阵列基板中，所述栅极绝缘层由至少两层无机层沉积而成。
在本发明实施例提供的阵列基板中，所述栅极绝缘层由两层无机层构成，所述两层栅极绝缘层为第一无机层和第二无机层，所述第二无机层设置在第一无机层远离衬底的一侧。
在本发明实施例提供的阵列基板中，所述凹槽贯穿所述第二无机层，且部分设置于第一无机层内。
在本发明实施例提供的阵列基板中，所述凹槽贯穿第二无机层至第一无机层表面。
在本发明实施例提供的阵列基板中，所述凹槽设置在第二无机层内且未贯穿第二无机层。
在本发明实施例提供的阵列基板中，在非凹槽区内，所述栅极绝缘层的厚度为2000至5000埃米。
在本发明实施例提供的阵列基板中，在凹槽区内，在凹槽区内，所述栅极绝缘层的厚度为500至3000埃米。
在本发明实施例提供的阵列基板中，所述凹槽的面积大于所述第一电极板的面积。
同时，本发明实施例提供一种显示面板，包括上述的阵列基板。
本发明的有益效果为：本发明提供一种阵列基板以及显示面板，该阵列基板包括：衬底、第一栅极层、栅极绝缘层、第二栅极层，其中所述第一栅极层图案化形成扫描信号线和第一电极板，所述第二栅极图案化形成复位走线和第二电极板，所述栅极绝缘层由一层或至少两层的无机层沉积而成，所述栅极层在所述第一电极板的对应位置设置有凹槽，所述第二电极板设置于所述凹槽中；由于多层无机层干蚀刻选择比较大，所述栅极绝缘层能在覆盖第一栅极层时实现较好的平坦化，从而缓解第二栅极层在刻蚀时在第一栅极层的边缘存在金属残留的问题，同时由于栅极绝缘层设置有凹槽，所述第二电极板设置在凹槽中，可以保证第一栅极和第二栅极间的电容不变。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的阵列基板的剖面示意图；
图2至图9为本发明实施例提供的显示面板的制备示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。
本发明针对当前显示屏技术存在金属蚀刻后栅极金属残留和栅极间电容减少的问题，本发明实施例可以缓解。
如图1所示，在一种实施例中，本发明提供一种阵列基板，包括：衬底(包括柔性衬底：阻隔层120、缓冲层130、有源层140、绝缘层15)；第一栅极层160，设置于衬底之上，图案化形成扫描信号线和第一电极板；栅极绝缘层，设置于第一栅极层之上，且覆盖所述第一栅极层；第二栅极层，设置于栅极绝缘层之上，所述第二栅极层图案化形成复位走线和第二电极板；其中，所述栅极绝缘层在所述第一电极板的对应位置设置有凹槽220，所述第二电极板设置于所述凹槽内。
在一种实施例中，为了保证存储电容的稳定性，所述第二电极板和所述第一电极板的大小相同，那么为了保证该效果，所述凹槽的面积大于所述第一电极板的面积；在一些实施例中，所述凹槽在所述衬底上的投影，覆盖所述第一电极板在所述衬底上的投影。
所述衬底包括：柔性衬底110，所述柔性衬底110材料通常为聚酰亚胺材料或其它柔性材料；阻隔层120，设置于所述柔性衬底之上，所述阻隔层120材料通常用于阻隔水氧，一般为无机材料；缓冲层130，设置于所阻隔层之上所述缓冲层130材料通常为隔绝水氧的无机材料；有源层140，图案化设置于所述缓冲层之上；绝缘层150，设置在于所述有源层之上，所述有源层140包括源极区141和漏极区142。
第一栅极层160，设置在所述绝缘层之上；栅极绝缘层170，设置在所述绝缘层之上，且覆盖第一栅极层160；第二栅极层180，设置在栅极绝缘层之上；介电质层190，设置在栅极绝缘层之上。
在一种实施例中，所述绝缘层150和栅极绝缘层170材料包括但不限于氮化硅、氧化硅和单晶硅。
在一种实施例中，所述栅极绝缘层由一层无机层沉积而成，所述凹槽设置在栅极绝缘层远离第一栅极的一侧，且未贯穿栅极绝缘层。
在一种实施例中，所述栅极绝缘层由两层无机层构成，所述无机层包括第一无机层和第二无机层，所述第一无机层和第二无机层的材料可以相同也可以不同。
在一种实施例中，所述第一无机层设置有第一凹槽，所述第二无机层设置有第二凹槽，所述第二凹槽设置在第一凹槽内，所述第一凹槽未贯穿第一无机层，所述第二电极板设置在第一凹槽内。
在一种实施例中，所述第一无机层未形成凹槽，所述第二无机层设置有凹槽，所述凹槽贯穿第二无机层至第一无机层表面。
在一种实施例中，所述第一无机层未形成凹槽，所述第二无机层设置有凹槽，所述凹槽设置在第二无机层远离衬底一侧且未贯穿第二无机层。
在一种实施例中，所述栅极绝缘层由两层以上的无机层沉积而成，所述多层无机层的材料可以相同也可以不同，
在一种实施例中，所述栅极绝缘层通过干刻蚀形成凹槽，所述多层无机层在远离衬底的一侧设置有凹槽且未贯穿栅极绝缘层。
在一种实施例中，所述凹槽由所述栅极绝缘层干刻蚀形成
在一种实施例中，所述凹槽为台阶结构或塔状结构。
在一种实施例中，在非凹槽区内，所述栅极绝缘层厚度为2000至5000埃米，在凹槽区中，所述栅极绝缘层厚度为500至3000埃米。
在一种实施例中，所述介电质层190材料通常为氧化物或氮化物。
针对当前显示屏技术存在金属蚀刻后栅极金属残留和栅极间电容减少的问题，本发明提供一种阵列基板及显示面板，该阵列基板包括：衬底、第一栅极层、栅极绝缘层、第二栅极层，其中：所述第一栅极层图案化形成扫描信号线和第一电极板，所述第二栅极图案化形成复位走线和第二电极板，所述栅极绝缘层由一层或至少两层的无机层沉积而成，所述栅极层在所述第一电极板的对应位置设置有凹槽，所述第二电极板设置于所述凹槽中；由于无机层干蚀刻选择比较大，所述栅极绝缘层能在覆盖第一栅极层时实现较好的平坦化，从而缓解第二栅极层在刻蚀时在第一栅极层的边缘存在金属残留的问题，同时由于栅极绝缘层设置有凹槽，所述第二电极板设置在凹槽中，可以保证第一栅极和第二栅极间的电容不变。
现结合图2至图7对本发明提供的显示面板的制备流程进行说明。
如图2所示，提供一玻璃基板，在玻璃基板的一表面涂布一层聚酰亚胺材料，形成柔性衬底110。在柔性衬底110上沉积无机材料，形成阻隔层120。阻隔层120通常为氧化硅用于阻挡外界杂质粒子进入。在阻隔层120上沉积具有阻隔水氧功能的无机材料，形成缓冲层130。缓冲层130一般采用氮化硅(SiNx)和氧化硅(SiOx)的叠层结构，氮化硅具有较强的离子阻隔能力和很好的水氧隔绝能力，能有效防止杂质在热制程中扩散到薄膜晶体管中，氧化硅与多晶硅的界面润湿性较好，能更好的作为形成有源层的基底材料。在缓冲层130上沉积有源层140。有源层140形成于缓冲层130之上，图案化形成有源区，有源区包括掺杂区141和沟道区142，有源层140的材料一般为非晶硅或多晶硅；在有源区上的局部位置分别对应形成第一过孔和第二过孔。
有源层140上沉积绝缘层150，所述绝缘层150，覆盖缓冲层130和有源层140，绝缘层150的材料包括但不限于氮化硅、氧化硅和多晶硅，氧化硅与多晶硅表面具有良好的晶界匹配、应力匹配和良好的台阶覆盖性，所述绝缘层150通常用化学气象法沉积而成。
在绝缘层150上沉积第一栅极金属层，通过一道光罩制程对所述金属层进行图案化处理，形成第一栅极层160。第一栅极层160包括存储电容的第一电极板、第一扫描信号线、第二扫描信号线、发光控制信号线、以及第三扫描信号线，第一金属层的材料一般为金属铝、铝合金、钛/铝/钛合金中的一种或几种。
如图3所示，在第一栅极层160上沉积栅极绝缘层170并平坦化处理，栅极绝缘层覆盖绝缘层140和第一栅极层150，栅极绝缘层材料与绝缘层材料可以相同也可以不同。所述栅极绝缘层材料包括但不限于氮化硅、氧化硅和多晶硅，氧化硅与多晶硅表面具有良好的晶界匹配、应力匹配和良好的台阶覆盖性。
在一种实施例中，由于第一栅极层所用的金属材料电阻较小，现有技术中栅极绝缘层厚度较小，导致栅极绝缘层在第一栅极层边缘较陡无法实现平坦化，这样第二金属层图案化形成第二栅极会在第一栅极层上造成金属残留。因此栅极绝缘层应由较厚的无机层和至少由两层常规厚度的无机层沉积而成。
在一种实施例，所述栅极绝缘层采用化学气相沉积法，由一层无机层沉积而成，在同一腔室中，采用相同的原料气体和沉积温度，以恒定功率沉积氮化硅膜，即形成栅极绝缘层。
在一种实施例中，所述栅极绝缘层采用化学气相沉积法，由两层无机层沉积而成，在同一腔室中，采用相同的原料气体和沉积温度，分别以第一功率、第二功率连续沉积第一氮化硅膜、第二氮化硅膜，且所述第一功率低于所述第二功率，制成所述第一氮化硅膜、第二氮化硅膜层叠的栅极绝缘层。
在一种实施例中，所述栅极绝缘层由多层无机层沉积而成，所述栅极绝缘层的沉积层数依需要而定，在化学气象沉积法中，不同的无机层沉积需要的沉积功率不同，且不同沉积功率之差不得大于1000W，根据不同功率，依次无机层依次顺叠形成栅极绝缘层。
在一种实施例中，所述栅极绝缘层厚度2000至5000埃米。
如图4所示，在栅极绝缘层170进行涂布光阻、曝光、显影、刻蚀形成凹槽。
在一种实例中，对所述栅极绝缘层170的开孔位置涂抹光刻胶，采用干刻蚀方法形成凹槽。所述干刻法采用SF6(六氟化硫)和O2(氧气)的混合气体对栅极绝缘层70进行干刻蚀。由于栅极绝缘层的材料包括但不限于氮化硅、氧化硅和单晶硅，SF6作为氟元素的供给源，用于来与硅发生反应，用以去除暴露在外的硅化物。由具体地，在刻蚀工艺中，SF6可以电离产生中性粒子、电子、活性自由基(F)、带正电的粒子(SF5+)和带负电的离子(F-)，其中，活性自由基可以吸附在栅极绝缘层的表面，并与多晶硅发生化学反应生成挥发性产物—SiF4(四氟化硅)，以此去除暴露在外的无机物。在此化学反应过程中，O2可以提供氧基，有利于提高刻蚀速率。
在一种实施例中，所用干刻蚀的刻蚀气体也可以为CF4(四氟化碳)和O2的混合气体。在刻蚀工艺中，CF4也可以作为氟元素的供给源，电离产生活性自由基(F)，该活性自由基与硅发生化学反应生成挥发性产物—SiF4，以此去除未被光刻胶图案遮盖的栅极绝缘层，形成开孔。
在一种实施例中，所述干刻蚀的刻蚀气体为Cl2(氯气)和O2的混合气体。在刻蚀工艺中，Cl2作为氯元素的供给源，可以提供活性自由基(Cl)，该活性自由基可吸附在单晶硅的表面，并发生化学反应，生成极易发生水解反应的产物—SiCl4(四氯化硅)，以此去除暴露在外的突起栅极绝缘层，形成开孔。
如图4在一种实施例中，所述无机层为一层，所述凹槽220设置在栅极绝缘层远离第一栅极的一侧，且未贯穿第一栅极层。
在一种实施例中，所述无机层为两层，所述两层无机层为第一无机层171和第二无机层172。所述第一无机层设置有第一凹槽，所述第二无机层设置有第二凹槽220，所述第二凹槽设置在第一凹槽内，所述第一凹槽未贯穿第一无机层。
如图5，在一种实施例中，所述无机层为两层，所述两层无机层为第一无机层171和第二无机层172。所述第一无机层未设置有凹槽，所述第二无机层设置有凹槽，所述凹槽贯穿第二无机层至第一无机层表面。
如图6，在一种实施例中，所述无机层为两层，所述两层无机层为第一无机,171和第二无机层172。所述第一无机层未设置有凹槽，所述第二无机层设置有凹槽，所述凹槽设置在远离衬底的一侧且未贯穿第二无机层。
在一种实施例中，所述凹槽的投影面积大于或等于第二电极板的投影面板。
在一种实施例中，在凹槽区内，所述栅极绝缘层70的厚度为500至3000埃米；在非凹槽区，所述栅极绝缘层的厚度不变，为2000至5000埃米。
如图7所述，第二金属层，形成于第二绝缘层170上，通过一道光罩制程对所述金属层进行图案化处理，在所述开孔位置形成第二栅极层180。第二栅极层180包括存储电容的第二电极板和复位走线,所述第二金属电极板在第一过孔和第二过孔，所在的区域形成镂空，以避免源漏极金属通过第二过孔连接第一金属层时，与所述第二电极板发生连接。
在一种实施例中，在所述第二电极板设置在凹槽内，所述复位走线设置在栅极绝缘层之上。
如图8所示，在第二栅极金属层180上沉积介电层190，覆盖栅极绝缘层160和第二栅极层170，介电层190的材料一般为氮化硅(SiNx)和氧化硅(SiOx)的叠层结构。
在一种实施例中，所源极上形成第一通孔和第二通孔，所述第一通孔和第二通孔贯穿绝缘层160、栅极绝缘层180和介电质层190，且贯穿介电质层190表面。
在一种实施例中，对所述第一通孔和第二通孔进行绝缘化处理。
在一种实施例中，在所述有源层140进行结晶和图案化，所述第一通孔形成源极区141，所述第二通孔形成漏极区142。
如图9所示，源漏极层200形成于介电层190之上，图案化形成数据线信号线、电源信号线、第一连接线，第二连接线，其中第一连接线通过第一过孔与漏极相连，第二连接线通过第二过孔与源极相连。源漏极层200一般为金属钛/铝/钛(Ti/Al/Ti)的叠层结构。
源漏极层200一般是采用金属溅射的方式制备得到的，金属在溅射的过程中，在保持过孔深度不变的情况下，可以增大过孔的孔径，从而增加过孔范围内金属的溅镀量，使从过孔顶部至过孔底部铺成的金属增加，满足金属从过孔顶部至过孔底部的连续性。
在一种实施例中，所述源漏极层上还设置有平坦层300，所述平坦层材料为透明光阻材料。
在一种实施例中，在所述平坦层上通过沉积法形成阳极金属层400，并图案化形成阳极走线，所述阳极走线连接于所述第一扫描信号线。
在一种实施例中，所述平坦层上还设置有像素定义层(未画出)。所述像素定义层包括像素电极、像素驱动电路、OLED发光器件以及阴极金属层，对每层图形完成图形定义；所述像素电极的材料为ITO(氧化铟锡)，所述像素电极位于所述平坦化层上并与所述漏极相接触，最后制得所述OLED显示面板。所述像素驱动电路包括薄膜晶体管和存储电容C，所述薄膜晶体管形成有源极和漏极。
第二栅极层180图案化形成存储电容C的第二电极板，与第一栅极160内存储电容的第一电极板相对设置；所述第一电极板和所述第二电极板共同构成存储电容C；所述第二电极板设置在凹槽220内，由于第二栅极板沉积在栅极绝缘层170的凹槽220内，所述第一栅极层与第二栅极层之间电容不变。
源漏极层200图案化形成漏极210、源极220、数据线信号线、电源信号线、第一连接线、以及第二连接线。数据信号线通过第一过孔与有源层连接，从而将数据信号Vdata传输至薄膜晶体管的漏极；电源信号线通过第二过孔与有源层连接，从而将电源信号VDD输入至第五薄膜晶体管T5的漏极，与存储电容C的第二电极板连接，从而将电源信号VDD输入至存储电容C的第二电极板。
同时，本发明还提供一种显示面板，该显示面板的阵列基板包括：
柔性衬底；
阻隔层，设置于所述柔性衬底之上；
缓冲层，设置于所述阻隔层之上；
有源层，设置于所述缓冲层之上，图案化形成沟道区和掺杂区；
绝缘层，设置在于所述有源层之上；
第一栅极层，设置在所述绝缘层之上，图案化形成扫描信号线和第一电极板；
栅极绝缘层，设置在所述绝缘层之上，且覆盖所述第一栅极层；
第二栅极层，设置在所述栅极绝缘层之上，图案化形成复位走线和第二电极板；
介电质层，设置在第二栅极之上；
源漏极层，设置在介电质层之上；
平坦层，设置在源漏极层之上；
阳极层，设置在平坦层之上；
像素定义层，设置在平坦层之上；
其中，所述栅极绝缘层在所述第一电极板的对应位置设置有凹槽，所述第二电极板设置于所述凹槽内。
在一种实施例中，有源层图案化形成有源区，有源区包括掺杂区和沟道区，有源层还形成有第一过孔和第二过孔；第一金属层图案化形成栅极、第一扫描线、第二扫描线、第三扫描线、发光控制线、以及存储电容的第一电极板；第二金属层图案化形成存储电容的第二电极板；源漏极层图案化形成源极、漏极、数据信号线、电源信号线、第一连接线、以及第二连接线；源极或漏极通过第二过孔与掺杂区连接，第一连接线的一端通过第二过孔与有源层连接，第一连接线的另一端通过第三过孔与第一电极板连接；第二连接线的一端通过第二过孔与有源层连接；电源信号线通过第四过孔与第二电极板连接。
在一种实施例中，数据信号线、所述电源信号线、所述第一连接线和所述第二连接线平行设置。
在一种实施例中，在非凹槽区内，所述栅极绝缘层厚度为2000至5000埃米，在开孔区内，所述栅极绝缘层厚度为500至3000埃米。
源漏极层，形成于所述介电质层上，且通过第二过孔与所述有源层连接，通过第三过孔与所述第一金属层连接，通过第四过孔与所述第二金属层连接。
在一种实施例中，第一电极板与第二电极板相对设置，形成存储电容。
在一种实施例中，阵列基板包括多个像素驱动电路，像素驱动电路包括若干个薄膜晶体管和存储电容。
根据以上实施例可知：
本发明提供一种阵列基板及显示面板，该阵列基板包括：衬底、第一栅极层、栅极绝缘层、第二栅极层，其中：所述第一栅极层图案化形成扫描信号线和第一电极板，所述第二栅极图案化形成复位走线和第二电极板，所述栅极绝缘层由一层或至少两层的无机层沉积而成，所述栅极层在所述第一电极板的对应位置设置有凹槽，所述第二电极板设置于所述凹槽中；由于无机层干蚀刻选择比较大，所述栅极绝缘层能在覆盖第一栅极层时实现较好的平坦化，从而缓解第二栅极层在刻蚀时在第一栅极层的边缘存在金属残留的问题，同时由于栅极绝缘层设置有凹槽，所述第二电极板设置在凹槽中，可以保证第一栅极和第二栅极间的电容不变。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种阵列基板，其特征在于，包括：
衬底；
第一栅极层，设置于衬底之上，图案化形成扫描信号线和第一电极板；
栅极绝缘层，设置于所述第一栅极层和所述衬底之上，且覆盖所述第一栅极层；
第二栅极层，设置于所述栅极绝缘层之上，所述第二栅极层图案化形成复位走线和第二电极板；
其中，所述栅极绝缘层在所述第一电极板的对应位置设置有凹槽，所述第二电极板设置于所述凹槽内。
2.如权利要求1所述的阵列基板，其特征在于，所述栅极绝缘层由至少两层无机层沉积而成。
3.如权利要求2所述的阵列基板，其特征在于，所述栅极绝缘层由两层无机层构成，所述两层栅极绝缘层为第一无机层和第二无机层，所述第二无机层设置在第一无机层远离衬底的一侧。
4.如权利要求3所述的阵列基板，其特征在于，所述凹槽贯穿所述第二无机层，且部分设置于第一无机层内。
5.如权利要求3所述的阵列基板，其特征在于，所述凹槽贯穿第二无机层至第一无机层表面。
6.如权利要求3所述的阵列基板，其特征在于，所述凹槽设置在第二无机层内且未贯穿第二无机层。
7.如权利要求1所述的阵列基板，其特征在于，在非凹槽区内，所述栅极绝缘层的厚度为2000至5000埃米。
8.如权利要求1所述的阵列基板，其特征在于，在凹槽区内，所述栅极绝缘层的厚度为500至3000埃米。
9.如权利要求1所述的列阵基板，其特征在于，所述凹槽的面积大于所述第一电极板的面积。
10.一种显示面板，其特征在于，包括如权利要求1至9任一项所述的列阵基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010228311.9A CN111415946B (zh) | 2020-03-27 | 2020-03-27 | 阵列基板以及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010228311.9A CN111415946B (zh) | 2020-03-27 | 2020-03-27 | 阵列基板以及显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111415946A true CN111415946A (zh) | 2020-07-14 |
| CN111415946B CN111415946B (zh) | 2022-08-05 |
Family
ID=71491486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010228311.9A Active CN111415946B (zh) | 2020-03-27 | 2020-03-27 | 阵列基板以及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111415946B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106229321A (zh) * | 2016-09-29 | 2016-12-14 | 上海天马微电子有限公司 | 一种阵列基板及显示面板 |
| CN107452755A (zh) * | 2017-07-27 | 2017-12-08 | 武汉天马微电子有限公司 | 阵列基板及其制作方法和显示面板 |
| CN107665896A (zh) * | 2017-10-27 | 2018-02-06 | 北京京东方显示技术有限公司 | 显示基板及其制作方法、显示面板和显示装置 |
| CN110211992A (zh) * | 2018-02-28 | 2019-09-06 | 三星显示有限公司 | 显示设备 |
| CN110379823A (zh) * | 2019-07-24 | 2019-10-25 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及oled显示面板 |
| CN110600381A (zh) * | 2019-08-26 | 2019-12-20 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板和阵列基板的制备方法 |
-
2020
- 2020-03-27 CN CN202010228311.9A patent/CN111415946B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106229321A (zh) * | 2016-09-29 | 2016-12-14 | 上海天马微电子有限公司 | 一种阵列基板及显示面板 |
| CN107452755A (zh) * | 2017-07-27 | 2017-12-08 | 武汉天马微电子有限公司 | 阵列基板及其制作方法和显示面板 |
| CN107665896A (zh) * | 2017-10-27 | 2018-02-06 | 北京京东方显示技术有限公司 | 显示基板及其制作方法、显示面板和显示装置 |
| CN110211992A (zh) * | 2018-02-28 | 2019-09-06 | 三星显示有限公司 | 显示设备 |
| CN110379823A (zh) * | 2019-07-24 | 2019-10-25 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及oled显示面板 |
| CN110600381A (zh) * | 2019-08-26 | 2019-12-20 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板和阵列基板的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111415946B (zh) | 2022-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109300917B (zh) | 一种阵列基板及其制备方法、显示面板 | |
| CN107680993B (zh) | Oled面板及其制作方法 | |
| CN109273498B (zh) | 一种阵列基板及其制备方法、显示面板、显示装置 | |
| CN100454604C (zh) | 平板显示器及其制造方法 | |
| US7511416B2 (en) | Method of varying transmittance of transparent conductive layer, flat panel display device and manufacturing method thereof | |
| US7476900B2 (en) | Thin film transistor, organic electroluminescence display device and manufacturing method of the same | |
| US7180090B2 (en) | Method of forming thin-film transistor devices with electro-static discharge protection | |
| JP3064241B2 (ja) | 半導体デバイスにおけるテーパー付き誘電層のエッチングによる形成 | |
| US6757031B2 (en) | Metal contact structure and method for thin film transistor array in liquid crystal display | |
| US7482208B2 (en) | Thin film transistor array panel and method of manufacturing the same | |
| US20230387134A1 (en) | Display panel and manufacturing method thereof | |
| US9159746B2 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
| US20080048191A1 (en) | Organic light emitting display device and method of fabricating the same | |
| CN111276493A (zh) | 显示面板及其制作方法 | |
| CN104241296A (zh) | 一种阵列基板及其制作方法和显示装置 | |
| CN111415946B (zh) | 阵列基板以及显示面板 | |
| KR20100075058A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| WO2022148260A1 (zh) | 薄膜晶体管阵列基板及其制备方法、显示面板 | |
| CN112289813B (zh) | 阵列基板、显示面板及显示装置 | |
| US6174745B1 (en) | Method for making a TFT active matrix for a protection system screen | |
| CN115036271B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法、显示装置 | |
| EP4362107A1 (en) | Display panel and method of manufacturing same, and display device | |
| KR20020076932A (ko) | 박막 트랜지스터의 제조방법 | |
| US20080188042A1 (en) | Method of manufacturing thin film transistor panel | |
| US20240136415A1 (en) | Display panel and method of manufacturing same, and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |