CN115036271B - 金属氧化物半导体薄膜晶体管阵列基板及其制作方法、显示装置 - Google Patents
金属氧化物半导体薄膜晶体管阵列基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN115036271B CN115036271B CN202210707441.XA CN202210707441A CN115036271B CN 115036271 B CN115036271 B CN 115036271B CN 202210707441 A CN202210707441 A CN 202210707441A CN 115036271 B CN115036271 B CN 115036271B
- Authority
- CN
- China
- Prior art keywords
- layer
- hole
- electrode
- insulating
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 70
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 239000010409 thin film Substances 0.000 title claims abstract description 50
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 47
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000002161 passivation Methods 0.000 claims abstract description 40
- 239000011810 insulating material Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 36
- 239000010410 layer Substances 0.000 claims description 248
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 21
- 239000010936 titanium Substances 0.000 claims description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 19
- 239000011241 protective layer Substances 0.000 claims description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 14
- 229910052719 titanium Inorganic materials 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 239000007769 metal material Substances 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 8
- 229910052733 gallium Inorganic materials 0.000 description 8
- 229910052738 indium Inorganic materials 0.000 description 8
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 8
- 239000011787 zinc oxide Substances 0.000 description 6
- 229920001621 AMOLED Polymers 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 229910052747 lanthanoid Inorganic materials 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910015844 BCl3 Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种金属氧化物半导体薄膜晶体管阵列基板的制作方法，利用第一道黄光制程形成栅极和第一导线；利用第二道黄光制程形成源极、漏极和沟道区；利用第三道黄光制程形成半导体层和蚀刻遮挡层；利用第四道黄光制程形成第一过孔和第二过孔；利用第五道黄光制程形成公共电极；利用第六道黄光制程形成第一贯通孔和第二贯通孔，第一贯通孔贯通绝缘保护层和钝化层，第二贯通孔贯通保护层、钝化层、蚀刻遮挡层和第一绝缘材料层；利用第七道黄光制程形成像素电极和第二导线，像素电极与漏极接触连接，第二导线与第一导线接触连接。本发明的制作方法制程简单，且能提高产品良率。本发明还涉及一种金属氧化物半导体薄膜晶体管阵列基板和显示装置。
Description
技术领域
本发明涉及显示技术领域，特别是涉及一种金属氧化物半导体薄膜晶体管阵列基板及其制作方法、显示装置。
背景技术
近年来，氧化物半导体薄膜晶体管(Oxide Semiconductor Thin FilmTransistor，AOS TFT)因具有良好的电学特性和光学特性，在业界受到了广泛关注。常见的铟镓锌氧化物半导体薄膜晶体管(InGaZnO Thin Film Transistor，IGZO TFT)，以其电子迁移率高、功耗低、工艺简单、响应速度快、大面积均匀性好、可见光范围内透过率高等优点被认为是有源矩阵有机发光二极管(Active Matrix Organic Light Emitting Diode，AMOLED)和有源矩阵液晶显示器(Active Matrix Liquid Crystal Display，AMLCD)驱动电路的核心部件，也被认为是随着显示器向大尺寸、柔性化、轻便方向发展的最具有竞争力的背板驱动技术。
现有铟镓锌氧化物半导体薄膜晶体管类型主要分为共平面(Coplanar)型、蚀刻阻挡层(Etch Stop Layer，ESL)型、背沟道蚀刻(Back Channel Etch，BCE)型等，由于背沟道蚀刻型架构在形成源/漏极时会破坏金属氧化物半导体层的背沟道，所以目前的铟镓锌氧化物半导体薄膜晶体管技术多采用蚀刻阻挡层型架构。
图1为现有的一种金属氧化物薄膜晶体管阵列基板的截面结构示意图，该金属氧化物薄膜晶体管阵列基板上的薄膜晶体管为蚀刻阻挡层型铟镓锌氧化物半导体薄膜晶体管，如图1所示，金属氧化物薄膜晶体管阵列基板具有显示区域(图中虚线左侧)和非显示区域(图中虚线右侧)，显示区域用于设置金属氧化物薄膜晶体管阵列，非显示区域用于设置周边连线。金属氧化物薄膜晶体管包括依次设置在基板1上的栅极2、栅极绝缘层3、金属氧化物半导体层41、蚀刻阻挡层42、源极51、漏极52、钝化层6和平坦层7、公共电极8、绝缘层9和像素电极10，像素电极10通过通孔9a与漏极52接触连接。栅极绝缘层3包括氮化硅层31，氮化硅成膜过程中存在含氢气体，为了防止氮化硅中的氢扩散，栅极绝缘层3靠近金属氧化物半导体层41一面还要沉积一层氧化硅层32用于阻隔的氢扩散。
在金属氧化物薄膜晶体管阵列基板的非显示区域中，包括与栅极2同步形成的第一连接线2a，以及与像素电极10同步形成的第二连接线10a，其中第二连接线10a通过通孔9b与第一连接线21接触连接。由于通孔9b要贯通绝缘层9、平坦层7、氧化硅层32和氮化硅层31，在形成通孔9b时，为了防止氧化硅层32和氮化硅层31因蚀刻速率不同(干蚀刻中氮化硅的蚀刻速率大于氧化硅的蚀刻速率)而导致出现底切(under cut)现象进而导致的第一连接线21与第二连接线10a桥接不良，通常做法是将氧化硅层32和氮化硅层31分开蚀刻，但这样会进一步增加光罩数，一共需要使用九道黄光制程才能制成，制造流程较为复杂，制造成本较高但良率却不高。
发明内容
本发明的目的在于提供一种金属氧化物半导体薄膜晶体管阵列基板的制作方法，其制程简单，且避免了由底切现象引起的桥接不良，提高了产品良率。
本发明提供一种金属氧化物半导体薄膜晶体管阵列基板的制作方法，包括包括：
提供基板，所述基板具有显示区域和非显示区域，在所述基板表面沉积第一金属层，利用第一道黄光制程在所述显示区域形成栅极、在所述非显示区域形成第一导线；
在所述基板10上依次沉积第一绝缘材料层、第二绝缘材料层和第二金属层，利用第二道黄光制程形成源极、漏极，以及位于所述源极与所述漏极之间的沟道区；并保留所述源极、所述漏极及所述沟道区下方的所述第二绝缘材料层，以形成阻隔层；
沉积覆盖所述源极、漏极、沟道区的氧化物半导体层，利用第三道黄光制程形成半导体层和蚀刻遮挡层，所述半导体层形成在所述沟道区的上方，所述蚀刻遮挡层形成在于所述第一导线的上方；
依次形成钝化层和平坦层，利用第四道黄光制程在所述平坦层的形成第一过孔和第二过孔，所述第一过孔对应形成在所述漏极的上方，所述第二过孔对应形成在所述第一导线上方；
沉积覆盖所述平坦层的透明导电层，利用第五道黄光制程在所述平坦层上形成公共电极；
在所述平坦层上形成绝缘保护层并覆盖所述公共电极；利用第六道黄光制程形成第一贯通孔和第二贯通孔，所述第一贯通孔对应第一过孔位置并贯通所述绝缘保护层和所述钝化层，所述第二贯通孔对应所述第二过孔位置并贯通所述保护层、所述钝化层、所述蚀刻遮挡层和所述第一绝缘材料层；以及
沉积覆盖所述绝缘保护层的透明导电层，利用第七道黄光制程形成像素电极和第二导线，所述像素电极填入所述第一贯通孔内与所述漏极接触连接，所述第二导线填入所述第二贯通孔内与所述第一导线接触连接。
进一步地，形成第一贯通孔和第二贯通孔的步骤包括：
利用干蚀刻制程去掉位于第一过孔和第二过孔内的绝缘保护层和钝化层，使漏极和蚀刻遮挡层露出；
利用湿蚀刻制程去掉位于第二过孔下方的部分蚀刻遮挡层，使第一绝缘材料层露出；
利用干蚀刻制程去掉位于第二过孔下方的部分第一绝缘材料层使第一导线露出。
进一步地，所述第一绝缘材料层和所述绝缘保护层的蚀刻速率比所述钝化层的蚀刻速率小，所述第二金属层由可以干蚀刻的金属材料形成。
进一步地，所述绝缘保护层和第一绝缘材料层的材料为氮化硅，所述钝化层的材料为氧化硅；所述第二金属层的材料为钛/铝/钛三层金属层的堆叠结构。
进一步地，所述第一过孔比所述第一贯通孔大，所述第二过孔比所述第二贯通孔大，形成所述第一贯通孔和所述第二贯通孔时，所述第一过孔和所述第二过孔的侧壁上还保留有部分的所述绝缘保护层。
本发明还提供一种金属氧化物半导体薄膜晶体管阵列基板，包括：
基板，所述基板具有显示区域和非显示区域；
栅极和第一导线，形成在所述基板上，所述栅极位于所述显示区域，所述第一导线位于所述非显示区域；
栅极绝缘层，形成在所述基板上并覆盖所述栅极；
阻隔层，形成在所述栅极绝缘层上并位于所述栅极的上方；
源极和漏极，形成在所述阻隔层上，所述源极和所述漏极相互间隔并形成沟道区；
半导体层，形成在所述沟道区上并向外延伸覆盖部分所述源极和部分所述漏极；
钝化层，形成在所述栅极绝缘层上并覆盖所述半导体层和从所述半导体层周围露出的部分所述源极和部分所述漏极；
平坦层，具有第一过孔和第二过孔，所述第一过孔设置在所述漏极的上方，所述第二过孔设置在所述第一导线上方；
公共电极，形成在所述平坦层上；
绝缘保护层，形成在所述平坦层上并覆盖所述公共电极；
第一贯通孔，位于所述漏极的上方并贯通所述绝缘保护层和所述钝化层以使所述漏极露出；
第二贯通孔，位于所述第一导线上并贯通所述保护层、所述钝化层、所述蚀刻遮挡层和所述第一绝缘材料层以使所述第一导线露出；以及
像素电极和第二导线，形成在所述绝缘保护层上，所述像素电极填入所述第一贯通孔内与所述漏极接触连接，所述第二导线填入所述第二贯通孔内与所述第一导线接触连接。
进一步地，所述栅极绝缘层与所述绝缘保护层的蚀刻速率大于所述钝化层蚀刻速率；所述源极和所述漏极的材料为可干蚀刻的金属材料。
进一步地，所述栅极绝缘层与所述绝缘保护层的材料是氮化硅，所述钝化层的材料是氧化硅；所述源极和所述漏极的材料是钛/铝/钛三层金属层的堆叠结构。
进一步地，所述第一过孔比所述第一贯通孔大，所述第二过孔比所述第二贯通孔大，所述第一过孔和所述第二过孔的侧壁上设有部分的所述绝缘保护层。
本发明还提供一种显示装置，包括上述的金属氧化物半导体薄膜晶体管阵列基板。
本发明提供的金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置中，利用七道黄光制程即可完成金属氧化物薄膜晶体管阵列基板的制作，制作过程简单，且避免了由底切现象引起的桥接不良，进一步提高了产品良率。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述金属氧化物半导体薄膜晶体管阵列基板及其制作方法、显示装置的其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明。
附图说明
图1为现有的一种金属氧化物薄膜晶体管阵列基板的截面结构示意图。
图2a至图2j为本发明较佳实施例的金属氧化物半导体薄膜晶体管阵列基板的制作过程示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的金属氧化物薄膜晶体管及其制作方法、阵列基板的具体实施方式、结构、特征及其功效，详细说明如下：
有关本发明的前述及其它技术内容、特点及功效，在以下配合参考图的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明，当可对本发明为达成预定目的所采取的技术手段及功效得以更加深入且具体的了解，然而所附图仅是提供参考与说明之用，并非用来对本发明加以限制。
图2a至图2j为本发明较佳实施例的金属氧化物半导体薄膜晶体管阵列基板的制作过程中的结构示意图，本实施例中提供的金属氧化物半导体薄膜晶体管阵列基板的制作方法，包括：
步骤S1：提供基板100，基板100具有显示区域101和非显示区域102，在基板100表面沉积第一金属层，利用第一道黄光制程(湿蚀刻)将第一金属层图案化并在基板100的显示区域101形成扫描线(图中未示出)和栅极111，在基板100的非显示区域102形成第一导线112。
具体地，如图2a所示，金属氧化物半导体薄膜晶体管阵列基板包括显示区域101和位于显示区域101周边的非显示区域102，显示区域101用于设置金属氧化物薄膜晶体管阵列，非显示区域102用于设置周边连线。
基板100例如为透明的硬质或软质基板，材料在此不受限制。显示区域101和非显示区域102均设置在基板100上，即基板100也同样具有显示区域101和非显示区域10。利用第一道黄光制程将栅极111和第一导线112图案化形成在基板100上，黄光制程主要包括膜层沉积、光阻涂布、曝光、显影、蚀刻、去光阻等工序，此为本领域技术人员熟知，在此不赘述。栅极111可以包括钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)中的一种或多种，也可以包括由上述至少两种金属组成的合金。形成栅极111时还可同时形成与栅极111相连的扫描线等。
步骤S2：利用第二道黄光制程(干蚀刻)形成源极141、漏极142，以及位于源极141与漏极142之间的沟道区143。步骤S2具体包括：
步骤S21：如图2b所示，在基板10上依次沉积覆盖栅极21和第一导线112的第一绝缘材料层120、第二绝缘材料层130和第二金属层140，在第二金属层140上涂布一层光阻300。
第一绝缘材料层120的材料可为氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)等。第二绝缘材料层130可为氮化硅、氧化硅、氮氧化硅、氧化铝等。但第一绝缘材料层120和第二绝缘材料层130的材料不同、蚀刻速率不同。
本实施例中，第一绝缘材料层120优选为单层的氮化硅，第二绝缘材料层130优选为单层的氧化硅，第二金属层140优选为可以进行干蚀刻的金属材料，例如为钛/铝/钛(Ti/Al/Ti)三层金属层的堆叠结构，蚀刻气体可用Cl2/BCl3/Ar/N2/CHF3/C2H4等。
步骤S22：如图2c所示，利用半色调掩膜板(Half tone mask)对光阻300进行曝光、显影使得光阻300保留对应用于形成源极141和漏极142位置上方的A区域以及对应用于形成沟道区143位置上方的B区域，其中，A区域的厚度大于B区域；依次蚀刻位于A区域和B区域以外的第二金属层140和第二绝缘材料层130。
第二绝缘材料层130经图案化后形成仅位于第一绝缘材料层120和源极141、漏极142及沟道区143之间的阻隔层131。阻隔层131可防止第一绝缘材料层120(氮化硅)中的水汽、氢离子等向上扩散而影响后期形成的半导体层151的性能。
步骤S23：如图2d所示，去除B区域内的光阻300并对B区域内的第二金属层140进行蚀刻形成源极141、漏极142和位于源极141和漏极142之间的沟道区143。
利用灰化处理去除B区域内的光阻300，此时，A区域内的光阻300由于比B区域更厚，A区域内的光阻300会减薄保留，利用A区域内的光阻300保护位于其下方的第二金属层140，对第二金属层140进行蚀刻形成相互间隔的源极141和漏极142，源极141和漏极142之间则形成沟道区143，之后再去除A区域的光阻300。
步骤S3：如图2e所示，沉积覆盖源极141、漏极142、沟道区143的氧化物半导体层，并利用第三道黄光制程(湿蚀刻)形成半导体层151和蚀刻遮挡层152，半导体层151形成在沟道区143的上方，蚀刻遮挡层152形成在第一导线112的上方。
形成半导体层151和蚀刻遮挡层152的氧化物半导体层的材料可选地含有锌、铟、镓、锡、铝、硅、钪、钛、钒、钇、锆、铌、钼、铪、钽、钨和镧系金属等中的至少一种或一种以上的元素的氧化物。典型金属氧化物半导体材料有氧化铟锌(IZO)、铟镓锌氧化物(IGZO)、铟锡锌氧化物(ITZO)、铟镓锌锡氧化物(IGZTO)等。本实施例中，半导体层151的材料优选为铟镓锌氧化物(IGZO)或者镧系金属氧化物。
步骤S4：如图2f所示，依次形成钝化层160和平坦层170，钝化层160和平坦层170均覆盖显示区域101和非显示区域102，利用第四道黄光制程在平坦层170上形成位于显示区域101的第一过孔170a和位于非显示区域102的第二过孔170b，其中，第一过孔170a对应形成在漏极142上方，第二过孔170b对应形成在第一导线112的上方。
钝化层160的材料例如为氧化硅。平坦层170的材料例如为树脂(OC)。
步骤S5：如图2g所示，沉积覆盖平坦层170的透明导电层，并利用第五道黄光制程在平坦层170上形成公共电极181。
步骤S6：在公共电极181和平坦层170上形成绝缘保护层190，绝缘保护层190覆盖公共电极181；利用第六道黄光制程形成第一贯通孔190a和第二贯通孔190b，其中，所形成的第一贯通孔190a对应第一过孔170a位置并贯通绝缘保护层190和钝化层160，所形成的第二贯通孔190b对应第二过孔170b位置并贯通保护层190、钝化层160、蚀刻遮挡层152和第一绝缘材料层120。
具体地，如图2h所示，绝缘保护层190还覆盖显示区域101和非显示区域102；绝缘保护层190的材料例如是氮化硅。
如图2i所示，形成第一贯通孔190a和第二贯通孔190b的步骤包括：
步骤S61：利用干蚀刻制程去掉位于第一过孔170a和第二过孔170b内的绝缘保护层190和钝化层160，使漏极142和蚀刻遮挡层152露出。
步骤S62：利用湿蚀刻制程去掉位于第二过孔170b下方的部分蚀刻遮挡层152，使第一绝缘材料层120露出。
步骤S63：利用干蚀刻制程去掉位于第二过孔170b下方的部分第一绝缘材料层120使第一导线112露出。第一绝缘材料层120经蚀刻后形成栅极绝缘层121。
进一步地，绝缘保护层190和第一绝缘材料层120的蚀刻速率比钝化层160的蚀刻速率小。
由于绝缘保护层190(氮化硅)的蚀刻速率比钝化层160(氧化硅)的蚀刻速率大，干蚀刻绝缘保护层190和钝化层160时不会出现底切现象。而位于第二过孔170b下方的第一绝缘材料层120(氮化硅)的蚀刻速率虽然比钝化层160(氧化硅)的蚀刻速率小，但第一绝缘材料层120是由另一个独立的干蚀刻制程进行蚀刻，因此也不会出现底切现象。
进一步地，第一过孔170a比第一贯通孔190a大，第二过孔170b比第二贯通孔190b大，形成第一贯通孔190a和第二贯通孔190b时，第一过孔170a和第二过孔170b的侧壁上还保留有部分的绝缘保护层190。
步骤S7：沉积覆盖绝缘保护层190的透明导电层，并利用第七道黄光制程形成像素电极211和第二导线212，其中，像素电极211填入第一贯通孔190a内与漏极142接触连接，第二导线212填入第二贯通孔190b内与第一导线112接触连接。
本发明实施例提供的金属氧化物半导体薄膜晶体管阵列基板的制作方法，利用七道黄光制程即可完成制作，制作过程简单，且避免了由底切现象引起的桥接不良，提高了产品良率。
本发明还涉及一种金属氧化物半导体薄膜晶体管阵列基板，由上述的金属氧化物半导体薄膜晶体管阵列基板的制作方法制作形成。
具体地，如图2j所示，金属氧化物半导体薄膜晶体管阵列基板包括：
基板100，基板100具有显示区域101和非显示区域102；
栅极111和第一导线112，形成在基板100上，栅极111位于显示区域101，第一导线112位于非显示区域102；
栅极绝缘层121，形成在基板100上并覆盖栅极111；
阻隔层131，形成在栅极绝缘层121上并位于栅极111的上方；
源极141和漏极142，形成在阻隔层131上，源极141和漏极142相互间隔并形成沟道区143；
半导体层151，形成在沟道区143上并向外延伸覆盖部分源极141和部分漏极142；
钝化层160，形成在栅极绝缘层121上并覆盖半导体层151和从半导体层151周围露出的部分源极141和部分漏极142；
平坦层170，具有第一过孔170a和第二过孔170b，第一过孔170a设置在漏极142的上方，第二过孔170b设置在第一导线112上方；
公共电极181，形成在平坦层170上；
绝缘保护层190，形成在平坦层170上并覆盖公共电极181；
第一贯通孔190a，位于漏极142的上方并贯通绝缘保护层190和钝化层160以使漏极142露出；
第二贯通孔190b，位于第一导线112上并贯通保护层190、钝化层160、蚀刻遮挡层152和第一绝缘材料层120以使第一导线112露出；以及
像素电极211和第二导线212，形成在绝缘保护层190上，像素电极211位于显示区域102，第二导线212位于非显示区域102，像素电极211填入第一贯通孔190a内与漏极142接触连接，第二导线212填入第二贯通孔190b内与第一导线112接触连接。
进一步地，栅极绝缘层121与绝缘保护层190的蚀刻速率大于钝化层160蚀刻速率。例如栅极绝缘层121与绝缘保护层190的材料是氮化硅，钝化层160的材料是氧化硅。
进一步地，源极141和漏极142的材料为可干蚀刻的金属材料。例如是钛/铝/钛(Ti/Al/Ti)三层金属层的堆叠结构。
进一步地，第一过孔170a比第一贯通孔190a大，第二过孔170b比第二贯通孔190b大，形成第一贯通孔190a和第二贯通孔190b时，第一过孔170a和第二过孔170b的侧壁上设有部分的绝缘保护层190。
本发明涉及的金属氧化物半导体薄膜晶体管阵列基板避免了由底切现象引起的桥接不良，提高了产品良率。
本发明还涉及一种显示装置，包括上述的金属氧化物半导体薄膜晶体管阵列基板。显示装置可以是有源矩阵有机发光二极管显示器或有源矩阵液晶显示器，显示装置的具体结构为本领域技术人员熟知，在此不赘述。
以上对本发明所提供的金属氧化物半导体薄膜晶体管阵列基板及其制作方法、显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种金属氧化物半导体薄膜晶体管阵列基板的制作方法，其特征在于，包括：
提供基板(100)，所述基板(100)具有显示区域(101)和非显示区域(102)，在所述基板(100)表面沉积第一金属层，利用第一道黄光制程在所述显示区域(101)形成栅极(111)、在所述非显示区域(102)形成第一导线(112)；
在所述基板10上依次沉积覆盖所述栅极(111)和所述第一导线(112)的第一绝缘材料层(120)、第二绝缘材料层(130)和第二金属层(140)；利用第二道黄光制程形成源极(141)、漏极(142)，以及位于所述源极(141)与所述漏极(142)之间的沟道区(143)，并保留所述源极(141)、所述漏极(142)及所述沟道区(143)下方的所述第二绝缘材料层(130)，以形成阻隔层(131)；
沉积覆盖所述源极(141)、漏极(142)、沟道区(143)的氧化物半导体层，利用第三道黄光制程形成半导体层(151)和蚀刻遮挡层(152)，所述半导体层(151)形成在所述沟道区(143)的上方，所述蚀刻遮挡层(152)形成在于所述第一导线(112)的上方；
依次形成钝化层(160)和平坦层(170)，利用第四道黄光制程在所述平坦层(170)的形成第一过孔(170a)和第二过孔(170b)，所述第一过孔(170a)对应形成在所述漏极(142)的上方，所述第二过孔(170b)对应形成在所述第一导线(112)上方；
沉积覆盖所述平坦层(170)的透明导电层，利用第五道黄光制程在所述平坦层(170)上形成公共电极(181)；
在所述平坦层(170)上形成绝缘保护层(190)并覆盖所述公共电极(181)；利用第六道黄光制程形成第一贯通孔(190a)和第二贯通孔(190b)，所述第一贯通孔(190a)对应第一过孔(170a)位置并贯通所述绝缘保护层(190)和所述钝化层(160)，所述第二贯通孔(190b)对应所述第二过孔(170b)位置并贯通所述保护层(190)、所述钝化层(160)、所述蚀刻遮挡层(152)和所述第一绝缘材料层(120)；以及
沉积覆盖所述绝缘保护层(190)的透明导电层，利用第七道黄光制程形成像素电极(211)和第二导线(212)，所述像素电极(211)填入所述第一贯通孔(190a)内与所述漏极(142)接触连接，所述第二导线(212)填入所述第二贯通孔(190b)内与所述第一导线(112)接触连接。
2.如权利要求1所述的金属氧化物半导体薄膜晶体管阵列基板的制作方法，其特征在于，形成第一贯通孔(190a)和第二贯通孔(190b)的步骤包括：
利用干蚀刻制程去掉位于第一过孔(170a)和第二过孔(170b)内的绝缘保护层(190)和钝化层(160)，使漏极(142)和蚀刻遮挡层(152)露出；
利用湿蚀刻制程去掉位于第二过孔(170b)下方的部分蚀刻遮挡层(152)，使第一绝缘材料层(120)露出；
利用干蚀刻制程去掉位于第二过孔(170b)下方的部分第一绝缘材料层(120)使第一导线(112)露出。
3.如权利要求1所述的金属氧化物半导体薄膜晶体管阵列基板的制作方法，其特征在于，所述第一绝缘材料层(120)和所述绝缘保护层(190)的蚀刻速率比所述钝化层(160)的蚀刻速率小，所述第二金属层(140)由可以干蚀刻的金属材料形成。
4.如权利要求3所述的金属氧化物半导体薄膜晶体管阵列基板的制作方法，其特征在于，所述绝缘保护层(190)和第一绝缘材料层(120)的材料为氮化硅，所述钝化层(160)的材料为氧化硅；所述第二金属层(140)的材料为钛/铝/钛三层金属层的堆叠结构。
5.如权利要求1所述的金属氧化物半导体薄膜晶体管阵列基板的制作方法，其特征在于，所述第一过孔(170a)比所述第一贯通孔(190a)大，所述第二过孔(170b)比所述第二贯通孔(190b)大，形成所述第一贯通孔(190a)和所述第二贯通孔(190b)时，所述第一过孔(170a)和所述第二过孔(170b)的侧壁上还保留有部分的所述绝缘保护层(190)。
6.一种金属氧化物半导体薄膜晶体管阵列基板，其特征在于，包括：
基板(100)，所述基板(100)具有显示区域(101)和非显示区域(102)；
栅极(111)和第一导线(112)，形成在所述基板(100)上，所述栅极(111)位于所述显示区域(101)，所述第一导线(112)位于所述非显示区域(102)；
栅极绝缘层(121)，形成在所述基板(100)上并覆盖所述栅极(111)；
阻隔层(131)，形成在所述栅极绝缘层(121)上并位于所述栅极(111)的上方；
源极(141)和漏极(142)，形成在所述阻隔层(131)上，所述源极(141)和所述漏极(142)相互间隔并形成沟道区(143)；
半导体层(151)，形成在所述沟道区(143)上并向外延伸覆盖部分所述源极(141)和部分所述漏极(142)；
钝化层(160)，形成在所述栅极绝缘层(121)上并覆盖所述半导体层(151)和从所述半导体层(151)周围露出的部分所述源极(141)和部分所述漏极(142)；
平坦层(170)，具有第一过孔(170a)和第二过孔(170b)，所述第一过孔(170a)设置在所述漏极(142)的上方，所述第二过孔(170b)设置在所述第一导线(112)上方；
公共电极(181)，形成在所述平坦层(170)上；
绝缘保护层(190)，形成在所述平坦层(170)上并覆盖所述公共电极(181)；
第一贯通孔(190a)，位于所述漏极(142)的上方并贯通所述绝缘保护层(190)和所述钝化层(160)以使所述漏极(142)露出；
第二贯通孔(190b)，位于所述第一导线(112)上并贯通所述保护层(190)、所述钝化层(160)、所述蚀刻遮挡层(152)和所述第一绝缘材料层(120)以使所述第一导线(112)露出；以及
像素电极(211)和第二导线(212)，形成在所述绝缘保护层(190)上，所述像素电极(211)填入所述第一贯通孔(190a)内与所述漏极(142)接触连接，所述第二导线(212)填入所述第二贯通孔(190b)内与所述第一导线(112)接触连接。
7.如权利要求6所述的金属氧化物半导体薄膜晶体管阵列基板，其特征在于，所述栅极绝缘层(121)与所述绝缘保护层(190)的蚀刻速率大于所述钝化层(160)蚀刻速率；所述源极(141)和所述漏极(142)的材料为可干蚀刻的金属材料。
8.如权利要求7所述的金属氧化物半导体薄膜晶体管阵列基板，其特征在于，所述栅极绝缘层(121)与所述绝缘保护层(190)的材料是氮化硅，所述钝化层(160)的材料是氧化硅；所述源极(141)和所述漏极(142)的材料是钛/铝/钛(Ti/Al/Ti)三层金属层的堆叠结构。
9.如权利要求6所述的金属氧化物半导体薄膜晶体管阵列基板，其特征在于，所述第一过孔(170a)比所述第一贯通孔(190a)大，所述第二过孔(170b)比所述第二贯通孔(190b)大，所述第一过孔(170a)和所述第二过孔(170b)的侧壁上设有部分的所述绝缘保护层(190)。
10.一种显示装置，其特征在于，包括如权利要求6至9任一项所述的金属氧化物半导体薄膜晶体管阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210707441.XA CN115036271B (zh) | 2022-06-21 | 2022-06-21 | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210707441.XA CN115036271B (zh) | 2022-06-21 | 2022-06-21 | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115036271A CN115036271A (zh) | 2022-09-09 |
| CN115036271B true CN115036271B (zh) | 2024-04-30 |
Family
ID=83124910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210707441.XA Active CN115036271B (zh) | 2022-06-21 | 2022-06-21 | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115036271B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105514127A (zh) * | 2016-02-25 | 2016-04-20 | 昆山龙腾光电有限公司 | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 |
| CN109037150A (zh) * | 2018-06-29 | 2018-12-18 | 昆山龙腾光电有限公司 | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法 |
| WO2021164075A1 (zh) * | 2020-02-21 | 2021-08-26 | 深圳市华星光电半导体显示技术有限公司 | Oled 显示装置及 tft 阵列基板的制备方法 |
-
2022
- 2022-06-21 CN CN202210707441.XA patent/CN115036271B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105514127A (zh) * | 2016-02-25 | 2016-04-20 | 昆山龙腾光电有限公司 | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 |
| CN109037150A (zh) * | 2018-06-29 | 2018-12-18 | 昆山龙腾光电有限公司 | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法 |
| WO2021164075A1 (zh) * | 2020-02-21 | 2021-08-26 | 深圳市华星光电半导体显示技术有限公司 | Oled 显示装置及 tft 阵列基板的制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| 基于以顶层ITO为像素电极设计的产品工艺优化;吕艳明;操彬彬;栗芳芳;安晖;叶成枝;李法杰;杨增乾;彭俊林;冯耀耀;刘增利;陆相晚;李恒滨;;液晶与显示;20200315(03);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115036271A (zh) | 2022-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200105789A1 (en) | Array substrate, method of manufacturing the same, and display panel | |
| US11177293B2 (en) | Array substrate and fabricating method thereof, and display device | |
| US9355838B2 (en) | Oxide TFT and manufacturing method thereof | |
| US20230387134A1 (en) | Display panel and manufacturing method thereof | |
| US11961848B2 (en) | Display substrate and manufacturing method therefor, and display device | |
| CN108878449A (zh) | 阵列基板的制作方法、阵列基板及显示装置 | |
| EP1536482A1 (en) | Thin film transistor with tapered edges | |
| TWI599834B (zh) | 畫素結構及其製造方法 | |
| CN111081737A (zh) | 一种阵列基板制备方法及阵列基板 | |
| US20230317826A1 (en) | Method for manufacturing thin film transistor, and thin film transistor | |
| CN109585367A (zh) | 显示装置、显示面板、阵列基板及其制造方法 | |
| US10361261B2 (en) | Manufacturing method of TFT substrate, TFT substrate, and OLED display panel | |
| US10217851B2 (en) | Array substrate and method of manufacturing the same, and display device | |
| US20240099057A1 (en) | Light-emitting panel and preparation method therefor, and light-emitting apparatus | |
| US11424337B2 (en) | Array substrate, manufacturing method thereof, and display panel | |
| KR20130062726A (ko) | 박막 트랜지스터 및 이의 제조 방법 | |
| US11355569B2 (en) | Active device substrate comprising silicon layer and manufacturing method thereof | |
| CN110676266B (zh) | Tft基板及其制备方法、显示装置 | |
| KR20110058356A (ko) | 어레이 기판 및 이의 제조방법 | |
| WO2021248609A1 (zh) | 一种阵列基板及其制备方法以及显示面板 | |
| CN107833893A (zh) | 阵列基板及其制作方法、显示面板 | |
| US10249654B1 (en) | Manufacturing method of top-gate TFT and top-gate TFT | |
| TW201351659A (zh) | 薄膜電晶體及其製造方法 | |
| CN115036271B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法、显示装置 | |
| KR20120067108A (ko) | 어레이 기판 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |