CN105514127A - 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 - Google Patents
氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 Download PDFInfo
- Publication number
- CN105514127A CN105514127A CN201610104098.4A CN201610104098A CN105514127A CN 105514127 A CN105514127 A CN 105514127A CN 201610104098 A CN201610104098 A CN 201610104098A CN 105514127 A CN105514127 A CN 105514127A
- Authority
- CN
- China
- Prior art keywords
- material layer
- film transistor
- layer
- transistor array
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 239000010409 thin film Substances 0.000 title claims abstract description 24
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 72
- 238000000034 method Methods 0.000 claims abstract description 60
- 239000000463 material Substances 0.000 claims abstract description 59
- 238000005530 etching Methods 0.000 claims abstract description 42
- 239000007769 metal material Substances 0.000 claims abstract description 31
- 230000008569 process Effects 0.000 claims abstract description 24
- 238000001039 wet etching Methods 0.000 claims abstract description 14
- 239000011248 coating agent Substances 0.000 claims abstract 2
- 238000000576 coating method Methods 0.000 claims abstract 2
- 239000010408 film Substances 0.000 claims description 53
- 239000012212 insulator Substances 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 230000004888 barrier function Effects 0.000 claims description 18
- 238000002161 passivation Methods 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 abstract 3
- 238000001035 drying Methods 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 10
- 238000011161 development Methods 0.000 description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 235000014692 zinc oxide Nutrition 0.000 description 5
- 239000011787 zinc oxide Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229960001296 zinc oxide Drugs 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 238000002207 thermal evaporation Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
一种氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板,包括:在衬底上形成图形化的栅极;在衬底上依次连续形成栅极绝缘层、氧化物半导体材料层和蚀刻阻挡材料层共三层薄膜;利用干蚀刻工艺对蚀刻阻挡材料层进行蚀刻图形化以在氧化物半导体材料层上对应该栅极的上方形成蚀刻阻挡层,此时氧化物半导体材料层未被蚀刻;在氧化物半导体材料层上形成一层源漏金属材料层;在源漏金属材料层上涂覆一层光阻层,对光阻层进行曝光和显影,利用显影留下的光阻层图案作为遮罩对源漏金属材料层进行第一次湿蚀刻以形成源极和漏极;再以光阻层图案作为遮罩对氧化物半导体材料层进行第二次湿蚀刻以在对应该栅极的上方形成氧化物半导体;去除该光阻层图案。
Description
技术领域
本发明涉及液晶显示的技术领域,特别涉及一种氧化物薄膜晶体管阵列基板及其制作方法,以及具有该氧化物薄膜晶体管阵列基板的液晶显示面板。
背景技术
随着显示技术的发展,液晶显示器(LiquidCrystalDisplay,LCD)因其轻便、低辐射等优点越来越受到人们的欢迎。液晶显示面板包括对置的彩色滤光片基板(colorfilter,CF)和薄膜晶体管阵列基板(TFTarray)以及夹置在两者之间的液晶层(LClayer)。
非晶硅(a-Si)是目前普遍用于制作阵列基板上薄膜晶体管(TFT)的半导体层材料,但非晶硅由于存在因自身缺陷而导致的电子迁移率低、稳定性差等问题,使它在显示领域的运用受到了限制。随着显示面板的分辨率不断提高,非晶硅薄膜晶体管已经无法满足高分辨率显示面板的正常充电需求,为解决此问题,高电子迁移率的氧化物薄膜晶体管替代非晶硅薄膜晶体管诞生。氧化物薄膜晶体管(oxideTFT)是指半导体沟道采用氧化物半导体制备的薄膜晶体管,氧化物半导体层材料的典型代表有IGZO(IndiumGalliumZincOxide,铟镓锌氧化物)、ITZO(IndiumTinZincOxide,铟锡锌氧化物)等。由于氧化物半导体具备电子迁移率高、工艺温度低、光透过性高等特点,因此成为目前薄膜晶体管显示领域的研究热点之一。
在制备氧化物薄膜晶体管阵列基板时,如果利用传统的背沟道刻蚀(backchanneletched,BCE)方式制作氧化物薄膜晶体管,在沟道处进行湿蚀刻(wetetching)制作源极和漏极时会对沟道处的半导体层造成伤害,所以需要在半导体层上制作一层蚀刻阻挡层(EtchStopper),通过蚀刻阻挡层对半导体层进行保护,防止在制作源极和漏极时的蚀刻工艺对半导体层造成损伤。因此,蚀刻阻挡型的薄膜晶体管相比于背沟道刻蚀型的薄膜晶体管,需要多一道制作蚀刻阻挡层的光罩且需要对蚀刻阻挡层进行单独曝光与蚀刻工艺。
图1A至图1G为现有在制备氧化物薄膜晶体管阵列基板时的局部剖面示意图,图中仅示意了与氧化物薄膜晶体管相对应位置的局部剖面结构,该制作过程包括:
如图1A所示,在基板10上先通过溅射(Sputter)等方法沉积一层栅极金属材料层,然后对该栅极金属材料层进行蚀刻工艺(例如包括上光阻、曝光、显影、蚀刻、去光阻等步骤),在基板10上形成图形化的栅极11;
如图1B所示,在基板10上依次连续沉积栅极绝缘层12和氧化物半导体材料层13两层薄膜,氧化物半导体材料层13例如为IGZO氧化物半导体薄膜,栅极绝缘层12可通过等离子体增强化学气相沉积(PECVD)等方法沉积在基板10上并覆盖栅极11,氧化物半导体材料层13可通过溅射等方法沉积在栅极绝缘层12上;
如图1C所示,利用湿蚀刻工艺(例如包括上光阻、曝光、显影、蚀刻、去光阻等步骤),对氧化物半导体材料层13进行蚀刻图形化,在对应栅极11的上方形成氧化物半导体13a;
如图1D所示,在栅极绝缘层12上沉积一层蚀刻阻挡材料层14,蚀刻阻挡材料层14例如为氧化硅(SiOx)或氮化硅(SiNx)薄膜,并可通过PECVD等方法沉积在栅极绝缘层12上并覆盖氧化物半导体13a;
如图1E所示,利用干蚀刻工艺(例如包括上光阻、曝光、显影、蚀刻、去光阻等步骤),对蚀刻阻挡材料层14进行蚀刻图形化,在氧化物半导体13a上对应栅极11的上方形成蚀刻阻挡层14a;
如图1F所示,在栅极绝缘层12上沉积一层源漏金属材料层15,源漏金属材料层15可通过溅射(Sputter)等方法沉积在栅极绝缘层12上并覆盖氧化物半导体13a和蚀刻阻挡层14a;
如图1G所示,利用湿蚀刻工艺(例如包括上光阻、曝光、显影、蚀刻、去光阻等步骤),对源漏金属材料层15进行蚀刻图形化以形成源极151和漏极152,其中源极151和漏极152相互间隔并分别与氧化物半导体13a接触连接,在源漏金属材料层15被蚀刻形成相互间隔的源极151和漏极152时,由于蚀刻阻挡层14a的保护作用,可以避免蚀刻工艺对下方的氧化物半导体13a造成损伤。
经过上述制程后,在阵列基板上即基本完成对氧化物薄膜晶体管的制作,后续只要再进行其他的膜层制作即可。然而上述的制作方法,在制作氧化物薄膜晶体管时,共采用四道蚀刻工艺(第一道蚀刻工艺用于制作栅极11,第二道蚀刻工艺用于制作氧化物半导体13a,第三道蚀刻工艺用于制作蚀刻阻挡层14a,第四道蚀刻工艺用于制作源极151和漏极152),因此需要较多的光罩(mask)使用数量(共四张)及更复杂的制作工艺,制作成本高,降低黄光产能和生产效率。另外,在制作源极151和漏极152时,需要与氧化物半导体13a进行对位,对位精度较低,制程的节拍时间(tacttime)增加。
发明内容
本发明的目的在于提供一种氧化物薄膜晶体管阵列基板的制作方法,以解决在阵列基板上制作氧化物薄膜晶体管时需要较多的光罩数量及复杂的制作工艺,制作成本高,黄光产能和生产效率低的问题。
本发明提供一种氧化物薄膜晶体管阵列基板的制作方法,该氧化物薄膜晶体管阵列基板的制作方法包括如下步骤:
在衬底上形成图形化的栅极;
在该衬底上依次连续形成栅极绝缘层、氧化物半导体材料层和蚀刻阻挡材料层,其中该栅极绝缘层覆盖在该栅极上,该氧化物半导体材料层覆盖在该栅极绝缘层上,该蚀刻阻挡材料层覆盖在该氧化物半导体材料层上;
利用干蚀刻工艺对该蚀刻阻挡材料层进行蚀刻图形化以在该氧化物半导体材料层上对应该栅极的上方形成蚀刻阻挡层,此时该氧化物半导体材料层未被蚀刻;
在该氧化物半导体材料层上形成一层源漏金属材料层,其中该源漏金属材料层覆盖该蚀刻阻挡层;
在该源漏金属材料层上涂覆一层光阻层,对该光阻层进行曝光和显影,利用显影留下的光阻层图案作为遮罩对该源漏金属材料层进行第一次湿蚀刻以形成源极和漏极;
再以该光阻层图案作为遮罩对该氧化物半导体材料层进行第二次湿蚀刻以在对应该栅极的上方形成氧化物半导体;
去除该光阻层图案。
进一步地,在去除该光阻层图案之后,该制作方法还包括在该栅极绝缘层上形成钝化层,该钝化层覆盖该源极、该漏极和从该源极和该漏极之间露出的该蚀刻阻挡层,在该钝化层上于对应该源极或该漏极的位置处形成通孔,然后在该钝化层上形成像素电极,其中该像素电极通过该通孔与该源极或该漏极电连接。
进一步地,该像素电极的制作步骤具体包括:在该钝化层上先沉积一层透明导电材料层,然后对该透明导电材料层进行蚀刻图形化以在各像素区域内形成该像素电极。
进一步地,该氧化物半导体材料层为IGZO、ITZO或ZnO氧化物半导体薄膜。
进一步地,该栅极绝缘层和该蚀刻阻挡材料层为氧化硅、氮化硅或氮氧化硅薄膜。
进一步地,栅极金属材料层和该源漏金属材料层为Cr、W、Ti、Ta、Mo、Al、Cu金属或合金。
本发明还提供一种氧化物薄膜晶体管阵列基板,该氧化物薄膜晶体管阵列基板通过上述的氧化物薄膜晶体管阵列基板的制作方法制作形成。
本发明还提供一种液晶显示面板,包括彩色滤光片基板和氧化物薄膜晶体管阵列基板以及夹置在该彩色滤光片基板与该氧化物薄膜晶体管阵列基板之间的液晶层,该氧化物薄膜晶体管阵列基板为上述的氧化物薄膜晶体管阵列基板。
本发明提供的氧化物薄膜晶体管阵列基板的制作方法,通过将氧化物半导体和源极及漏极合成一张光罩进行黄光蚀刻制程,因此可以节省一张光罩的使用,精简了制程,降低了制作成本,提高了黄光产能和生产效率。
进一步地,在制作氧化物半导体与源极和漏极时,均以相同的光阻层图案作为遮罩进行蚀刻,因此源极和漏极与氧化物半导体之间具有自对准效果,对位精度高,并可以减少制程节拍时间(tacttime)。
附图说明
图1A至图1G为现有在制备氧化物薄膜晶体管阵列基板时的局部剖面示意图。
图2A至图2J为本发明实施例在制备氧化物薄膜晶体管阵列基板时的局部剖面示意图。
图3为本发明实施例在制备氧化物薄膜晶体管阵列基板时的另一局部剖面示意图。
图4为本发明实施例中氧化物薄膜晶体管阵列基板的制作流程图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术方式及功效,以下结合附图及实施例,对本发明的具体实施方式、结构、特征及其功效,详细说明如后。
图2A至图2J为本发明实施例在制备氧化物薄膜晶体管阵列基板时的局部剖面示意图,图3为本发明实施例在制备氧化物薄膜晶体管阵列基板时的另一局部剖面示意图,图4为本发明实施例中氧化物薄膜晶体管阵列基板的制作流程图。该氧化物薄膜晶体管阵列基板的制作方法包括如下步骤:
如图2A所示,在衬底20上形成图形化的栅极21。衬底20例如为玻璃基板或塑料基板等。在衬底20上制作栅极21时,通过磁控溅射(sputter)或热蒸发等方法在衬底20上先沉积形成一层栅极金属材料层,栅极金属材料层可以采用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金,也可以采用由多层金属薄膜构成的复合薄膜;然后通过蚀刻工艺(例如包括上光阻、曝光、显影、蚀刻、去光阻等步骤)对该栅极金属材料层进行刻蚀图形化,以在衬底20上制作形成图形化的栅极21。
如图2B所示,在衬底20上依次连续形成栅极绝缘层22、氧化物半导体材料层23和蚀刻阻挡材料层24共三层薄膜。栅极绝缘层22例如为氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiONx)薄膜,氧化物半导体材料层23例如为IGZO、ITZO或氧化锌(Zincoxide,ZnO)等氧化物半导体薄膜,蚀刻阻挡材料层24例如为氧化硅、氮化硅或氮氧化硅薄膜。栅极绝缘层22可通过等离子体增强化学气相沉积(PECVD)等方法形成在衬底20上并覆盖栅极21,氧化物半导体材料层23可通过磁控溅射或旋涂等方法形成并覆盖在栅极绝缘层22上,蚀刻阻挡材料层24可通过PECVD等方法形成并覆盖在氧化物半导体材料层23上。
如图2C所示,利用干蚀刻工艺对蚀刻阻挡材料层24进行蚀刻图形化以在氧化物半导体材料层23上对应栅极21的上方形成蚀刻阻挡层24a,此时氧化物半导体材料层23未被蚀刻。具体地,利用干蚀刻工艺(例如包括上光阻、曝光、显影、蚀刻、去光阻等步骤)对蚀刻阻挡材料层24进行蚀刻图形化,以在氧化物半导体材料层23上对应栅极21的上方形成蚀刻阻挡层24a,由于该干蚀刻工艺不会对氧化物半导体材料层23进行蚀刻,因此氧化物半导体材料层23此时未被蚀刻,氧化物半导体材料层23仍整面地覆盖在栅极绝缘层22上。
如图2D所示,在氧化物半导体材料层23上形成一层源漏金属材料层25,其中源漏金属材料层25覆盖蚀刻阻挡层24a。源漏金属材料层25可以采用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金,也可以采用由多层金属薄膜构成的复合薄膜。源漏金属材料层25可通过磁控溅射(Sputter)或热蒸发等方法沉积在氧化物半导体材料层23上并覆盖蚀刻阻挡层24a。
如图2E至图2H所示,在源漏金属材料层25上涂覆一层光阻层30,对光阻层30进行曝光和显影,利用显影留下的光阻层图案30a作为遮罩对源漏金属材料层25进行第一次湿蚀刻以形成源极251和漏极252。源漏金属材料层25在被第一次湿蚀刻之后,形成相互间隔的源极251和漏极252。
如图2I所示,再以所述光阻层图案30a作为遮罩对氧化物半导体材料层23进行第二次湿蚀刻以在对应栅极21的上方形成氧化物半导体23a。在形成源极251和漏极252的第一次湿蚀刻步骤和在形成氧化物半导体23a的第二次湿蚀刻步骤中,由于蚀刻阻挡层24a的保护作用,可以避免两次湿蚀刻工艺对沟道区的氧化物半导体23a造成损伤。在两次湿蚀刻步骤中,均以所述光阻层图案30a作为遮罩进行蚀刻,因此源极251和漏极252与氧化物半导体23a之间具有自对准效果,对位精度高,并可以减少制程节拍时间(tacttime)。蚀刻完成后,源极251和漏极252相互间隔并分别与氧化物半导体23a接触连接。
如图2J所示,去除所述光阻层图案30a。至此,基本完成在阵列基板上制作形成氧化物薄膜晶体管。在本发明实施例的上述步骤中,将氧化物半导体23a和源极251及漏极252合成一张光罩进行黄光蚀刻制程,因此使用三张光罩(第一张光罩用于制作栅极21,第二张光罩用于制作蚀刻阻挡层24a,第三张光罩用于制作源极251和漏极252及氧化物半导体23a)即可完成氧化物薄膜晶体管的制备,相比于图1A至图1G的方法而言可以节省一张光罩的使用,精简了制程,降低了制作成本,提高了黄光产能和生产效率。
在去除所述光阻层图案30a之后,在阵列基板上还可再进行其他膜层的制作。
如图3所示,其他膜层的制作例如包括在栅极绝缘层22上形成钝化层41,钝化层41覆盖源极251、漏极252和从源极251和漏极252之间露出的蚀刻阻挡层24a,在钝化层41上于对应源极251或漏极252的位置处形成通孔410,然后在钝化层41上形成像素电极42,其中像素电极42通过通孔410与源极251或漏极252电连接。钝化层41例如为氧化硅、氮化硅或氮氧化硅薄膜,可通过PECVD等方法沉积在栅极绝缘层22上并覆盖源极251、漏极252和从源极251和漏极252之间露出的蚀刻阻挡层24a。钝化层41的通孔410可通过一道蚀刻工艺(例如包括上光阻、曝光、显影、蚀刻、去光阻等步骤)形成。像素电极42可以通过先在钝化层41上沉积一层透明导电材料层,然后通过一道蚀刻工艺(例如包括上光阻、曝光、显影、蚀刻、去光阻等步骤)对该透明导电材料层进行蚀刻图形化,以在阵列基板的各像素区域内形成像素电极42。像素电极42的材料例如为氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等。
经由上述各步骤制作完成的氧化物薄膜晶体管阵列基板,可以作为扭曲向列模式(TwistedNematic,TN)的液晶显示面板的阵列基板,该液晶显示面板还包括彩色滤光片基板(图未示)以及夹设在彩色滤光片基板和阵列基板之间的液晶层(图未示),在彩色滤光片基板上还制作形成有公共电极(图未示)。
在其他实施例中,也可以同时在上述阵列基板上制作形成公共电极(图未示),即公共电极与像素电极形成在同一基板(即薄膜晶体管阵列基板)上。公共电极与像素电极搭配用于产生驱动液晶旋转的电场。在阵列基板上公共电极与像素电极可位于不同层中,且两者之间夹置有绝缘层,从而使上述阵列基板可以作为边缘场开关模式(FringeFieldSwitching,FFS)的液晶显示面板的阵列基板;或者在阵列基板上公共电极与像素电极可位于同一层中,但是两者相互隔开,从而使上述阵列基板可以作为面内切换模式(In-PlaneSwitch,IPS)的液晶显示面板的阵列基板。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (8)
1.一种氧化物薄膜晶体管阵列基板的制作方法,其特征在于,该氧化物薄膜晶体管阵列基板的制作方法包括如下步骤:
在衬底(20)上形成图形化的栅极(21);
在该衬底(20)上依次连续形成栅极绝缘层(22)、氧化物半导体材料层(23)和蚀刻阻挡材料层(24),其中该栅极绝缘层(22)覆盖在该栅极(21)上,该氧化物半导体材料层(23)覆盖在该栅极绝缘层(22)上,该蚀刻阻挡材料层(24)覆盖在该氧化物半导体材料层(23)上;
利用干蚀刻工艺对该蚀刻阻挡材料层(24)进行蚀刻图形化以在该氧化物半导体材料层(23)上对应该栅极(21)的上方形成蚀刻阻挡层(24a),此时该氧化物半导体材料层(23)未被蚀刻;
在该氧化物半导体材料层(23)上形成一层源漏金属材料层(25),其中该源漏金属材料层(25)覆盖该蚀刻阻挡层(24a);
在该源漏金属材料层(25)上涂覆一层光阻层(30),对该光阻层(30)进行曝光和显影,利用显影留下的光阻层图案(30a)作为遮罩对该源漏金属材料层(25)进行第一次湿蚀刻以形成源极(251)和漏极(252);
再以该光阻层图案(30a)作为遮罩对该氧化物半导体材料层(23)进行第二次湿蚀刻以在对应该栅极(21)的上方形成氧化物半导体(23a);
去除该光阻层图案(30a)。
2.如权利要求1所述的氧化物薄膜晶体管阵列基板的制作方法,其特征在于,在去除该光阻层图案(30a)之后,该氧化物薄膜晶体管阵列基板的制作方法还包括在该栅极绝缘层(22)上形成钝化层(41),该钝化层(41)覆盖该源极(251)、该漏极(252)和从该源极(251)和该漏极(252)之间露出的该蚀刻阻挡层(24a),在该钝化层(41)上于对应该源极(251)或该漏极(252)的位置处形成通孔(410),然后在该钝化层(41)上形成像素电极(42),其中该像素电极(42)通过该通孔(410)与该源极(251)或该漏极(252)电连接。
3.如权利要求2所述的氧化物薄膜晶体管阵列基板的制作方法,其特征在于,该像素电极(42)的制作步骤具体包括:先在该钝化层(41)上沉积一层透明导电材料层,然后对该透明导电材料层进行蚀刻图形化以在各像素区域内形成该像素电极(42)。
4.如权利要求1所述的氧化物薄膜晶体管阵列基板的制作方法,其特征在于,该氧化物半导体材料层(23)为IGZO、ITZO或ZnO氧化物半导体薄膜。
5.如权利要求1所述的氧化物薄膜晶体管阵列基板的制作方法,其特征在于,该栅极绝缘层(22)和该蚀刻阻挡材料层(24)为氧化硅、氮化硅或氮氧化硅薄膜。
6.如权利要求1所述的氧化物薄膜晶体管阵列基板的制作方法,其特征在于,栅极金属材料层和该源漏金属材料层(25)为Cr、W、Ti、Ta、Mo、Al、Cu金属或合金。
7.一种氧化物薄膜晶体管阵列基板,其特征在于,该氧化物薄膜晶体管阵列基板通过权利要求1至6任一项所述的氧化物薄膜晶体管阵列基板的制作方法制作形成。
8.一种液晶显示面板,包括彩色滤光片基板和氧化物薄膜晶体管阵列基板以及夹置在该彩色滤光片基板与该氧化物薄膜晶体管阵列基板之间的液晶层,其特征在于,该氧化物薄膜晶体管阵列基板为权利要求7所述的氧化物薄膜晶体管阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610104098.4A CN105514127A (zh) | 2016-02-25 | 2016-02-25 | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610104098.4A CN105514127A (zh) | 2016-02-25 | 2016-02-25 | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105514127A true CN105514127A (zh) | 2016-04-20 |
Family
ID=55721978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610104098.4A Pending CN105514127A (zh) | 2016-02-25 | 2016-02-25 | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105514127A (zh) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107393932A (zh) * | 2017-07-20 | 2017-11-24 | 昆山龙腾光电有限公司 | 金属氧化物薄膜晶体管阵列基板及其制作方法 |
CN108281431A (zh) * | 2018-01-04 | 2018-07-13 | 深圳市华星光电技术有限公司 | 一种用于薄膜晶体管阵列基板的湿制程的方法 |
CN109494231A (zh) * | 2018-11-14 | 2019-03-19 | 昆山龙腾光电有限公司 | 薄膜晶体管阵列基板及其制作方法、以及液晶显示面板 |
CN110190065A (zh) * | 2019-05-14 | 2019-08-30 | 深圳市华星光电技术有限公司 | 阵列基板的制作方法 |
WO2020199287A1 (zh) * | 2019-04-04 | 2020-10-08 | 深圳市华星光电技术有限公司 | 顶发光型氧化铟镓锌薄膜晶体管器件制造方法 |
CN112951853A (zh) * | 2021-04-14 | 2021-06-11 | 昆山龙腾光电股份有限公司 | 薄膜晶体管阵列基板及其制作方法 |
CN113540126A (zh) * | 2021-07-19 | 2021-10-22 | 昆山龙腾光电股份有限公司 | 阵列基板及制作方法 |
CN113594181A (zh) * | 2021-07-23 | 2021-11-02 | 惠州华星光电显示有限公司 | 阵列基板及其制备方法 |
CN113725157A (zh) * | 2021-08-27 | 2021-11-30 | 昆山龙腾光电股份有限公司 | 阵列基板及其制作方法 |
CN113745341A (zh) * | 2021-07-30 | 2021-12-03 | 惠科股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示面板 |
CN115036271A (zh) * | 2022-06-21 | 2022-09-09 | 昆山龙腾光电股份有限公司 | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法、显示装置 |
CN115360141A (zh) * | 2022-08-23 | 2022-11-18 | 昆山龙腾光电股份有限公司 | 金属氧化物薄膜晶体管阵列基板及其制作方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005285890A (ja) * | 2004-03-29 | 2005-10-13 | Casio Comput Co Ltd | 亜鉛酸化物の加工方法 |
US20090236597A1 (en) * | 2008-03-20 | 2009-09-24 | Applied Materials, Inc. | Process to make metal oxide thin film transistor array with etch stopping layer |
CN102165570A (zh) * | 2008-08-29 | 2011-08-24 | 株式会社爱发科 | 场效应晶体管的制造方法和制造装置 |
CN102683422A (zh) * | 2012-03-21 | 2012-09-19 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及制作方法、阵列基板、显示装置 |
CN102709189A (zh) * | 2012-05-21 | 2012-10-03 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法及一种阵列基板 |
CN103000694A (zh) * | 2012-12-13 | 2013-03-27 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
US20130320339A1 (en) * | 2011-02-28 | 2013-12-05 | Panasonic Liquid Crystal Display Co., Ltd. | Thin-film semiconductor device and method for manufacturing the same |
CN103730414A (zh) * | 2013-12-31 | 2014-04-16 | 深圳市华星光电技术有限公司 | 薄膜晶体管基板的制造方法 |
-
2016
- 2016-02-25 CN CN201610104098.4A patent/CN105514127A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005285890A (ja) * | 2004-03-29 | 2005-10-13 | Casio Comput Co Ltd | 亜鉛酸化物の加工方法 |
US20090236597A1 (en) * | 2008-03-20 | 2009-09-24 | Applied Materials, Inc. | Process to make metal oxide thin film transistor array with etch stopping layer |
CN102165570A (zh) * | 2008-08-29 | 2011-08-24 | 株式会社爱发科 | 场效应晶体管的制造方法和制造装置 |
US20130320339A1 (en) * | 2011-02-28 | 2013-12-05 | Panasonic Liquid Crystal Display Co., Ltd. | Thin-film semiconductor device and method for manufacturing the same |
CN102683422A (zh) * | 2012-03-21 | 2012-09-19 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及制作方法、阵列基板、显示装置 |
CN102709189A (zh) * | 2012-05-21 | 2012-10-03 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法及一种阵列基板 |
CN103000694A (zh) * | 2012-12-13 | 2013-03-27 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
CN103730414A (zh) * | 2013-12-31 | 2014-04-16 | 深圳市华星光电技术有限公司 | 薄膜晶体管基板的制造方法 |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107393932A (zh) * | 2017-07-20 | 2017-11-24 | 昆山龙腾光电有限公司 | 金属氧化物薄膜晶体管阵列基板及其制作方法 |
CN107393932B (zh) * | 2017-07-20 | 2020-09-01 | 昆山龙腾光电股份有限公司 | 金属氧化物薄膜晶体管阵列基板及其制作方法 |
CN108281431A (zh) * | 2018-01-04 | 2018-07-13 | 深圳市华星光电技术有限公司 | 一种用于薄膜晶体管阵列基板的湿制程的方法 |
CN108281431B (zh) * | 2018-01-04 | 2021-01-05 | Tcl华星光电技术有限公司 | 一种用于薄膜晶体管阵列基板的湿制程的方法 |
CN109494231A (zh) * | 2018-11-14 | 2019-03-19 | 昆山龙腾光电有限公司 | 薄膜晶体管阵列基板及其制作方法、以及液晶显示面板 |
CN109494231B (zh) * | 2018-11-14 | 2020-10-30 | 昆山龙腾光电股份有限公司 | 薄膜晶体管阵列基板及其制作方法、以及液晶显示面板 |
WO2020199287A1 (zh) * | 2019-04-04 | 2020-10-08 | 深圳市华星光电技术有限公司 | 顶发光型氧化铟镓锌薄膜晶体管器件制造方法 |
CN110190065A (zh) * | 2019-05-14 | 2019-08-30 | 深圳市华星光电技术有限公司 | 阵列基板的制作方法 |
CN112951853A (zh) * | 2021-04-14 | 2021-06-11 | 昆山龙腾光电股份有限公司 | 薄膜晶体管阵列基板及其制作方法 |
CN113540126A (zh) * | 2021-07-19 | 2021-10-22 | 昆山龙腾光电股份有限公司 | 阵列基板及制作方法 |
CN113540126B (zh) * | 2021-07-19 | 2024-03-12 | 昆山龙腾光电股份有限公司 | 阵列基板及制作方法 |
CN113594181A (zh) * | 2021-07-23 | 2021-11-02 | 惠州华星光电显示有限公司 | 阵列基板及其制备方法 |
CN113745341A (zh) * | 2021-07-30 | 2021-12-03 | 惠科股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示面板 |
CN113725157A (zh) * | 2021-08-27 | 2021-11-30 | 昆山龙腾光电股份有限公司 | 阵列基板及其制作方法 |
CN113725157B (zh) * | 2021-08-27 | 2024-03-12 | 昆山龙腾光电股份有限公司 | 阵列基板及其制作方法 |
CN115036271A (zh) * | 2022-06-21 | 2022-09-09 | 昆山龙腾光电股份有限公司 | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法、显示装置 |
CN115036271B (zh) * | 2022-06-21 | 2024-04-30 | 昆山龙腾光电股份有限公司 | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法、显示装置 |
CN115360141A (zh) * | 2022-08-23 | 2022-11-18 | 昆山龙腾光电股份有限公司 | 金属氧化物薄膜晶体管阵列基板及其制作方法 |
CN115360141B (zh) * | 2022-08-23 | 2024-05-03 | 昆山龙腾光电股份有限公司 | 金属氧化物薄膜晶体管阵列基板及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105514127A (zh) | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 | |
KR101325053B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
CN102636927B (zh) | 阵列基板及其制造方法 | |
CN103149760B (zh) | 薄膜晶体管阵列基板、制造方法及显示装置 | |
CN105448823A (zh) | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 | |
US20140061635A1 (en) | Array Substrate, Manufacturing Method And The Display Device Thereof | |
CN101561604B (zh) | 薄膜晶体管液晶显示器阵列基板结构及制造方法 | |
CN103730475B (zh) | 一种阵列基板及其制造方法、显示装置 | |
CN102651342B (zh) | 阵列基板及其制造方法 | |
CN102723269A (zh) | 阵列基板及其制作方法、显示装置 | |
US8895334B2 (en) | Thin film transistor array substrate and method for manufacturing the same and electronic device | |
CN102543864B (zh) | 一种薄膜晶体管阵列基板及其制作方法 | |
CN102034750A (zh) | 阵列基板及其制造方法 | |
CN104102059A (zh) | Tft阵列基板及其制造方法 | |
CN104952792B (zh) | Tft基板结构的制作方法 | |
CN104752343A (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
CN104900654A (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
CN105226015A (zh) | 一种tft阵列基板及其制作方法 | |
CN103489918A (zh) | 一种薄膜晶体管和阵列基板及其制造方法 | |
CN104867870A (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
KR20150004536A (ko) | 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법 | |
CN105068335A (zh) | 一种ffs阵列基板的制造方法 | |
US20160336359A1 (en) | Thin film transistor device, manufacturing method thereof, and display apparatus | |
CN105514173A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 | |
WO2015096396A1 (zh) | 阵列基板及其制造方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160420 |