CN112951853A - 薄膜晶体管阵列基板及其制作方法 - Google Patents
薄膜晶体管阵列基板及其制作方法 Download PDFInfo
- Publication number
- CN112951853A CN112951853A CN202110398296.7A CN202110398296A CN112951853A CN 112951853 A CN112951853 A CN 112951853A CN 202110398296 A CN202110398296 A CN 202110398296A CN 112951853 A CN112951853 A CN 112951853A
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresist
- forming
- photoresist portion
- transparent conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000010409 thin film Substances 0.000 title claims abstract description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 91
- 229910052751 metal Inorganic materials 0.000 claims abstract description 51
- 239000002184 metal Substances 0.000 claims abstract description 51
- 239000010408 film Substances 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 33
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 23
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 23
- 239000010410 layer Substances 0.000 claims description 175
- 239000011241 protective layer Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 16
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910052725 zinc Inorganic materials 0.000 claims description 2
- 239000011701 zinc Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000002493 climbing effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
一种薄膜晶体管阵列基板及其制作方法，包括：在金属氧化物薄膜上形成第一光阻层，并对第一光阻层进行曝光、显影，以在栅极的上方保留第一光阻层而形成第一光阻部，其余位置的第一光阻层被去除；在金属氧化物薄膜上形成覆盖第一光阻部的第二金属层；在第二金属层上形成第二光阻层，并对第二光阻层进行曝光、显影，形成相互间隔开的第二光阻部和第三光阻部，其中第二光阻部和第三光阻部之间间隔形成一开口；利用第二光阻部和第三光阻部作为遮罩，对第二金属层和金属氧化物薄膜进行刻蚀，第二金属层在刻蚀之后形成相互间隔的源极和漏极，金属氧化物薄膜在刻蚀之后形成金属氧化物有源层；去除第一光阻部、第二光阻部和第三光阻部。
Description
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种薄膜晶体管阵列基板及其制作方法。
背景技术
近年来，金属氧化物薄膜晶体管(尤其是IGZO TFT)因具有良好的电学特性和光学特性，在业界受到了广泛的关注。
IGZO的全称是indium gallium zinc oxide，中文名叫铟镓锌氧化物，目前，IGZOTFT相比低温多晶硅TFT与非晶硅TFT，具有更高的电子迁移率、高透光率、低漏电流、低沉积温度、低制造成本等优点而受到广泛的关注。
在IGZO TFT结构中，为了防止IGZO沟道的刻蚀损伤，通常采用刻蚀阻挡层(EtchStop Layer，ESL)结构，来防止对IGZO沟道刻蚀损伤，但是需要增加一次光罩(Mask)。
由于IGZO材料易受氢掺杂产生大量载流子而变成导体，失去半导体特性，因此在IGZO TFT器件的制作过程中，必须采用氧化硅/氧化铝等氧化物绝缘层取代常见的氮化硅绝缘层与半导体层接触。
请参照图1a所示，现有的制作工艺流程大致为：
提供衬底基板11；在衬底基板11上形成第一金属层，并对该第一金属层进行刻蚀制作栅极12；形成覆盖栅极12的栅极绝缘层13；在栅极绝缘层13上对应栅极12的位置形成IGZO有源层14；在IGZO有源层14上形成ESL层15；在ESL层15上形成第二金属层，并对该第二金属层进行刻蚀制作源极161和漏极162；形成覆盖源极161和漏极162的第一保护层17；在第一保护层17上制作平坦化层18；在平坦化层18上制作第一透明导电层19，第一透明导电层19作为公共电极；在第一透明导电层19上形成第三金属层，并对该第三金属层进行刻蚀做出导电条20，导电条20与第一透明导电层19接触连接；形成覆盖导电条20的第二保护层21；对第二保护层21、平坦化层18和第一保护层17进行刻蚀形成接触孔(图未标)，暴露出漏极162；在第二保护层21上制作第二透明导电层22，第二透明导电层22填入接触孔中与漏极162接触连接，第二透明导电层22作为像素电极。
其中，如果不在IGZO有源层14上制作ESL层15，则在刻蚀该第二金属层形成源极161和漏极162的时候会破坏IGZO有源层14，影响显示效果。
请参阅图1b所示，通过ESL层15将IGZO有源层14进行覆盖，可以保护IGZO有源层14在后续刻蚀该第二金属层的过程中不被刻蚀而破坏，但为了后续制程中IGZO有源层14能与源极161和漏极162相连接，需要对ESL层15进行刻蚀打孔，形成第一通孔151和第二通孔152，使源极161和漏极162分别通过第一通孔151和第二通孔152与IGZO有源层14接触连接，制程复杂。另外，ESL层15通常采用氧化硅/氧化铝等氧化物绝缘层取代常见的氮化硅绝缘层，对ESL层15的刻蚀难度也增大。
发明内容
本发明主要解决的问题在于，提供一种薄膜晶体管阵列基板及其制作方法，以在IGZO有源层上省去ESL层的制作步骤，从而降低制程复杂度和节约制作成本。
本发明提供一种薄膜晶体管阵列基板的制作方法，包括以下步骤：
提供衬底基板；
在衬底基板上形成第一金属层，并对第一金属层进行刻蚀形成栅极；
在衬底基板上形成覆盖栅极的栅极绝缘层；
在栅极绝缘层上形成金属氧化物薄膜；
在金属氧化物薄膜上形成第一光阻层，并对第一光阻层进行曝光、显影，以在栅极的上方保留第一光阻层而形成第一光阻部，其余位置的第一光阻层被去除；
在金属氧化物薄膜上形成覆盖第一光阻部的第二金属层；
在第二金属层上形成第二光阻层，并对第二光阻层进行曝光、显影，形成相互间隔开的第二光阻部和第三光阻部，其中第二光阻部和第三光阻部之间间隔形成一开口，开口所在的位置与TFT的沟道区相对应，第二光阻部和第三光阻部所在的位置分别与之后要形成的源极和漏极相对应；
第二光阻部和第三光阻部作为遮罩，对第二金属层和金属氧化物薄膜进行刻蚀，第二金属层在刻蚀之后形成相互间隔的源极和漏极，金属氧化物薄膜在刻蚀之后形成金属氧化物有源层；
去除第一光阻部、第二光阻部和第三光阻部；
其中，第一光阻部的一端与第二光阻部之间具有重叠区域，第一光阻部的另一端与第三光阻部之间也具有重叠区域，重叠区域会存在部分源极与部分漏极的金属，这部分金属在去除第一光阻部、第二光阻部和第三光阻部时一并被去除；
在栅极绝缘层上形成覆盖金属氧化物有源层、源极和漏极的第一保护层；
在第一保护层上形成平坦化层；
在平坦化层上形成第一透明导电薄膜，并对第一透明导电薄膜进行刻蚀形成第一透明导电层，第一透明导电层作为公共电极；
在平坦化层上形成覆盖第一透明导电层的第二保护层；
在第二保护层、平坦化层和第一保护层中对应漏极的位置形成接触孔，以暴露出漏极；
在第二保护层上形成第二透明导电薄膜，并对第二透明导电薄膜进行刻蚀形成第二透明导电层，第二透明导电层填入接触孔中与漏极接触连接，第二透明导电层作为像素电极。
其中，在形成第一透明导电层之后，形成第二保护层之前，还包括：
在第一透明导电层上形成第三金属层，并对第三金属层进行刻蚀形成多个导电条，每个导电条与第一透明导电层接触连接。
本发明还提供了一种薄膜晶体管阵列基板，薄膜晶体管阵列基板由上述任一所述的制作方法制得。
本发明通过使用第一光阻部替代刻蚀阻挡层，对有源层进行覆盖，可以有效的保护有源层在第二金属层的刻蚀过程中不被腐蚀，省去了制作刻蚀阻挡层，节约一道光罩，简化了阵列基板的制作工艺，节约了制作成本，且有源层与源极和漏极之间无需打孔桥接，有源层与源极和漏极之间接触更好。
附图说明
为了更清楚地说明本发明实施例或现有技术中的方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图来获得其他附图。
图1a是现有薄膜晶体管阵列基板的结构示意图。
图1b是现有薄膜晶体管阵列基板在制作ESL层的结构示意图。
图2a-2f是本发明实施例薄膜晶体管阵列基板的制作过程结构示意图。
具体实施方式
有关本发明的前述及其它技术内容、特点及功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明，当可对本发明为达成预定目的所采取的技术手段及功效得以更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。
本发明的说明书和权利要求书中的术语“第一”、“第二”、“第三”、“第四”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
本发明提到的方向用语，例如“上”、“下”、“前”、“后”、“内”、“外”等，仅是参考附加图式的方向，因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的显示装置及彩色显示方法的具体实施方式、结构、特征及其功效，详细说明如下:
本实施例提供一种薄膜晶体管阵列基板的制作方法，包括步骤：
请参照图2a，提供衬底基板31，衬底基板31具体可以为玻璃基板；
在衬底基板31上形成第一金属层，并对该第一金属层进行刻蚀形成栅极32；
在衬底基板31上形成覆盖栅极32的栅极绝缘层33；
在栅极绝缘层33上形成金属氧化物薄膜34(本实施例中具体以IGZO薄膜为例)，IGZO薄膜34是整面覆盖在栅极绝缘层33上，IGZO薄膜34中铟、镓、锌的比例可以为1:1:1；
在IGZO薄膜34上形成第一光阻层，并对该第一光阻层进行曝光、显影，以在栅极32的上方保留该第一光阻层而形成第一光阻部35，其余位置的该第一光阻层被去除，但在此步骤之后先不进行IGZO薄膜34的刻蚀。
请参照图2b，接着在IGZO薄膜34上形成覆盖第一光阻部35的第二金属层36；
在第二金属层36上形成第二光阻层，并对该第二光阻层进行曝光、显影，形成相互间隔开的第二光阻部361和第三光阻部362，其中第二光阻部361和第三光阻部362之间间隔形成一开口H，开口H所在的位置与TFT的沟道区相对应，第二光阻部361和第三光阻部362所在的位置分别与之后要形成的源极36a和漏极36b相对应。具体地，第一光阻部35的一端与第二光阻部361之间具有重叠区域，第一光阻部35的另一端与第三光阻部362之间也具有重叠区域，重叠区域的存在可以避免后续对第二金属层36和IGZO薄膜34进行刻蚀的过程中，对TFT的沟道区的有源层34a造成蚀刻损伤。
请参照图2c，利用第二光阻部361和第三光阻部362作为遮罩，对第二金属层36和IGZO薄膜34进行刻蚀，第二金属层36在刻蚀之后形成相互间隔的源极36a和漏极36b，即源极36a和漏极36b在TFT的沟道区断开，而IGZO薄膜34在刻蚀之后形成有源层34a；在此步骤的刻蚀过程中，由于IGZO薄膜34上方在沟道区有第一光阻部35保护，所以有源层34a在沟道区不会受到刻蚀液的腐蚀而损伤。
请参照图2d，去除第一光阻部35、第二光阻部361与第三光阻部362。这样，即可在不损伤有源层34a的前提下省去ESL层的制程。
需要说明的是，金属材质的源极36a与漏极36b不具有较强的爬坡性，第一光阻部35与第二光阻部361、第三光阻部362之间重叠区域内会存在部分源极36a与部分漏极36b的金属，如图2c中虚线框A处所示，但这部分金属在去除第一光阻部35、第二光阻部361与第三光阻部362时会断裂，将与第一光阻部35、第二光阻部361与第三光阻部362一并被去除。
请参照图2e，在栅极绝缘层33上形成覆盖有源层34a、源极36a和漏极36b的第一保护层39，其中第一保护层39可以对TFT的沟道区进行保护。
请参照图2f，本实施例的制作方法还进一步包括步骤：
在第一保护层39上形成平坦化层40；
在平坦化层40上形成第一透明导电薄膜，并对该第一透明导电薄膜进行刻蚀形成第一透明导电层41，第一透明导电层41作为公共电极；
在第一透明导电层41上形成第三金属层，并对该第三金属层进行刻蚀形成多个导电条42，每个导电条42与第一透明导电层41接触连接，导电条42的存在可以增加第一透明导电层41的导电性，降低第一透明导电层41的面电阻，在其他实施例中，导电条42也可以省略；
在平坦化层40上形成覆盖导电条42和第一透明导电层41的第二保护层43；
在第二保护层43、平坦化层40和第一保护层39中对应漏极36b的位置形成接触孔44，以暴露出漏极36b；
在第二保护层43上形成第二透明导电薄膜，并对该第二透明导电薄膜进行刻蚀形成第二透明导电层45，第二透明导电层45填入接触孔44中与漏极36b接触连接，第二透明导电层45作为像素电极。
具体地，栅极绝缘层33、第一保护层39和第二保护层43的材质可以为氧化硅、氮化硅或氮氧化硅等单层或多复合薄膜。
具体地，第一金属层、第二金属层和第三金属层的材质可以为Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，也可以为多层金属薄膜构成的复合薄膜，例如由Mo和Al构成的复合薄膜，或者由Mo、Al和Mo构成的复合薄膜。
具体地，第一透明导电层41和第二透明导电层45的材质可以是ITO。
在此需要说明的是，有源层34a的材质仅以IGZO为例，但不限于此，有源层34a的材质还可以为除了IGZO之外的其他金属氧化物，例如IZO(铟锌氧化物)。
本发明通过使用第一光阻部35替代刻蚀阻挡层，对有源层34a进行覆盖，可以有效的保护有源层34a在第二金属层的刻蚀过程中不被腐蚀，省去了制作刻蚀阻挡层，节约一道光罩，简化了阵列基板的制作工艺，节约了制作成本，且有源层34a与源极36a和漏极36b之间无需打孔桥接，有源层34a与源极36a和漏极36b之间接触更好。
本发明还提供一种薄膜晶体管阵列基板，所述薄膜晶体管阵列基板由上述实施例的制作方法制得。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (9)
1.一种薄膜晶体管阵列基板的制作方法，其特征在于，包括：
提供衬底基板；
在所述衬底基板上形成第一金属层，并对所述第一金属层进行刻蚀形成栅极；
在所述衬底基板上形成覆盖所述栅极的栅极绝缘层；
在所述栅极绝缘层上形成金属氧化物薄膜；
在所述金属氧化物薄膜上形成第一光阻层，并对所述第一光阻层进行曝光、显影，以在所述栅极的上方保留所述第一光阻层而形成第一光阻部，其余位置的所述第一光阻层被去除；
在所述金属氧化物薄膜上形成覆盖所述第一光阻部的第二金属层；
在所述第二金属层上形成第二光阻层，并对所述第二光阻层进行曝光、显影，形成相互间隔开的第二光阻部和第三光阻部，其中所述第二光阻部和所述第三光阻部之间间隔形成一开口，所述开口所在的位置与TFT的沟道区相对应，所述第二光阻部和所述第三光阻部所在的位置分别与之后要形成的源极和漏极相对应；
所述第二光阻部和所述第三光阻部作为遮罩，对所述第二金属层和所述金属氧化物薄膜进行刻蚀，所述第二金属层在刻蚀之后形成相互间隔的源极和漏极，所述金属氧化物薄膜在刻蚀之后形成金属氧化物有源层；
去除所述第一光阻部、所述第二光阻部和所述第三光阻部。
2.根据权利要求1所述的制作方法，其特征在于，还包括：
在所述栅极绝缘层上形成覆盖所述金属氧化物有源层、所述源极和所述漏极的第一保护层。
3.根据权利要求2所述的制作方法，其特征在于，还包括：
在所述第一保护层上形成平坦化层；
在所述平坦化层上形成第一透明导电薄膜，并对所述第一透明导电薄膜进行刻蚀形成第一透明导电层，所述第一透明导电层作为公共电极；
在所述平坦化层上形成覆盖所述第一透明导电层的第二保护层；
在所述第二保护层、所述平坦化层和所述第一保护层中对应所述漏极的位置形成接触孔，以暴露出所述漏极；
在所述第二保护层上形成第二透明导电薄膜，并对所述第二透明导电薄膜进行刻蚀形成第二透明导电层，所述第二透明导电层填入所述接触孔中与所述漏极接触连接，所述第二透明导电层作为像素电极。
4.根据权利要求3所述的制作方法，其特征在于，在形成所述第一透明导电层之后，形成所述第二保护层之前，还包括：
在所述第一透明导电层上形成第三金属层，并对所述第三金属层进行刻蚀形成多个导电条，每个导电条与所述第一透明导电层接触连接。
5.根据权利要求1所述的制作方法，其特征在于，在形成的所述第一光阻部、所述第二光阻部与所述第三光阻部中，所述第一光阻部的一端与所述第二光阻部之间具有重叠区域，所述第一光阻部的另一端与所述第三光阻部之间也具有重叠区域。
6.根据权利要求5所述的制作方法，其特征在于，所述第一光阻部与所述第二光阻部之间以及所述第一光阻部与所述第三光阻部之间的重叠区域会存在部分源极与部分漏极的金属，这部分金属在去除所述第一光阻部、所述第二光阻部和所述第三光阻部时一并被去除。
7.根据权利要求1至6任意一项所述的制作方法，其特征在于，所述金属氧化物有源层的材质为IGZO。
8.根据权利要求7所述的制作方法，其特征在于，所述IGZO有源层中，铟、镓、锌的比例为1:1:1。
9.一种薄膜晶体管阵列基板，其特征在于，所述薄膜晶体管阵列基板由权利要求1至8任意一项所述的制作方法制作形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110398296.7A CN112951853A (zh) | 2021-04-14 | 2021-04-14 | 薄膜晶体管阵列基板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110398296.7A CN112951853A (zh) | 2021-04-14 | 2021-04-14 | 薄膜晶体管阵列基板及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112951853A true CN112951853A (zh) | 2021-06-11 |
Family
ID=76232544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110398296.7A Pending CN112951853A (zh) | 2021-04-14 | 2021-04-14 | 薄膜晶体管阵列基板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112951853A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114530413A (zh) * | 2022-02-21 | 2022-05-24 | 昆山龙腾光电股份有限公司 | 阵列基板及其制作方法 |
| CN114864603A (zh) * | 2022-05-12 | 2022-08-05 | 北海惠科光电技术有限公司 | 阵列基板及其制备方法、显示面板 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102165570A (zh) * | 2008-08-29 | 2011-08-24 | 株式会社爱发科 | 场效应晶体管的制造方法和制造装置 |
| CN105514127A (zh) * | 2016-02-25 | 2016-04-20 | 昆山龙腾光电有限公司 | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 |
| CN105914150A (zh) * | 2016-04-29 | 2016-08-31 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板、显示装置 |
| CN106783953A (zh) * | 2016-12-26 | 2017-05-31 | 武汉华星光电技术有限公司 | 薄膜晶体管及其制作方法 |
| WO2017210926A1 (zh) * | 2016-06-07 | 2017-12-14 | 深圳市华星光电技术有限公司 | Tft背板的制作方法及tft背板 |
| CN107871753A (zh) * | 2017-11-08 | 2018-04-03 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法 |
-
2021
- 2021-04-14 CN CN202110398296.7A patent/CN112951853A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102165570A (zh) * | 2008-08-29 | 2011-08-24 | 株式会社爱发科 | 场效应晶体管的制造方法和制造装置 |
| CN105514127A (zh) * | 2016-02-25 | 2016-04-20 | 昆山龙腾光电有限公司 | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 |
| CN105914150A (zh) * | 2016-04-29 | 2016-08-31 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板、显示装置 |
| WO2017210926A1 (zh) * | 2016-06-07 | 2017-12-14 | 深圳市华星光电技术有限公司 | Tft背板的制作方法及tft背板 |
| CN106783953A (zh) * | 2016-12-26 | 2017-05-31 | 武汉华星光电技术有限公司 | 薄膜晶体管及其制作方法 |
| CN107871753A (zh) * | 2017-11-08 | 2018-04-03 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114530413A (zh) * | 2022-02-21 | 2022-05-24 | 昆山龙腾光电股份有限公司 | 阵列基板及其制作方法 |
| CN114530413B (zh) * | 2022-02-21 | 2024-04-30 | 昆山龙腾光电股份有限公司 | 阵列基板及其制作方法 |
| CN114864603A (zh) * | 2022-05-12 | 2022-08-05 | 北海惠科光电技术有限公司 | 阵列基板及其制备方法、显示面板 |
| US11948946B2 (en) | 2022-05-12 | 2024-04-02 | Beihai Hkc Optoelectronics Technology Co., Ltd. | Array substrate, method for manufacturing the same, and display panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2015067148A1 (zh) | 氧化物薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| EP2953165B1 (en) | Oxide thin film transistor array substrate, manufacturing method thereof, and display panel | |
| US20150129865A1 (en) | Semiconductor device and method for manufacturing same | |
| CN110164873B (zh) | 阵列基板的制作方法、阵列基板、显示面板及显示装置 | |
| US20150340455A1 (en) | Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device | |
| EP0542279B1 (en) | Thin-film transistor with a protective layer and method of manufacturing the same | |
| US7981708B1 (en) | Method of fabricating pixel structure and method of fabricating organic light emitting device | |
| JP2002359375A (ja) | ２層構造のソース／ドレーン電極を有する薄膜トランジスタ及びその製造方法とこれを用いた能動型平板表示素子及びその製造方法 | |
| US9224869B2 (en) | Semiconductor device and method for manufacturing same | |
| US9276014B2 (en) | Array substrate and method of fabricating the same, and liquid crystal display device | |
| CN111293127B (zh) | 一种显示面板及其制备方法 | |
| CN112951853A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| US6406928B1 (en) | Back-channel-etch process for forming TFT matrix of LCD with reduced masking steps | |
| CN113948458B (zh) | 阵列基板及其制作方法 | |
| CN210723028U (zh) | 显示面板、显示装置 | |
| CN113725157B (zh) | 阵列基板及其制作方法 | |
| CN114089571B (zh) | 阵列基板及制作方法和显示面板 | |
| CN110504212A (zh) | 一种阵列基板及其制作方法 | |
| CN111627933B (zh) | 主动元件基板及其制造方法 | |
| CN110998811B (zh) | 一种薄膜晶体管及其制造方法与薄膜晶体管阵列 | |
| CN111710727A (zh) | 一种阵列基板及其制备方法以及显示面板 | |
| US20190043897A1 (en) | Method for fabricating array substrate, array substrate and display device | |
| US20190013334A1 (en) | Manufacturing method for array substrate | |
| US20220115540A1 (en) | Thin film transistor and fabrication method thereof, array substrate and fabrication method thereof, and display panel | |
| CN115000089A (zh) | 阵列基板及其制造方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |