JP2002359375A - ２層構造のソース／ドレーン電極を有する薄膜トランジスタ及びその製造方法とこれを用いた能動型平板表示素子及びその製造方法 - Google Patents
２層構造のソース／ドレーン電極を有する薄膜トランジスタ及びその製造方法とこれを用いた能動型平板表示素子及びその製造方法Info
- Publication number
- JP2002359375A JP2002359375A JP2002054843A JP2002054843A JP2002359375A JP 2002359375 A JP2002359375 A JP 2002359375A JP 2002054843 A JP2002054843 A JP 2002054843A JP 2002054843 A JP2002054843 A JP 2002054843A JP 2002359375 A JP2002359375 A JP 2002359375A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- semiconductor layer
- gate
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 48
- 239000010409 thin film Substances 0.000 title abstract description 39
- 239000004065 semiconductor Substances 0.000 claims abstract description 98
- 229910052751 metal Inorganic materials 0.000 claims abstract description 68
- 239000002184 metal Substances 0.000 claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 125000006850 spacer group Chemical group 0.000 claims abstract description 40
- 239000012535 impurity Substances 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 21
- 239000010410 layer Substances 0.000 claims description 138
- 238000000034 method Methods 0.000 claims description 64
- 230000008569 process Effects 0.000 claims description 39
- 230000001681 protective effect Effects 0.000 claims description 25
- 239000011229 interlayer Substances 0.000 claims description 21
- 229910052804 chromium Inorganic materials 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 229910052750 molybdenum Inorganic materials 0.000 claims description 8
- 229910000838 Al alloy Inorganic materials 0.000 claims description 7
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 239000011241 protective layer Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims 1
- 239000010408 film Substances 0.000 abstract description 204
- 150000002500 ions Chemical class 0.000 abstract 1
- 239000007769 metal material Substances 0.000 description 14
- 229910021332 silicide Inorganic materials 0.000 description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 8
- 238000002834 transmittance Methods 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 6
- 239000011651 chromium Substances 0.000 description 5
- 229910003437 indium oxide Inorganic materials 0.000 description 5
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 5
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 5
- 229910001887 tin oxide Inorganic materials 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical compound [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000010407 anodic oxide Substances 0.000 description 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 229910021357 chromium silicide Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 高透過度で低抵抗の薄膜トランジスタ及びそ
れを使用した能動型平板表示素子及びその製造方法を提
供することである。 【解決手段】 絶縁基板上に形成した半導体層の上部の
ゲート絶縁膜上にゲートを形成し、ゲート電極の側壁に
スペーサを形成すると同時にその両側の半導体層を露出
させ、露出された半導体層へ高濃度不純物をイオン注入
して高濃度ソース／ドレーン領域を形成し、基板の全面
に形成した金属膜と透明導電膜とをエッチングして高濃
度ソース／ドレーン領域と直接接続する２層構造のソー
ス／ドレーン電極を形成し、基板全面に保護膜を形成
し、画素領域の保護膜と金属膜とをエッチングして開口
部を通じて透明導電膜を露出させて画素電極を形成し、
開口部内の金属電極が保護膜で覆うことを特徴とする。
れを使用した能動型平板表示素子及びその製造方法を提
供することである。 【解決手段】 絶縁基板上に形成した半導体層の上部の
ゲート絶縁膜上にゲートを形成し、ゲート電極の側壁に
スペーサを形成すると同時にその両側の半導体層を露出
させ、露出された半導体層へ高濃度不純物をイオン注入
して高濃度ソース／ドレーン領域を形成し、基板の全面
に形成した金属膜と透明導電膜とをエッチングして高濃
度ソース／ドレーン領域と直接接続する２層構造のソー
ス／ドレーン電極を形成し、基板全面に保護膜を形成
し、画素領域の保護膜と金属膜とをエッチングして開口
部を通じて透明導電膜を露出させて画素電極を形成し、
開口部内の金属電極が保護膜で覆うことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタに
関するものであり、より詳しくはソース／ドレーン電極
を２層構造に形成して透過度を向上させ、抵抗を減少さ
せ得る薄膜トランジスタ及びその製造方法に関するもの
である。又、本発明は２層構造のソース／ドレーン電極
を有する薄膜トランジスタを用いた能動型平板表示素子
及びその製造方法に関するものである。
関するものであり、より詳しくはソース／ドレーン電極
を２層構造に形成して透過度を向上させ、抵抗を減少さ
せ得る薄膜トランジスタ及びその製造方法に関するもの
である。又、本発明は２層構造のソース／ドレーン電極
を有する薄膜トランジスタを用いた能動型平板表示素子
及びその製造方法に関するものである。
【０００２】
【従来の技術】一般に使用されている表示装置の中の一
つの陰極線管（ＣＲＴ）（Ｃａｔｈｏｄｅ Ｒａｙ Ｔ
ｕｂｅ）はテレビジョンを始めて計測機器、情報端末機
器等のモニタに主に用いられているが、ＣＲＴ自体の重
さと大きさとにより電子製品の小型化、軽量化の要求に
積極対応できなかった。こうしたＣＲＴを代替するため
小型、軽量化の長所を有している能動型平板表示装置が
注目を浴びている。
つの陰極線管（ＣＲＴ）（Ｃａｔｈｏｄｅ Ｒａｙ Ｔ
ｕｂｅ）はテレビジョンを始めて計測機器、情報端末機
器等のモニタに主に用いられているが、ＣＲＴ自体の重
さと大きさとにより電子製品の小型化、軽量化の要求に
積極対応できなかった。こうしたＣＲＴを代替するため
小型、軽量化の長所を有している能動型平板表示装置が
注目を浴びている。
【０００３】図１は従来の能動型平板表示素子の断面構
造図を示したものであって、図１は能動型平板表示素子
の中の薄膜トランジスタと画素部とに対してのみ示した
ものである。
造図を示したものであって、図１は能動型平板表示素子
の中の薄膜トランジスタと画素部とに対してのみ示した
ものである。
【０００４】図１を参照すると、ガラス基板又は合成樹
脂のような透明な絶縁基板１０上に酸化膜より成ったバ
ッファ層１１を形成し、さらにポリシリコン膜を形成し
た後、パターニングして半導体層１２を形成する。半導
体層１２を含んだバッファ層１１上にゲート絶縁膜１３
を形成し、さらにゲート金属物質を蒸着した後、パター
ニングして半導体層１１の上部のゲート絶縁膜１３上に
ゲート１４を形成する。
脂のような透明な絶縁基板１０上に酸化膜より成ったバ
ッファ層１１を形成し、さらにポリシリコン膜を形成し
た後、パターニングして半導体層１２を形成する。半導
体層１２を含んだバッファ層１１上にゲート絶縁膜１３
を形成し、さらにゲート金属物質を蒸着した後、パター
ニングして半導体層１１の上部のゲート絶縁膜１３上に
ゲート１４を形成する。
【０００５】次いで、所定の導電型を有する高濃度不純
物、例えばｎ型又はｐ型高濃度不純物の中の一つを半導
体層１１へイオン注入してゲート１４の両側の半導体層
１１に高濃度ソース／ドレーン領域１５−１，１５−２
を形成する。ゲート１４を含んだゲート絶縁膜１３上に
層間絶縁膜１６を形成し、ソース／ドレーン領域１５−
１，１５−２が露出されるように層間絶縁膜１６をエッ
チングしてコンタクトホール１７−１，１７−２を形成
する。
物、例えばｎ型又はｐ型高濃度不純物の中の一つを半導
体層１１へイオン注入してゲート１４の両側の半導体層
１１に高濃度ソース／ドレーン領域１５−１，１５−２
を形成する。ゲート１４を含んだゲート絶縁膜１３上に
層間絶縁膜１６を形成し、ソース／ドレーン領域１５−
１，１５−２が露出されるように層間絶縁膜１６をエッ
チングしてコンタクトホール１７−１，１７−２を形成
する。
【０００６】コンタクトホール１７−１，１７−２を含
んだ層間絶縁膜１６上にソース／ドレーン電極用金属物
質を形成した後、パターニングしてコンタクトホール１
７−１，１７−２を通じてソース／ドレーン領域１５−
１，１５−２と各々コンタクトされるソース／ドレーン
電極１８−１，１８−２を形成する。ソース／ドレーン
電極１８−１，１８−２を含んだ層間絶縁膜１６上に保
護膜（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）１９を形
成する。次いで、ソース／ドレーン電極１８−１，１８
−２の中の一つ、例えばドレーン電極１８−２が露出さ
れるように保護膜１９をエッチングしてビアホール２０
を形成する。
んだ層間絶縁膜１６上にソース／ドレーン電極用金属物
質を形成した後、パターニングしてコンタクトホール１
７−１，１７−２を通じてソース／ドレーン領域１５−
１，１５−２と各々コンタクトされるソース／ドレーン
電極１８−１，１８−２を形成する。ソース／ドレーン
電極１８−１，１８−２を含んだ層間絶縁膜１６上に保
護膜（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）１９を形
成する。次いで、ソース／ドレーン電極１８−１，１８
−２の中の一つ、例えばドレーン電極１８−２が露出さ
れるように保護膜１９をエッチングしてビアホール２０
を形成する。
【０００７】次に、ビアホール２０を含んだ保護膜１９
上に透明導電膜を蒸着した後、パターニングしてビアホ
ール２０を通じてドレーン電極１８−２と連結される画
素電極２１を形成する。画素電極２１を含んだ保護膜１
９上に平坦化膜２２を形成した後、画素電極２１が露出
されるように開口部２３を形成することにより、能動型
平板表示素子を製造する。
上に透明導電膜を蒸着した後、パターニングしてビアホ
ール２０を通じてドレーン電極１８−２と連結される画
素電極２１を形成する。画素電極２１を含んだ保護膜１
９上に平坦化膜２２を形成した後、画素電極２１が露出
されるように開口部２３を形成することにより、能動型
平板表示素子を製造する。
【０００８】能動型平板表示素子に使用される薄膜トラ
ンジスタにおいて、ソース／ドレーン電極１８−１，１
８−２は電気的な信号が印加される電極であって、信号
遅延等を防止するために基本的に非抵抗が低い物質、例
えば金属物質を使用することが望ましい。又、表示素子
に使用される画素電極はできるだけ非抵抗が低いながら
透過度が高い物質、例えばＩＴＯのような透明導電膜を
使用することが望ましい。
ンジスタにおいて、ソース／ドレーン電極１８−１，１
８−２は電気的な信号が印加される電極であって、信号
遅延等を防止するために基本的に非抵抗が低い物質、例
えば金属物質を使用することが望ましい。又、表示素子
に使用される画素電極はできるだけ非抵抗が低いながら
透過度が高い物質、例えばＩＴＯのような透明導電膜を
使用することが望ましい。
【０００９】だから、金属物質を用いてソース／ドレー
ン電極と画素電極を同時に形成する場合には非抵抗が低
い利点はあるが、透過率が相当に低いという問題点があ
り、ＩＴＯ膜を用いてソース／ドレーン電極と画素電極
とを同時に形成する場合には透過度は高いが、金属に比
べて大きな非抵抗を有するという問題点があるため、金
属物質とＩＴＯ膜とは全て透過型表示素子のソース／ド
レーン電極と画素電極とで要求される事項を全て満足さ
せることができない。
ン電極と画素電極を同時に形成する場合には非抵抗が低
い利点はあるが、透過率が相当に低いという問題点があ
り、ＩＴＯ膜を用いてソース／ドレーン電極と画素電極
とを同時に形成する場合には透過度は高いが、金属に比
べて大きな非抵抗を有するという問題点があるため、金
属物質とＩＴＯ膜とは全て透過型表示素子のソース／ド
レーン電極と画素電極とで要求される事項を全て満足さ
せることができない。
【００１０】従って、従来の薄膜トランジスタの製造方
法ではソース／ドレーン電極１８−１，１８−２として
金属物質を使用し、画素電極としてはＩＴＯ膜２１を使
用するので、各々ソース／ドレーン電極を形成するため
のマスクと画素電極とを形成するための２枚のマスクを
使用して各々ソース／ドレーン電極と画素電極とを形成
するという問題点があった。しかも、従来の薄膜トラン
ジスタの製造方法はソース／ドレーン電極１８−１，１
８−２を画素電極２１と連結させるため、別途のマスク
を使用して層間絶縁膜にコンタクトホールを形成する工
程が要求された。
法ではソース／ドレーン電極１８−１，１８−２として
金属物質を使用し、画素電極としてはＩＴＯ膜２１を使
用するので、各々ソース／ドレーン電極を形成するため
のマスクと画素電極とを形成するための２枚のマスクを
使用して各々ソース／ドレーン電極と画素電極とを形成
するという問題点があった。しかも、従来の薄膜トラン
ジスタの製造方法はソース／ドレーン電極１８−１，１
８−２を画素電極２１と連結させるため、別途のマスク
を使用して層間絶縁膜にコンタクトホールを形成する工
程が要求された。
【００１１】これにより、コンタクトホールを形成する
ためのマスク作業が追加されるため、生産性低下及び不
良率の増加を招来するだけではなく、製造コストを上昇
させるという問題点があった。
ためのマスク作業が追加されるため、生産性低下及び不
良率の増加を招来するだけではなく、製造コストを上昇
させるという問題点があった。
【００１２】又、従来の能動型平板表示素子の薄膜トラ
ンジスタにおいて、ソース／ドレーン領域とソース／ド
レーン電極とのコンタクト抵抗が大きくて素子の電気的
特性が低下されるという問題点があった。
ンジスタにおいて、ソース／ドレーン領域とソース／ド
レーン電極とのコンタクト抵抗が大きくて素子の電気的
特性が低下されるという問題点があった。
【００１３】
【発明が解決しようとする課題】本発明の目的は透過度
を向上させ、抵抗を減少させ得る薄膜トランジスタ及び
その製造方法とこれを用いた能動型平板表示素子及びそ
の製造方法を提供することである。
を向上させ、抵抗を減少させ得る薄膜トランジスタ及び
その製造方法とこれを用いた能動型平板表示素子及びそ
の製造方法を提供することである。
【００１４】本発明の他の目的はソース／ドレーン電極
を２層構造に形成して透過度向上、抵抗減少及び工程単
純化を図ることができる薄膜トランジスタ及びその製造
方法とこれを用いた能動型平坦表示素子及びその製造方
法を提供することである。
を２層構造に形成して透過度向上、抵抗減少及び工程単
純化を図ることができる薄膜トランジスタ及びその製造
方法とこれを用いた能動型平坦表示素子及びその製造方
法を提供することである。
【００１５】本発明の他の目的は別途のマスク工程なし
でソース／ドレーン領域とソース／ドレーン電極とをコ
ンタクトさせることにより工程が単純化できる薄膜トラ
ンジスタ及びその製造方法とこれを用いた能動型平板表
示素子及びその製造方法を提供することである。
でソース／ドレーン領域とソース／ドレーン電極とをコ
ンタクトさせることにより工程が単純化できる薄膜トラ
ンジスタ及びその製造方法とこれを用いた能動型平板表
示素子及びその製造方法を提供することである。
【００１６】本発明のさらに他の目的は新たな設備投資
と追加のマスク使用なしでオフセット構造又はＬＤＤ
（Lightly Doped Drain）構造を形成して工程を単純化
することと同時に素子のオン／オフ特性を向上させ得る
薄膜トランジスタ及びその製造方法とこれを用いた能動
型平板表示素子及びその製造方法を提供することであ
る。
と追加のマスク使用なしでオフセット構造又はＬＤＤ
（Lightly Doped Drain）構造を形成して工程を単純化
することと同時に素子のオン／オフ特性を向上させ得る
薄膜トランジスタ及びその製造方法とこれを用いた能動
型平板表示素子及びその製造方法を提供することであ
る。
【００１７】本発明のさらに他の目的はマスク数を減ら
して工程を単純化して収率向上及び製造コストを減少さ
せ得る薄膜トランジスタ及びその製造方法とこれを用い
た能動型平板表示素子及びその製造方法を提供すること
である。
して工程を単純化して収率向上及び製造コストを減少さ
せ得る薄膜トランジスタ及びその製造方法とこれを用い
た能動型平板表示素子及びその製造方法を提供すること
である。
【００１８】
【課題を解決するための手段】前述したような目的を達
成するために、本発明は絶縁基板上に半導体層を形成す
る段階と、半導体層を含んだ基板上にゲート絶縁膜を形
成する段階と、半導体層の上部のゲート絶縁膜上にゲー
トを形成する段階と、半導体層へ高濃度不純物をイオン
注入してゲートの両側の半導体層に高濃度ソース／ドレ
ーン領域を形成する段階と、基板の全面に層間絶縁膜を
形成する段階と、層間絶縁膜をエッチングして高濃度ソ
ース／ドレーン領域を露出させるコンタクトホールを形
成する段階と、コンタクトホールを含んだ層間絶縁膜上
に透明導電膜と金属膜とを順次形成する段階と、金属膜
と透明導電膜とをエッチングして、コンタクトホ−ルを
通じて高濃度ソース／ドレーン領域とコンタクトされる
２層構造のソース／ドレーン電極を形成する段階と、基
板の全面に保護膜を形成する段階と、画素領域の保護膜
と金属膜とをエッチングして開口部を通じて透明導電膜
を露出させて画素電極を形成する段階と、開口部内の金
属電極が保護膜により覆われるようにリフロー工程を遂
行する段階とを含むことを特徴とする能動型平板表示素
子の製造方法を提供することを特徴とする。
成するために、本発明は絶縁基板上に半導体層を形成す
る段階と、半導体層を含んだ基板上にゲート絶縁膜を形
成する段階と、半導体層の上部のゲート絶縁膜上にゲー
トを形成する段階と、半導体層へ高濃度不純物をイオン
注入してゲートの両側の半導体層に高濃度ソース／ドレ
ーン領域を形成する段階と、基板の全面に層間絶縁膜を
形成する段階と、層間絶縁膜をエッチングして高濃度ソ
ース／ドレーン領域を露出させるコンタクトホールを形
成する段階と、コンタクトホールを含んだ層間絶縁膜上
に透明導電膜と金属膜とを順次形成する段階と、金属膜
と透明導電膜とをエッチングして、コンタクトホ−ルを
通じて高濃度ソース／ドレーン領域とコンタクトされる
２層構造のソース／ドレーン電極を形成する段階と、基
板の全面に保護膜を形成する段階と、画素領域の保護膜
と金属膜とをエッチングして開口部を通じて透明導電膜
を露出させて画素電極を形成する段階と、開口部内の金
属電極が保護膜により覆われるようにリフロー工程を遂
行する段階とを含むことを特徴とする能動型平板表示素
子の製造方法を提供することを特徴とする。
【００１９】又、本発明は開口部を備えた能動型平板表
示素子において、絶縁基板上に半導体層を形成する段階
と、半導体層を含んだ基板上にゲート絶縁膜を形成する
段階と、半導体層の上部のゲート絶縁膜上にゲートを形
成する段階と、半導体層へ高濃度不純物をイオン注入し
てゲートの両側の半導体層に高濃度ソース／ドレーン領
域を形成する段階と、基板の全面に層間絶縁膜を形成す
る段階と、層間絶縁膜をエッチングして高濃度ソース／
ドレーン領域を露出させるコンタクトホールを形成する
段階と、コンタクトホールを含んだ層間絶縁膜上に透明
導電膜と金属膜とを順次形成する段階と、基板の全面に
かけて一定厚さの感光膜を塗布する段階と、ハーフトー
ンマスクを用いて金属膜の中のゲートの上部の部分は露
出させ、開口部では一定厚さの中の一部分のみ残るよう
に感光膜をパターニングする段階と、パターニングされ
た感光膜をマスクとして、露出された金属膜とその下部
の透明導電膜をエッチングしてコンタクトホ−ルを通じ
て高濃度ソース／ドレーン領域とコンタクトされる２層
構造のソース／ドレーン電極を形成し、開口部の金属膜
をエッチングして透明導電膜を露出させる段階と、開口
部を通じて透明導電膜を露出させて画素電極を形成する
ように保護膜を形成する段階とを含む能動型平板表示素
子の製造方法を提供することを特徴とする。
示素子において、絶縁基板上に半導体層を形成する段階
と、半導体層を含んだ基板上にゲート絶縁膜を形成する
段階と、半導体層の上部のゲート絶縁膜上にゲートを形
成する段階と、半導体層へ高濃度不純物をイオン注入し
てゲートの両側の半導体層に高濃度ソース／ドレーン領
域を形成する段階と、基板の全面に層間絶縁膜を形成す
る段階と、層間絶縁膜をエッチングして高濃度ソース／
ドレーン領域を露出させるコンタクトホールを形成する
段階と、コンタクトホールを含んだ層間絶縁膜上に透明
導電膜と金属膜とを順次形成する段階と、基板の全面に
かけて一定厚さの感光膜を塗布する段階と、ハーフトー
ンマスクを用いて金属膜の中のゲートの上部の部分は露
出させ、開口部では一定厚さの中の一部分のみ残るよう
に感光膜をパターニングする段階と、パターニングされ
た感光膜をマスクとして、露出された金属膜とその下部
の透明導電膜をエッチングしてコンタクトホ−ルを通じ
て高濃度ソース／ドレーン領域とコンタクトされる２層
構造のソース／ドレーン電極を形成し、開口部の金属膜
をエッチングして透明導電膜を露出させる段階と、開口
部を通じて透明導電膜を露出させて画素電極を形成する
ように保護膜を形成する段階とを含む能動型平板表示素
子の製造方法を提供することを特徴とする。
【００２０】又、本発明は絶縁基板上に半導体層を形成
する段階と、半導体層を含んだ基板上にゲート絶縁膜を
形成する段階と、半導体層の上部のゲート絶縁膜上にゲ
ートを形成する段階と、ゲート電極の側壁にスペーサを
形成することと同時にスペーサの両側の半導体層を露出
させる段階と、露出された半導体層へ高濃度不純物をイ
オン注入して高濃度ソース／ドレーン領域を形成する段
階と、基板の全面に透明導電膜と金属膜とを順次形成す
る段階と、金属膜と透明導電膜とをエッチングして高濃
度ソース／ドレーン領域と直接コンタクトされる２層構
造のソース／ドレーン電極を形成する段階と、基板の全
面に保護膜を形成する段階と、画素領域の保護膜と金属
膜とをエッチングして開口部を通じて透明導電膜を露出
させて画素電極を形成する段階と、開口部内の金属電極
が保護膜により覆われるようにリフロー工程を遂行する
段階とを含む能動型平板表示素子の製造方法を提供する
ことを特徴とする。
する段階と、半導体層を含んだ基板上にゲート絶縁膜を
形成する段階と、半導体層の上部のゲート絶縁膜上にゲ
ートを形成する段階と、ゲート電極の側壁にスペーサを
形成することと同時にスペーサの両側の半導体層を露出
させる段階と、露出された半導体層へ高濃度不純物をイ
オン注入して高濃度ソース／ドレーン領域を形成する段
階と、基板の全面に透明導電膜と金属膜とを順次形成す
る段階と、金属膜と透明導電膜とをエッチングして高濃
度ソース／ドレーン領域と直接コンタクトされる２層構
造のソース／ドレーン電極を形成する段階と、基板の全
面に保護膜を形成する段階と、画素領域の保護膜と金属
膜とをエッチングして開口部を通じて透明導電膜を露出
させて画素電極を形成する段階と、開口部内の金属電極
が保護膜により覆われるようにリフロー工程を遂行する
段階とを含む能動型平板表示素子の製造方法を提供する
ことを特徴とする。
【００２１】又、本発明は開口部を備えた能動型平板表
示素子において、絶縁基板上に半導体層を形成する段階
と、半導体層を含んだ基板上にゲート絶縁膜を形成する
段階と、半導体層の上部のゲート絶縁膜上にゲートを形
成する段階と、ゲート電極の側壁にスペーサを形成する
ことと同時にスペーサの両側の半導体層を露出させる段
階と、露出された半導体層へ高濃度不純物をイオン注入
して高濃度ソース／ドレーン領域を形成する段階と、基
板の全面に透明導電膜と金属膜とを順次形成する段階
と、基板の全面にかけて一定厚さの感光膜を塗布する段
階と、ハーフトーンマスクを用いて金属膜の中のゲート
の上部の部分は露出させ、開口部では一定厚さの中の一
部分のみ残るように感光膜をパターニングする段階と、
パターニングされた感光膜をマスクとして、露出された
金属膜とその下部の透明導電膜をエッチングしてコンタ
クトホ−ルを通じて高濃度ソース／ドレーン領域とコン
タクトされる２層構造のソース／ドレーン電極を形成
し、開口部の金属膜をエッチングして透明導電膜を露出
させる段階と、開口部を通じて透明導電膜を露出させて
画素電極を形成するように保護膜を形成する段階とを含
む能動型平板表示素子の製造方法を提供することを特徴
とする。
示素子において、絶縁基板上に半導体層を形成する段階
と、半導体層を含んだ基板上にゲート絶縁膜を形成する
段階と、半導体層の上部のゲート絶縁膜上にゲートを形
成する段階と、ゲート電極の側壁にスペーサを形成する
ことと同時にスペーサの両側の半導体層を露出させる段
階と、露出された半導体層へ高濃度不純物をイオン注入
して高濃度ソース／ドレーン領域を形成する段階と、基
板の全面に透明導電膜と金属膜とを順次形成する段階
と、基板の全面にかけて一定厚さの感光膜を塗布する段
階と、ハーフトーンマスクを用いて金属膜の中のゲート
の上部の部分は露出させ、開口部では一定厚さの中の一
部分のみ残るように感光膜をパターニングする段階と、
パターニングされた感光膜をマスクとして、露出された
金属膜とその下部の透明導電膜をエッチングしてコンタ
クトホ−ルを通じて高濃度ソース／ドレーン領域とコン
タクトされる２層構造のソース／ドレーン電極を形成
し、開口部の金属膜をエッチングして透明導電膜を露出
させる段階と、開口部を通じて透明導電膜を露出させて
画素電極を形成するように保護膜を形成する段階とを含
む能動型平板表示素子の製造方法を提供することを特徴
とする。
【００２２】又、本発明は絶縁基板上に形成された半導
体層と、半導体層の両側が露出されるように半導体層上
に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成さ
れたゲートと、ゲート絶縁膜上のゲート側壁に形成され
たスペーサと、露出された半導体層に形成された高濃度
ソース／ドレーン領域と、基板上に高濃度ソース／ドレ
ーン領域と直接コンタクトされるように形成された透明
導電膜と金属膜との２層構造より成ったソース／ドレー
ン電極と、基板の全面にかけて形成された開口部を備え
た保護膜と、ソース／ドレーン電極の中の一つを構成す
る透明導電膜から延び形成されて開口部を通じて露出さ
れた画素電極とを備える能動型平板表示素子を提供する
ことを特徴とする。
体層と、半導体層の両側が露出されるように半導体層上
に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成さ
れたゲートと、ゲート絶縁膜上のゲート側壁に形成され
たスペーサと、露出された半導体層に形成された高濃度
ソース／ドレーン領域と、基板上に高濃度ソース／ドレ
ーン領域と直接コンタクトされるように形成された透明
導電膜と金属膜との２層構造より成ったソース／ドレー
ン電極と、基板の全面にかけて形成された開口部を備え
た保護膜と、ソース／ドレーン電極の中の一つを構成す
る透明導電膜から延び形成されて開口部を通じて露出さ
れた画素電極とを備える能動型平板表示素子を提供する
ことを特徴とする。
【００２３】又、本発明は絶縁基板上に形成された半導
体層と、半導体層を含んだ基板上に形成されたゲート絶
縁膜と、半導体層の上部のゲート絶縁膜上に形成された
ゲートと、ゲートの両側の半導体層に形成されたソース
／ドレーン領域と、基板の全面に形成されたソース／ド
レーン電極を露出させるコンタクトホールを備えた層間
絶縁膜と、層間絶縁膜上に形成されてソース／ドレーン
電極とコンタクトホールとを通じてコンタクトされ、透
明導電膜と金属膜との２層構造より成ったソース／ドレ
ーン電極と、基板の全面にかけて形成された開口部を備
えた保護膜と、ソース／ドレーン電極の中の一つを構成
する透明導電膜から延び形成されて開口部を通じて露出
された画素電極とを備える能動型平板表示素子を提供す
ることを特徴とする。
体層と、半導体層を含んだ基板上に形成されたゲート絶
縁膜と、半導体層の上部のゲート絶縁膜上に形成された
ゲートと、ゲートの両側の半導体層に形成されたソース
／ドレーン領域と、基板の全面に形成されたソース／ド
レーン電極を露出させるコンタクトホールを備えた層間
絶縁膜と、層間絶縁膜上に形成されてソース／ドレーン
電極とコンタクトホールとを通じてコンタクトされ、透
明導電膜と金属膜との２層構造より成ったソース／ドレ
ーン電極と、基板の全面にかけて形成された開口部を備
えた保護膜と、ソース／ドレーン電極の中の一つを構成
する透明導電膜から延び形成されて開口部を通じて露出
された画素電極とを備える能動型平板表示素子を提供す
ることを特徴とする。
【００２４】ソース／ドレーン電極は順次積層された透
明導電膜と金属膜とより成り、金属膜は透明導電膜より
非抵抗が低い物質として、Ａｌ、Ａｌ合金、Ｍｏ、Ｍｏ
合金、Ｃｒ、又はＴｉの中の一つが使用され、透明導電
膜としてＩＴＯ、ＩＺＯ、ＴＯ、又はＩＯの中の一つが
使用される。
明導電膜と金属膜とより成り、金属膜は透明導電膜より
非抵抗が低い物質として、Ａｌ、Ａｌ合金、Ｍｏ、Ｍｏ
合金、Ｃｒ、又はＴｉの中の一つが使用され、透明導電
膜としてＩＴＯ、ＩＺＯ、ＴＯ、又はＩＯの中の一つが
使用される。
【００２５】
【発明の実施の形態】以下、本発明の実施例を添付した
図面に基づいて詳細に説明する。
図面に基づいて詳細に説明する。
【００２６】図２Ａ乃至図２Ｅは本発明の第１実施例に
よる２層構造のソース／ドレーン電極を有する薄膜トラ
ンジスタの製造方法を説明するための工程断面図を示し
たものである。
よる２層構造のソース／ドレーン電極を有する薄膜トラ
ンジスタの製造方法を説明するための工程断面図を示し
たものである。
【００２７】図２Ａは基板上に半導体層を形成するため
の工程を示したものであって、ガラス基板又は合成樹脂
のような透明な絶縁基板３０上に酸化膜より成ったバッ
ファ層３１を形成し、バッファ層３１上にポリシリコン
膜を形成した後、パターニングして半導体層３２を形成
する。
の工程を示したものであって、ガラス基板又は合成樹脂
のような透明な絶縁基板３０上に酸化膜より成ったバッ
ファ層３１を形成し、バッファ層３１上にポリシリコン
膜を形成した後、パターニングして半導体層３２を形成
する。
【００２８】図２Ｂはゲート及び高濃度ソース／ドレー
ン領域を形成するための工程を示したものであって、半
導体層３２を含んだバッファ層３１上にゲート絶縁膜３
３を形成する。次に、ゲート絶縁膜３３上にゲート金属
物質を蒸着した後、パターニングして半導体層３２の上
部のゲート絶縁膜３３上にゲート３４を形成する。
ン領域を形成するための工程を示したものであって、半
導体層３２を含んだバッファ層３１上にゲート絶縁膜３
３を形成する。次に、ゲート絶縁膜３３上にゲート金属
物質を蒸着した後、パターニングして半導体層３２の上
部のゲート絶縁膜３３上にゲート３４を形成する。
【００２９】次いで、所定の導電型を有する高濃度不純
物、例えばｎ型又はｐ型高濃度不純物の中の一つを半導
体層３２へイオン注入してゲート３４の両側の半導体層
３２に高濃度ソース／ドレーン領域３５−１，３５−２
を形成する。
物、例えばｎ型又はｐ型高濃度不純物の中の一つを半導
体層３２へイオン注入してゲート３４の両側の半導体層
３２に高濃度ソース／ドレーン領域３５−１，３５−２
を形成する。
【００３０】図２Ｃはソース／ドレーン領域３５−１，
３５−２と後続工程で形成されるソース／ドレーン電極
とを連結するためのコンタクトホールを形成するための
工程を示したものであって、ゲート３４を含んだゲート
絶縁膜３３上に層間絶縁膜３６を形成する。次に、ソー
ス／ドレーン領域３５−１，３５−２が露出されるよう
に層間絶縁膜３６をエッチングしてコンタクトホール３
７−１，３７−２を形成する。
３５−２と後続工程で形成されるソース／ドレーン電極
とを連結するためのコンタクトホールを形成するための
工程を示したものであって、ゲート３４を含んだゲート
絶縁膜３３上に層間絶縁膜３６を形成する。次に、ソー
ス／ドレーン領域３５−１，３５−２が露出されるよう
に層間絶縁膜３６をエッチングしてコンタクトホール３
７−１，３７−２を形成する。
【００３１】図２Ｄ及び図２Ｅはソース／ドレーン電極
を形成するための工程を示したものであって、コンタク
トホール３７−１，３７−２を含んだ層間絶縁膜３６上
に透明導電膜３８とソース／ドレーン電極用金属物質３
９とを順次蒸着する。次いで、図面上には示さないがソ
ース／ドレーン電極用マスクを使用して金属物質３９と
透明導電膜３８とをパターニングして２層構造のソース
／ドレーン電極４０−１，４０−２を形成する。
を形成するための工程を示したものであって、コンタク
トホール３７−１，３７−２を含んだ層間絶縁膜３６上
に透明導電膜３８とソース／ドレーン電極用金属物質３
９とを順次蒸着する。次いで、図面上には示さないがソ
ース／ドレーン電極用マスクを使用して金属物質３９と
透明導電膜３８とをパターニングして２層構造のソース
／ドレーン電極４０−１，４０−２を形成する。
【００３２】ソース／ドレーン電極４０−１，４０−２
はコンタクトホール３７−１，３７−２を通じてソース
／ドレーン領域３５−１，３５−２と各々電気的に連結
される。これで、本発明の２層構造のソース／ドレーン
電極を有する薄膜トランジスタが製造される。
はコンタクトホール３７−１，３７−２を通じてソース
／ドレーン領域３５−１，３５−２と各々電気的に連結
される。これで、本発明の２層構造のソース／ドレーン
電極を有する薄膜トランジスタが製造される。
【００３３】ソース／ドレーン電極用金属膜３９は透明
導電膜より非抵抗が低い金属物質であって、Ａｌ、Ａｌ
合金、Ｍｏ、Ｍｏ合金、Ｃｒ、又はＴｉの中の一つが使
用され、透明導電膜３８はＩＴＯ（Ｉｎｄｉｕｍ Ｔｉ
ｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ
Ｏｘｉｄｅ）、ＴＯ（Ｔｉｎ Ｏｘｉｄｅ）、又はＩＯ
（Ｉｎｄｉｕｍ Ｏｘｉｄｅ）の中の一つを使用する。
導電膜より非抵抗が低い金属物質であって、Ａｌ、Ａｌ
合金、Ｍｏ、Ｍｏ合金、Ｃｒ、又はＴｉの中の一つが使
用され、透明導電膜３８はＩＴＯ（Ｉｎｄｉｕｍ Ｔｉ
ｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ
Ｏｘｉｄｅ）、ＴＯ（Ｔｉｎ Ｏｘｉｄｅ）、又はＩＯ
（Ｉｎｄｉｕｍ Ｏｘｉｄｅ）の中の一つを使用する。
【００３４】本発明の第１実施例による２層構造のソー
ス／ドレーン電極を有する薄膜トランジスタの製造方法
ではソース／ドレーン領域３５−１，３５−２を単一の
不純物領域に形成したが、通常的な方法例えば、陽極酸
化方法を用いてオフセット構造又はＬＤＤ構造に形成す
ることもできる。従って、本発明の第１実施例による２
層構造のソース／ドレーン電極をオフセット構造又はＬ
ＤＤ構造を有する薄膜トランジスタに適用できるため、
２層構造のソース／ドレーン電極を備えたオフセット又
はＬＤＤ構造の薄膜トランジスタが製造できる。
ス／ドレーン電極を有する薄膜トランジスタの製造方法
ではソース／ドレーン領域３５−１，３５−２を単一の
不純物領域に形成したが、通常的な方法例えば、陽極酸
化方法を用いてオフセット構造又はＬＤＤ構造に形成す
ることもできる。従って、本発明の第１実施例による２
層構造のソース／ドレーン電極をオフセット構造又はＬ
ＤＤ構造を有する薄膜トランジスタに適用できるため、
２層構造のソース／ドレーン電極を備えたオフセット又
はＬＤＤ構造の薄膜トランジスタが製造できる。
【００３５】図３Ａ乃至図３Ｆは本発明の第２実施例に
よる２層構造のソース／ドレーン電極を有する薄膜トラ
ンジスタの製造方法を説明するための工程断面図を示し
たものである。
よる２層構造のソース／ドレーン電極を有する薄膜トラ
ンジスタの製造方法を説明するための工程断面図を示し
たものである。
【００３６】本発明の第２実施例による薄膜トランジス
タはスペーサを用いたオフセット構造又はＬＤＤ構造を
有する薄膜トランジスタを製造する方法に関するもので
ある。
タはスペーサを用いたオフセット構造又はＬＤＤ構造を
有する薄膜トランジスタを製造する方法に関するもので
ある。
【００３７】図３Ａを参照すると、絶縁基板７０上にバ
ッファ層７１を形成し、バッファ層７１上に半導体層７
２を形成する。図３Ｂを参照すると、半導体層７２を含
んだバッファ層７１上に酸化膜又は窒化膜のようなゲー
ト絶縁膜７３を形成する。ゲート絶縁膜７３上にゲート
金属物質を蒸着し、さらにゲートキャッピング物質、例
えば酸化膜又は窒化膜を順次蒸着する。図面上には示さ
れないが、ゲート形成用マスクを用いて、半導体層７２
の上部のゲート絶縁膜７３上にゲート７４及びゲートキ
ャッピング層７５を形成する。
ッファ層７１を形成し、バッファ層７１上に半導体層７
２を形成する。図３Ｂを参照すると、半導体層７２を含
んだバッファ層７１上に酸化膜又は窒化膜のようなゲー
ト絶縁膜７３を形成する。ゲート絶縁膜７３上にゲート
金属物質を蒸着し、さらにゲートキャッピング物質、例
えば酸化膜又は窒化膜を順次蒸着する。図面上には示さ
れないが、ゲート形成用マスクを用いて、半導体層７２
の上部のゲート絶縁膜７３上にゲート７４及びゲートキ
ャッピング層７５を形成する。
【００３８】次いで、ゲート７４をマスクとして半導体
層７２へｎ型又はｐ型の低濃度不純物をイオン注入して
半導体層７２に低濃度ソース／ドレーン領域７６−１，
７６−２を形成する。
層７２へｎ型又はｐ型の低濃度不純物をイオン注入して
半導体層７２に低濃度ソース／ドレーン領域７６−１，
７６−２を形成する。
【００３９】図３Ｃを参照すると、ゲート７４を含んだ
ゲート絶縁膜７３上にスペーサ用絶縁膜、例えば窒化膜
又は酸化膜を蒸着した後、エッチバックしてゲート７４
の側壁にスペーサ７７を形成する。
ゲート絶縁膜７３上にスペーサ用絶縁膜、例えば窒化膜
又は酸化膜を蒸着した後、エッチバックしてゲート７４
の側壁にスペーサ７７を形成する。
【００４０】スペーサ用絶縁膜をエッチングしてゲート
７４の側壁にスペーサ７７を形成する時、その下部のゲ
ート絶縁膜７３もエッチングして低濃度ソース／ドレー
ン領域７６−１，７６−２が形成された半導体層７２を
露出させる。
７４の側壁にスペーサ７７を形成する時、その下部のゲ
ート絶縁膜７３もエッチングして低濃度ソース／ドレー
ン領域７６−１，７６−２が形成された半導体層７２を
露出させる。
【００４１】図３Ｄを参照すると、露出された半導体層
７２即ち、露出された低濃度ソース／ドレーン領域７６
−１，７６−２上に通常的なシリサイド形成工程を通じ
てシリサイド膜７８−１，７８−２を形成する。
７２即ち、露出された低濃度ソース／ドレーン領域７６
−１，７６−２上に通常的なシリサイド形成工程を通じ
てシリサイド膜７８−１，７８−２を形成する。
【００４２】次いで、半導体層７２即ち、シリサイド膜
７８−１，７８−２の下部の低濃度ソース／ドレーン領
域７６−１，７６−２へ低濃度ソース／ドレーン領域７
６−１，７６−２と同一導電型の高濃度不純物をイオン
注入して高濃度ソース／ドレーン領域７９−１，７９−
２を形成する。
７８−１，７８−２の下部の低濃度ソース／ドレーン領
域７６−１，７６−２へ低濃度ソース／ドレーン領域７
６−１，７６−２と同一導電型の高濃度不純物をイオン
注入して高濃度ソース／ドレーン領域７９−１，７９−
２を形成する。
【００４３】図３Ｅのように基板の全面に透明導電膜８
０とソース／ドレーン電極用金属物質８１とを順次蒸着
し、図３Ｆのように図面上には示されないが、ソース／
ドレーン電極形成用マスクを用いて金属物質８１と透明
導電膜８０とをパターニングして２層構造のソース／ド
レーン電極８２−１，８２−２を形成する。
０とソース／ドレーン電極用金属物質８１とを順次蒸着
し、図３Ｆのように図面上には示されないが、ソース／
ドレーン電極形成用マスクを用いて金属物質８１と透明
導電膜８０とをパターニングして２層構造のソース／ド
レーン電極８２−１，８２−２を形成する。
【００４４】ソース／ドレーン電極用金属膜８１は透明
導電膜より非抵抗が低い物質として、Ａｌ、Ａｌ合金、
Ｍｏ、Ｍｏ合金、Ｃｒ、又はＴｉの中の一つが使用さ
れ、透明導電膜８０はＩＴＯ、ＩＺＯ、ＴＯ、ＩＯの中
の一つが使用される
導電膜より非抵抗が低い物質として、Ａｌ、Ａｌ合金、
Ｍｏ、Ｍｏ合金、Ｃｒ、又はＴｉの中の一つが使用さ
れ、透明導電膜８０はＩＴＯ、ＩＺＯ、ＴＯ、ＩＯの中
の一つが使用される
【００４５】前述した第２実施例による薄膜トランジス
タの製造方法によると、スペーサを用いてセルフアライ
ン状でＬＤＤ構造を有するソース／ドレーン領域を形成
させることによりＬＤＤ構造のための別途のマスク工程
が要求されない。
タの製造方法によると、スペーサを用いてセルフアライ
ン状でＬＤＤ構造を有するソース／ドレーン領域を形成
させることによりＬＤＤ構造のための別途のマスク工程
が要求されない。
【００４６】ソース／ドレーン電極８２−１，８２−２
と高濃度ソース／ドレーン領域７９−１，７９−２とが
コンタクトホールなしで（ｎｏｎ−ｃｏｎｔａｃｔ ｈ
ｏｌｅ）直接コンタクトされるため、一回のマスク工程
が省略されて工程が単純化される。又、ゲート７４の上
部にはゲートキャッピング層７５が形成され、ゲート７
４の側壁にはスペーサ７７が形成されるため、ソース／
ドレーン電極８２−１，８２−２とゲート７４との充分
な絶縁が確保できる。
と高濃度ソース／ドレーン領域７９−１，７９−２とが
コンタクトホールなしで（ｎｏｎ−ｃｏｎｔａｃｔ ｈ
ｏｌｅ）直接コンタクトされるため、一回のマスク工程
が省略されて工程が単純化される。又、ゲート７４の上
部にはゲートキャッピング層７５が形成され、ゲート７
４の側壁にはスペーサ７７が形成されるため、ソース／
ドレーン電極８２−１，８２−２とゲート７４との充分
な絶縁が確保できる。
【００４７】低濃度ソース／ドレーン領域７６−１，７
６−２を形成するためのイオン注入工程時、ゲートの上
部に形成されたゲートキャッピング層７５がイオン注入
バリヤとして作用してゲートへのイオン注入を防止す
る。
６−２を形成するためのイオン注入工程時、ゲートの上
部に形成されたゲートキャッピング層７５がイオン注入
バリヤとして作用してゲートへのイオン注入を防止す
る。
【００４８】又、シリサイド膜７８−１，７８−２がソ
ース／ドレーン電極８２−１，８２−２とソース／ドレ
ーン領域７９−１，７９−２との間に形成されているた
め、コンタクト抵抗を減少させ得る。しかも、シリサイ
ド膜がソース／ドレーン電極を形成するためのエッチン
グ時エッチングバリヤとして作用してエッチング選択比
を向上させ得るだけではなく、高濃度ソース／ドレーン
領域のためのイオン注入時イオン注入バリヤとして作用
して半導体層の損傷が最小化できる。
ース／ドレーン電極８２−１，８２−２とソース／ドレ
ーン領域７９−１，７９−２との間に形成されているた
め、コンタクト抵抗を減少させ得る。しかも、シリサイ
ド膜がソース／ドレーン電極を形成するためのエッチン
グ時エッチングバリヤとして作用してエッチング選択比
を向上させ得るだけではなく、高濃度ソース／ドレーン
領域のためのイオン注入時イオン注入バリヤとして作用
して半導体層の損傷が最小化できる。
【００４９】前述したようなスペーサを用いて薄膜トラ
ンジスタを製造する方法は図３Ｂでゲート７４を形成し
た後、低濃度ソース／ドレーン領域を形成する工程を省
略し、図３Ｃのスペーサを形成する工程を進行すると、
半導体層７２の中のスペーサ７７の下部の不純物がドー
ピングされない部分７６−１，７６−２はオフセット領
域として作用してオフセット構造を有する薄膜トランジ
スタが製造できる。
ンジスタを製造する方法は図３Ｂでゲート７４を形成し
た後、低濃度ソース／ドレーン領域を形成する工程を省
略し、図３Ｃのスペーサを形成する工程を進行すると、
半導体層７２の中のスペーサ７７の下部の不純物がドー
ピングされない部分７６−１，７６−２はオフセット領
域として作用してオフセット構造を有する薄膜トランジ
スタが製造できる。
【００５０】従って、薄膜トランジスタはオフセット構
造又はＬＤＤ構造を有するため、オフ電流を減少させる
ことによりオン／オフ電流比を向上させて素子の特性を
向上させ得る。
造又はＬＤＤ構造を有するため、オフ電流を減少させる
ことによりオン／オフ電流比を向上させて素子の特性を
向上させ得る。
【００５１】前述したような本発明の第１及び第２実施
例による２層構造のソース／ドレーン電極を有するトラ
ンジスタを能動型平板表示素子に適用すると、ソース／
ドレーン電極の非抵抗を減少させることと同時に画素電
極の透過度を向上させ得る。又、ソース／ドレーン電極
と画素電極とを一つのマスクとして形成させることによ
り従来の各々のマスクを使用してソース／ドレーン電極
を形成した後、コンタクトホールを通じて電気的に連結
する方法よりマスク数を２枚減少させ得るという利点が
ある。
例による２層構造のソース／ドレーン電極を有するトラ
ンジスタを能動型平板表示素子に適用すると、ソース／
ドレーン電極の非抵抗を減少させることと同時に画素電
極の透過度を向上させ得る。又、ソース／ドレーン電極
と画素電極とを一つのマスクとして形成させることによ
り従来の各々のマスクを使用してソース／ドレーン電極
を形成した後、コンタクトホールを通じて電気的に連結
する方法よりマスク数を２枚減少させ得るという利点が
ある。
【００５２】図４Ａ乃至図４Ｇは本発明の一実施例によ
る能動型平板表示素子の製造方法を説明するための工程
断面図であって、薄膜トランジスタとキャパシタそして
画素電極部分の断面構造を示したものである。
る能動型平板表示素子の製造方法を説明するための工程
断面図であって、薄膜トランジスタとキャパシタそして
画素電極部分の断面構造を示したものである。
【００５３】図４Ａ及び図４Ｂは絶縁基板上に半導体層
及びゲート電極を形成する工程を示したものであって、
透明な絶縁基板１０５上にバッファ層２０２として酸化
膜を形成した後、さらにポリシリコン膜を形成する。次
いで、図面上には示されないが、半導体層形成用マスク
を用いてポリシリコン膜をエッチングして半導体層２１
０を形成する。
及びゲート電極を形成する工程を示したものであって、
透明な絶縁基板１０５上にバッファ層２０２として酸化
膜を形成した後、さらにポリシリコン膜を形成する。次
いで、図面上には示されないが、半導体層形成用マスク
を用いてポリシリコン膜をエッチングして半導体層２１
０を形成する。
【００５４】次いで、半導体層２１０を含んだバッファ
層２０２上にゲート絶縁膜２１５を形成し、さらにゲー
ト電極物質と窒化膜又は酸化膜より成ったゲートキャッ
ピング物質を順次形成する。図面上には示されないが、
ゲート形成用マスクを用いてゲート電極物質とゲートキ
ャッピング物質とをエッチングして半導体層２１０の上
部のゲート絶縁膜２１５上にゲートキャッピング層２２
５を含んだゲート２２０を形成することと同時にキャパ
シタの下部電極１６０と誘電膜１６５とを形成する。
層２０２上にゲート絶縁膜２１５を形成し、さらにゲー
ト電極物質と窒化膜又は酸化膜より成ったゲートキャッ
ピング物質を順次形成する。図面上には示されないが、
ゲート形成用マスクを用いてゲート電極物質とゲートキ
ャッピング物質とをエッチングして半導体層２１０の上
部のゲート絶縁膜２１５上にゲートキャッピング層２２
５を含んだゲート２２０を形成することと同時にキャパ
シタの下部電極１６０と誘電膜１６５とを形成する。
【００５５】次に、薄膜トランジスタの低濃度ソース／
ドレーン領域を形成するための工程を遂行し、半導体層
２１０へｎ型又はｐ型の低濃度不純物をイオン注入して
ゲート２２０の両側の半導体層２１０に低濃度ソース／
ドレーン領域２１４−１，２１４−２を形成する。
ドレーン領域を形成するための工程を遂行し、半導体層
２１０へｎ型又はｐ型の低濃度不純物をイオン注入して
ゲート２２０の両側の半導体層２１０に低濃度ソース／
ドレーン領域２１４−１，２１４−２を形成する。
【００５６】次いで、スペーサを形成するための工程を
遂行し、ゲート２２０が形成された絶縁膜２１５上に窒
化膜又は酸化膜のようなスペーサ用絶縁膜を蒸着した
後、エッチバックしてゲート２２０の側壁及びキャパシ
タの下部電極１６０の側壁にスペーサ２３０を形成す
る。この際、スペーサ２３０を形成するための絶縁膜の
エッチング時その下部のゲート絶縁膜２１５もエッチン
グされて低濃度ソース／ドレーン領域２１４−１，２１
４−２が形成された半導体層２１０が露出される。
遂行し、ゲート２２０が形成された絶縁膜２１５上に窒
化膜又は酸化膜のようなスペーサ用絶縁膜を蒸着した
後、エッチバックしてゲート２２０の側壁及びキャパシ
タの下部電極１６０の側壁にスペーサ２３０を形成す
る。この際、スペーサ２３０を形成するための絶縁膜の
エッチング時その下部のゲート絶縁膜２１５もエッチン
グされて低濃度ソース／ドレーン領域２１４−１，２１
４−２が形成された半導体層２１０が露出される。
【００５７】図４Ｃを参照すると、基板の全面にニッケ
ル又はクロムのような金属膜を蒸着した後、５００℃以
下の低温で熱処理すると、金属膜と半導体層２１０との
シリコンが反応してニッケルシリサイド膜又はクロムシ
リサイド膜のようなシリサイド膜２４０を露出された半
導体層２１０上に形成する。
ル又はクロムのような金属膜を蒸着した後、５００℃以
下の低温で熱処理すると、金属膜と半導体層２１０との
シリコンが反応してニッケルシリサイド膜又はクロムシ
リサイド膜のようなシリサイド膜２４０を露出された半
導体層２１０上に形成する。
【００５８】反応せず残っている金属膜を除去した後、
シリサイド膜２４０の下部の半導体層２１０へ低濃度ソ
ース／ドレーン領域２１４−１，２１４−２と同一な導
電型を有する高濃度不純物をイオン注入して高濃度ソー
ス／ドレーン領域２１６−１，２１６−２を形成する。
シリサイド膜２４０の下部の半導体層２１０へ低濃度ソ
ース／ドレーン領域２１４−１，２１４−２と同一な導
電型を有する高濃度不純物をイオン注入して高濃度ソー
ス／ドレーン領域２１６−１，２１６−２を形成する。
【００５９】これで、低濃度不純物領域２１４−１，２
１４−２と高濃度不純物領域２１６−１，２１６−２と
のＬＤＤ構造を有するソース／ドレーン領域が形成され
る。この際、半導体層２１０の中のゲート２２０の下部
の不純物がドーピングされない部分２１２は薄膜トラン
ジスタ２００のチャネル領域として作用する。
１４−２と高濃度不純物領域２１６−１，２１６−２と
のＬＤＤ構造を有するソース／ドレーン領域が形成され
る。この際、半導体層２１０の中のゲート２２０の下部
の不純物がドーピングされない部分２１２は薄膜トラン
ジスタ２００のチャネル領域として作用する。
【００６０】前述したように、ゲート２２０を形成した
後、低濃度ソース／ドレーン領域を形成する工程を省略
した後、スペーサ２３０を形成し、高濃度ソース／ドレ
ーン領域２１６−１，２１６−２を形成すると、半導体
層２１０の中のスペーサ２３０の下部の不純物がドーピ
ングされない部分はオフセット領域として作用し、オフ
セット構造を有するソース／ドレーン領域を形成するこ
ともできる。
後、低濃度ソース／ドレーン領域を形成する工程を省略
した後、スペーサ２３０を形成し、高濃度ソース／ドレ
ーン領域２１６−１，２１６−２を形成すると、半導体
層２１０の中のスペーサ２３０の下部の不純物がドーピ
ングされない部分はオフセット領域として作用し、オフ
セット構造を有するソース／ドレーン領域を形成するこ
ともできる。
【００６１】高濃度ソース／ドレーン領域２１６−１，
２１６−２を形成した後、基板の全面にかけて画素電極
のための透明導電膜３１０ａとソース／ドレーン電極の
ための金属膜２５０ａとを順次形成する。
２１６−２を形成した後、基板の全面にかけて画素電極
のための透明導電膜３１０ａとソース／ドレーン電極の
ための金属膜２５０ａとを順次形成する。
【００６２】図４Ｄを参照すると、図面上には示されな
いが、ソース／ドレーン電極用マスクを使用して透明導
電膜３１０ａと金属膜２５０ａとをパターニングして高
濃度ソース／ドレーン領域２１６−１，２１６−２と直
接コンタクトされるソース／ドレーン電極２５０，２５
５を形成する。
いが、ソース／ドレーン電極用マスクを使用して透明導
電膜３１０ａと金属膜２５０ａとをパターニングして高
濃度ソース／ドレーン領域２１６−１，２１６−２と直
接コンタクトされるソース／ドレーン電極２５０，２５
５を形成する。
【００６３】従って、透明導電膜３１０ａと金属膜２５
０ａとの２層構造より成ったソース／ドレーン電極２５
０，２５５が形成される。この際、金属膜２５０ａとし
ては透明導電膜３１０ａよりは非抵抗が低い金属膜であ
って、Ａｌ、Ａｌ合金、Ｍｏ、Ｍｏ合金、Ｃｒ、Ｔｉ等
を使用し、透明導電膜（３１０ａ）としてＩＴＯ、ＩＺ
Ｏ、ＩＯ、ＴＯ等を使用される
０ａとの２層構造より成ったソース／ドレーン電極２５
０，２５５が形成される。この際、金属膜２５０ａとし
ては透明導電膜３１０ａよりは非抵抗が低い金属膜であ
って、Ａｌ、Ａｌ合金、Ｍｏ、Ｍｏ合金、Ｃｒ、Ｔｉ等
を使用し、透明導電膜（３１０ａ）としてＩＴＯ、ＩＺ
Ｏ、ＩＯ、ＴＯ等を使用される
【００６４】この際、ソース／ドレーン電極２５０，２
５５を形成する工程を遂行する時、キャパシタ１５０と
上部電極１７０も形成される。上部電極１７０は透明導
電膜３１０ａと金属膜２５０ａとの２層構造で形成され
て下部電極１６０上に形成される。そして、画素領域１
４０上には透明導電膜３１０ａと金属膜２５０ａとがそ
のまま存在する。
５５を形成する工程を遂行する時、キャパシタ１５０と
上部電極１７０も形成される。上部電極１７０は透明導
電膜３１０ａと金属膜２５０ａとの２層構造で形成され
て下部電極１６０上に形成される。そして、画素領域１
４０上には透明導電膜３１０ａと金属膜２５０ａとがそ
のまま存在する。
【００６５】図４Ｅは保護膜を形成するための工程を示
したものであって、基板の全面にかけて酸化膜、窒化膜
等のような無機物質又はアクリル又はポリイミド（Ｐ
Ｉ）のような有機物質を蒸着して保護膜２６０を形成す
る。
したものであって、基板の全面にかけて酸化膜、窒化膜
等のような無機物質又はアクリル又はポリイミド（Ｐ
Ｉ）のような有機物質を蒸着して保護膜２６０を形成す
る。
【００６６】図４Ｆを参照すると、前述したように保護
膜２６０を形成した後、画素領域１４０上の保護膜２６
０をエッチングして開口部２６６を形成する。この際、
透明導電膜３１０ａの中の開口部２６６の形成により露
出された部分は画素電極２６５として作用する。
膜２６０を形成した後、画素領域１４０上の保護膜２６
０をエッチングして開口部２６６を形成する。この際、
透明導電膜３１０ａの中の開口部２６６の形成により露
出された部分は画素電極２６５として作用する。
【００６７】即ち、保護膜２６０を形成した後、図面上
には示されないが、開口部形成用マスクを使用して画素
領域１４０の金属膜２５０ａが露出されるように保護膜
２６０をエッチングし、次いで露出された金属膜２５０
ａをエッチングして透明導電膜３１０ａを露出させる開
口部２６６を形成する。これで、透明導電膜３１０ａよ
り成った画素電極２６５が開口部２６６を通じて露出さ
れる。
には示されないが、開口部形成用マスクを使用して画素
領域１４０の金属膜２５０ａが露出されるように保護膜
２６０をエッチングし、次いで露出された金属膜２５０
ａをエッチングして透明導電膜３１０ａを露出させる開
口部２６６を形成する。これで、透明導電膜３１０ａよ
り成った画素電極２６５が開口部２６６を通じて露出さ
れる。
【００６８】前述したような本発明の能動型平板表示素
子の製造方法は第２実施例による薄膜トランジスタの製
造方法を用いたことであるが、第１実施例による薄膜ト
ランジスタの製造方法又は他の形態の薄膜トランジスタ
の製造方法を用いて製造することもできる。
子の製造方法は第２実施例による薄膜トランジスタの製
造方法を用いたことであるが、第１実施例による薄膜ト
ランジスタの製造方法又は他の形態の薄膜トランジスタ
の製造方法を用いて製造することもできる。
【００６９】本発明の一実施例による能動型平板表示素
子の製造方法において、保護膜（ｐａｓｓｉｖａｔｉｏ
ｎ ｌａｙｅｒ）でアクリル又はポリイミドのような有
機膜を使用する場合には、図４Ｆに示されたように保護
膜２６０をエッチングして開口部２６６を形成した後、
リフロー工程を遂行して図４Ｇのように金属膜２５０ａ
を完全に覆う。こうした製造方法を有機ＥＬ素子の製造
方法に適用すると、後続工程で有機薄膜を形成する時、
有機薄膜層が画素電極２６５として作用する透明導電膜
３１０ａにのみコンタクトされるため、素子の信頼性を
向上させ得る。
子の製造方法において、保護膜（ｐａｓｓｉｖａｔｉｏ
ｎ ｌａｙｅｒ）でアクリル又はポリイミドのような有
機膜を使用する場合には、図４Ｆに示されたように保護
膜２６０をエッチングして開口部２６６を形成した後、
リフロー工程を遂行して図４Ｇのように金属膜２５０ａ
を完全に覆う。こうした製造方法を有機ＥＬ素子の製造
方法に適用すると、後続工程で有機薄膜を形成する時、
有機薄膜層が画素電極２６５として作用する透明導電膜
３１０ａにのみコンタクトされるため、素子の信頼性を
向上させ得る。
【００７０】図５Ａ乃至図５Ｃは本発明の他の実施例に
よる能動型平板表示素子の製造方法を説明するための工
程断面図を示したものである。他の実施例による能動型
平板表示素子の製造方法はリフロー工程の代わりにハー
フトーンマスクを用いて平坦化膜が透明導電膜を完全に
覆うように開口部を形成する方法である。
よる能動型平板表示素子の製造方法を説明するための工
程断面図を示したものである。他の実施例による能動型
平板表示素子の製造方法はリフロー工程の代わりにハー
フトーンマスクを用いて平坦化膜が透明導電膜を完全に
覆うように開口部を形成する方法である。
【００７１】即ち、図５Ａを参照すると、図４Ｃに示さ
れたように画素電極のための透明導電膜３１０ａとソー
ス／ドレーン電極のための金属膜２５０ａとを順次蒸着
した後、さらに感光膜６００を塗布する。通常的なハー
フトーン（ｈａｌｆ−ｔｏｎｅ）マスク（図面上に示さ
れず）を用いて感光膜６００をパターニングして薄膜ト
ランジスタ部分の金属膜２５０ａは露出させて画素領域
１４０の中の開口部が形成される部分には相対的にその
厚さが薄い感光膜パターンを形成する。この際、開口部
が形成される部分に残っている感光膜の厚さは後続工程
でその下部の金属膜２５０ａのエッチング工程に依存す
る。
れたように画素電極のための透明導電膜３１０ａとソー
ス／ドレーン電極のための金属膜２５０ａとを順次蒸着
した後、さらに感光膜６００を塗布する。通常的なハー
フトーン（ｈａｌｆ−ｔｏｎｅ）マスク（図面上に示さ
れず）を用いて感光膜６００をパターニングして薄膜ト
ランジスタ部分の金属膜２５０ａは露出させて画素領域
１４０の中の開口部が形成される部分には相対的にその
厚さが薄い感光膜パターンを形成する。この際、開口部
が形成される部分に残っている感光膜の厚さは後続工程
でその下部の金属膜２５０ａのエッチング工程に依存す
る。
【００７２】次いで、図５Ｂのようにハーフトーンマス
クによりパターニングされた感光膜パターン６００をマ
スクとして用いて露出された金属膜２５０ａをエッチン
グしてソース／ドレーン電極２５０，２５５を形成させ
ることと同時に開口部が形成される部分の金属膜２５０
ａを除去させる。従って、画素領域１４０の中の開口部
が形成される部分の透明導電膜３１０ａが露出される。
クによりパターニングされた感光膜パターン６００をマ
スクとして用いて露出された金属膜２５０ａをエッチン
グしてソース／ドレーン電極２５０，２５５を形成させ
ることと同時に開口部が形成される部分の金属膜２５０
ａを除去させる。従って、画素領域１４０の中の開口部
が形成される部分の透明導電膜３１０ａが露出される。
【００７３】次に、図５Ｃに示されたように、残ってい
る感光膜を除去した後、通常的に開口部２６６を含んだ
平坦化膜２６０を形成すると、本発明のハーフトーンマ
スクを用いた能動型平板表示素子が得られる。この際、
開口部２６６は金属膜２５０ａを完全にくるむように形
成されて有機ＥＬ表示素子の場合後続に有機薄膜層が透
明導電膜３１０ａ上にのみ形成されるようにする。
る感光膜を除去した後、通常的に開口部２６６を含んだ
平坦化膜２６０を形成すると、本発明のハーフトーンマ
スクを用いた能動型平板表示素子が得られる。この際、
開口部２６６は金属膜２５０ａを完全にくるむように形
成されて有機ＥＬ表示素子の場合後続に有機薄膜層が透
明導電膜３１０ａ上にのみ形成されるようにする。
【００７４】
【発明の効果】以上で説明したように本発明の薄膜トラ
ンジスタの製造方法によると、ソース／ドレーン電極を
追加のマスク工程なしで２層構造に形成できる。本発明
の２層構造の薄膜トランジスタを用いた能動型平板表示
素子の製造方法によると、４枚のマスクを使用するた
め、工程を単純化し、製品の収率を向上させ得る効果が
ある。
ンジスタの製造方法によると、ソース／ドレーン電極を
追加のマスク工程なしで２層構造に形成できる。本発明
の２層構造の薄膜トランジスタを用いた能動型平板表示
素子の製造方法によると、４枚のマスクを使用するた
め、工程を単純化し、製品の収率を向上させ得る効果が
ある。
【００７５】又、ゲート電極の上部面にゲート電極を保
護するゲート保護層が形成されるため、低濃度ソース／
ドレーン電極を形成するためのイオン注入工程時ゲート
電極が損傷されることが防止できる効果がある。
護するゲート保護層が形成されるため、低濃度ソース／
ドレーン電極を形成するためのイオン注入工程時ゲート
電極が損傷されることが防止できる効果がある。
【００７６】しかも、ソース／ドレーン電極とソース／
ドレーン領域との間にシリサイド膜を形成して接触抵抗
を減少させて信頼性を向上させ、ソース／ドレーン電極
と半導体層とをコンタクトホールなしで直接コンタクト
させることにより工程が単純化できる。
ドレーン領域との間にシリサイド膜を形成して接触抵抗
を減少させて信頼性を向上させ、ソース／ドレーン電極
と半導体層とをコンタクトホールなしで直接コンタクト
させることにより工程が単純化できる。
【００７７】又、ゲートの側壁にスペーサを形成した
り、又はゲートを覆うように陽極酸化膜を形成してセル
フアライン方式にオフセット構造又はＬＤＤ構造を形成
させることにより、工程が単純化できる。
り、又はゲートを覆うように陽極酸化膜を形成してセル
フアライン方式にオフセット構造又はＬＤＤ構造を形成
させることにより、工程が単純化できる。
【００７８】前述したように、本発明の望ましい実施例
を参照して説明したが、当該技術分野の熟練された当業
者は下記の特許請求の範囲に記載された本発明の思想及
び領域から外れない範囲内で本発明を多様に修正及び変
更させ得ることを理解できることである。
を参照して説明したが、当該技術分野の熟練された当業
者は下記の特許請求の範囲に記載された本発明の思想及
び領域から外れない範囲内で本発明を多様に修正及び変
更させ得ることを理解できることである。
【図１】 従来の能動型平板表示素子の断面構造図であ
る。
る。
【図２Ａ】 本発明の第１実施例による薄膜トラ
ンジスタの製造方法を説明するための工程断面図であっ
て、最初の工程を説明するための図である。
ンジスタの製造方法を説明するための工程断面図であっ
て、最初の工程を説明するための図である。
【図２Ｂ】 図２Ａの次の工程を説明するための図であ
る。
る。
【図２Ｃ】 図２Ｂの次の工程を説明するための図であ
る。
る。
【図２Ｄ】 図２Ｃの次の工程を説明するための図であ
る。
る。
【図２Ｅ】 図２Ｄの次の工程を説明するための図であ
る。
る。
【図３Ａ】 本発明の第２実施例による薄膜トランジス
タの製造方法を説明するための工程断面図であって、最
初の工程を説明するための図である。
タの製造方法を説明するための工程断面図であって、最
初の工程を説明するための図である。
【図３Ｂ】 図３Ａの次の工程を説明するための図であ
る。
る。
【図３Ｃ】 図３Ｂの次の工程を説明するための図であ
る。
る。
【図３Ｄ】 図３Ｃの次の工程を説明するための図であ
る。
る。
【図３Ｅ】 図３Ｄの次の工程を説明するための図であ
る。
る。
【図３Ｆ】 図３Ｅの次の工程を説明するための図であ
る。
る。
【図４Ａ】本発明の一実施例による能動型平板表示素子
の製造方法を説明するための工程断面図であって、最初
の工程を説明するための図である。
の製造方法を説明するための工程断面図であって、最初
の工程を説明するための図である。
【図４Ｂ】 図４Ａの次の工程を説明するための図であ
る。
る。
【図４Ｃ】 図４Ｂの次の工程を説明するための図であ
る。
る。
【図４Ｄ】 図４Ｃの次の工程を説明するための図であ
る。
る。
【図４Ｅ】 図４Ｄの次の工程を説明するための図であ
る。
る。
【図４Ｆ】 図４Ｅの次の工程を説明するための図であ
る。
る。
【図４Ｇ】 図４Ｆの次の工程を説明するための図であ
る。
る。
【図５Ａ】本発明の他の実施例による能動型平板表示素
子の製造方法を説明するための工程断面図でであって、
最初の工程を説明するための図である。
子の製造方法を説明するための工程断面図でであって、
最初の工程を説明するための図である。
【図５Ｂ】 図５Ａの次の工程を説明するための図であ
る。
る。
【図５Ｃ】 図５Ｂの次の工程を説明するための図であ
る。
る。
３０ 絶縁基板 ３１ バッファ層 ３２ 半導体層 ３３ ゲート絶縁膜 ３４ ゲート ３６ 層間絶縁膜 ３５−１，３５−２ 高濃度ソース／ドレーン領域 ３７−１，３７−２ コンタクトホール ３８ 透明導電膜 ３９ ソース／ドレーン電極用金属物質 ４０−１，４０−２ ソース／ドレーン電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６１６Ａ 21/88 Ｒ (72)発明者 朴 商一 大韓民国ソウル特別市陽川區新亭４洞983 −12 Ｆターム(参考） 4M104 AA01 BB02 BB13 BB14 BB16 BB21 BB24 BB36 CC01 DD04 DD08 DD09 DD26 DD82 DD84 FF13 GG09 GG10 GG14 GG20 HH16 5F033 HH08 HH09 HH17 HH18 HH20 HH38 JJ01 JJ38 KK04 KK25 KK26 LL04 MM05 QQ09 QQ37 QQ58 QQ65 QQ70 VV15 XX10 5F110 AA03 AA05 AA16 BB01 CC02 DD01 DD02 DD13 EE32 EE43 FF02 FF03 GG02 GG13 HJ13 HK03 HK04 HK05 HK06 HK07 HK22 HK32 HK40 HL03 HL04 HL06 HL07 HL11 HL14 HL22 HM14 HM15 NN02 NN23 NN24 NN27 NN33 NN73 QQ01 QQ02 QQ11
Claims (18)
- 【請求項１】 絶縁基板上に半導体層を形成する段階
と、 前記半導体層を含んだ基板上にゲート絶縁膜を形成する
段階と、 前記半導体層の上部の前記ゲート絶縁膜上にゲートを形
成する段階と、 前記半導体層へ高濃度不純物をイオン注入してゲートの
両側の半導体層に高濃度ソース／ドレーン領域を形成す
る段階と、 基板の全面に層間絶縁膜を形成する段階と、 前記層間絶縁膜をエッチングして前記高濃度ソース／ド
レーン領域を露出させるコンタクトホールを形成する段
階と、 前記コンタクトホールを含んだ前記層間絶縁膜上に透明
導電膜と金属膜とを順次形成する段階と、 前記金属膜と透明導電膜とをエッチングして、前記コン
タクトホ−ルを通じて前記高濃度ソース／ドレーン領域
とコンタクトされる２層構造のソース／ドレーン電極を
形成する段階と、 基板の全面に保護膜を形成する段階と、 画素領域の前記保護膜と金属膜とをエッチングして前記
開口部を通じて透明導電膜を露出させて画素電極を形成
する段階と、 前記開口部内の前記金属電極が保護膜により覆われるよ
うにリフロー工程を遂行する段階とを含むことを特徴と
する能動能動型平板表示素子の製造方法。 - 【請求項２】 前記金属膜は前記透明導電膜より非抵抗
が低い物質として、Ａｌ、Ａｌ合金、Ｍｏ、Ｍｏ合金、
Ｃｒ、又はＴｉの中の一つが使用され、前記透明導電膜
としてＩＴＯ、ＩＺＯ、ＴＯ、又はＩＯの中の一つが使
用されることを特徴とする請求項１に記載の能動能動型
平板表示素子の製造方法。 - 【請求項３】 前記スペーサの下部の不純物がドーピン
グされない半導体層はオフセット領域として作用してオ
フセット構造を形成する段階をさらに含むことを特徴と
する請求項１に記載の能動型平板表示素子の製造方法。 - 【請求項４】 前記ゲートを形成する段階とスペーサを
形成する段階との間に、前記スペーサの下部の半導体層
へ前記高濃度ソース／ドレーン領域と同一導電型の低濃
度不純物をイオン注入して低濃度ソース／ドレーン領域
を形成する段階をさらに含み、ＬＤＤ構造を形成するこ
とを特徴とする請求項１に記載の能動型平板表示素子の
製造方法。 - 【請求項５】 開口部を備えた能動型平板表示素子にお
いて、 絶縁基板上に半導体層を形成する段階と、 前記半導体層を含んだ基板上にゲート絶縁膜を形成する
段階と、 前記半導体層の上部の前記ゲート絶縁膜上にゲートを形
成する段階と、 前記半導体層へ高濃度不純物をイオン注入してゲートの
両側の半導体層に高濃度ソース／ドレーン領域を形成す
る段階と、 基板の全面に層間絶縁膜を形成する段階と、 前記層間絶縁膜をエッチングして前記高濃度ソース／ド
レーン領域を露出させるコンタクトホールを形成する段
階と、 前記コンタクトホールを含んだ前記層間絶縁膜上に透明
導電膜と金属膜とを順次形成する段階と、 基板の全面にかけて一定厚さの感光膜を塗布する段階
と、 ハーフトーンマスクを用いて前記金属膜の中の前記ゲー
トの上部の部分は露出させ、開口部では一定厚さの中の
一部分のみ残るように前記感光膜をパターニングする段
階と、 前記パターニングされた感光膜をマスクとして、露出さ
れた金属膜とその下部の透明導電膜をエッチングして前
記コンタクトホ−ルを通じて前記高濃度ソース／ドレー
ン領域とコンタクトされる２層構造のソース／ドレーン
電極を形成し、前記開口部の金属膜をエッチングして透
明導電膜を露出させる段階と、 前記開口部を通じて透明導電膜を露出させて画素電極を
形成するように保護膜を形成する段階とを含むことを特
徴とする能動型平板表示素子の製造方法。 - 【請求項６】 前記金属膜は前記透明導電膜より非抵抗
が低い物質として、Ａｌ、Ａｌ合金、Ｍｏ、Ｍｏ合金、
Ｃｒ、又はＴｉの中の一つが使用され、前記透明導電膜
としてＩＴＯ、ＩＺＯ、ＴＯ、又はＩＯの中の一つが使
用されることを特徴とする請求項５に記載の能動型平板
表示素子の製造方法。 - 【請求項７】 前記スペーサの下部の不純物がドーピン
グされない半導体層はオフセット領域として作用してオ
フセット構造を形成する段階をさらに含むことを特徴と
する請求項５に記載の能動型平板表示素子の製造方法。 - 【請求項８】 前記ゲートを形成する段階とスペーサを
形成する段階との間に、前記スペーサの下部の半導体層
へ前記高濃度ソース／ドレーン領域と同一導電型の低濃
度不純物をイオン注入して低濃度ソース／ドレーン領域
を形成する段階をさらに含み、ＬＤＤ構造を形成するこ
とを特徴とする請求項５に記載の能動型平板表示素子の
製造方法。 - 【請求項９】 絶縁基板上に半導体層を形成する段階
と、 前記半導体層を含んだ基板上にゲート絶縁膜を形成する
段階と、 前記半導体層の上部の前記ゲート絶縁膜上にゲートを形
成する段階と、 前記ゲート電極の側壁にスペーサを形成することと同時
に前記スペーサの両側の半導体層を露出させる段階と、 前記露出された半導体層へ高濃度不純物をイオン注入し
て高濃度ソース／ドレーン領域を形成する段階と、 前記基板の全面に透明導電膜と金属膜とを順次形成する
段階と、 前記金属膜と透明導電膜とをエッチングして前記高濃度
ソース／ドレーン領域と直接コンタクトされる２層構造
のソース／ドレーン電極を形成する段階と、 基板全面に保護膜を形成する段階と、 画素領域の前記保護膜と金属膜とをエッチングして前記
開口部を通じて透明導電膜を露出させて画素電極を形成
する段階と、 前記開口部内の前記金属電極が保護膜により覆われるよ
うにリフロー工程を遂行する段階とを含むことを特徴と
する能動型平板表示素子の製造方法。 - 【請求項１０】 前記金属膜は前記透明導電膜より非抵
抗が低い物質として、Ａｌ、Ａｌ合金、Ｍｏ、Ｍｏ合
金、Ｃｒ、又はＴｉの中の一つが使用され、前記透明導
電膜としてＩＴＯ、ＩＺＯ、ＴＯ、又はＩＯの中の一つ
が使用されることを特徴とする請求項９に記載の能動型
平板表示素子の製造方法。 - 【請求項１１】 前記スペーサの下部の不純物がドーピ
ングされない半導体層はオフセット領域として作用して
オフセット構造を形成する段階をさらに含むことを特徴
とする請求項９に記載の能動型平板表示素子の製造方
法。 - 【請求項１２】 前記ゲートを形成する段階とスペーサ
を形成する段階との間に、前記スペーサの下部の半導体
層へ前記高濃度ソース／ドレーン領域と同一導電型の低
濃度不純物をイオン注入して低濃度ソース／ドレーン領
域を形成する段階をさらに含み、ＬＤＤ構造を形成する
ことを特徴とする請求項９に記載の能動型平板表示素子
の製造方法。 - 【請求項１３】 開口部を備えた能動型平板表示素子に
おいて、 絶縁基板上に半導体層を形成する段階と、 前記半導体層を含んだ基板上にゲート絶縁膜を形成する
段階と、 前記半導体層の上部の前記ゲート絶縁膜上にゲートを形
成する段階と、 前記ゲート電極の側壁にスペーサを形成することと同時
に前記スペーサの両側の半導体層を露出させる段階と、 前記露出された半導体層へ高濃度不純物をイオン注入し
て高濃度ソース／ドレーン領域を形成する段階と、 前記基板の全面に透明導電膜と金属膜とを順次形成する
段階と、 基板の全面にかけて一定厚さの感光膜を塗布する段階
と、 ハーフトーンマスクを用いて前記金属膜の中の前記ゲー
トの上部の部分は露出させ、開口部では一定厚さの中の
一部分のみ残るように前記感光膜をパターニングする段
階と、 前記パターニングされた感光膜をマスクとして、露出さ
れた金属膜とその下部の透明導電膜とをエッチングして
前記コンタクトホールを通じて前記高濃度ソース／ドレ
ーン領域とコンタクトされる２層構造のソース／ドレー
ン電極を形成し、前記開口部の金属膜をエッチングして
透明導電膜を露出させる段階と、 前記開口部を通じて透明導電膜を露出させて画素電極を
形成するように保護膜を形成する段階とを含むことを特
徴とする能動型平板表示素子の製造方法。 - 【請求項１４】 前記金属膜は前記透明導電膜より非抵
抗が低い物質として、Ａｌ、Ａｌ合金、Ｍｏ、Ｍｏ合
金、Ｃｒ、又はＴｉの中の一つが使用され、前記透明導
電膜としてＩＴＯ、ＩＺＯ、ＴＯ、又はＩＯの中の一つ
が使用されることを特徴とする請求項１３に記載の能動
型平板表示素子の製造方法。 - 【請求項１５】 前記スペーサの下部の不純物がドーピ
ングされない半導体層はオフセット領域として作用して
オフセット構造を形成する段階をさらに含むことを特徴
とする請求項１３に記載の能動型平板表示素子の製造方
法。 - 【請求項１６】 前記ゲートを形成する段階とスペーサ
を形成する段階との間に、前記スペーサの下部の半導体
層へ前記高濃度ソース／ドレーン領域と同一導電型の低
濃度不純物をイオン注入して低濃度ソース／ドレーン領
域を形成する段階をさらに含み、ＬＤＤ構造を形成する
ことを特徴とする請求項１３に記載の能動型平板表示素
子の製造方法。 - 【請求項１７】 絶縁基板上に形成された半導体層と、 前記半導体層の両側が露出されるように前記半導体層上
に形成されたゲート絶縁膜と、 前記ゲート絶縁膜上に形成されたゲートと、 前記ゲート絶縁膜上の前記ゲート側壁に形成されたスペ
ーサと、 前記露出された半導体層に形成された高濃度ソース／ド
レーン領域と、 前記基板上に前記高濃度ソース／ドレーン領域と直接コ
ンタクトされるように形成された透明導電膜と金属膜と
の２層構造より成ったソース／ドレーン電極と、 基板の全面にかけて形成された開口部を備えた保護膜
と、 前記ソース／ドレーン電極の中の一つを構成する透明導
電膜から延び形成されて前記開口部を通じて露出された
画素電極とを備えることを特徴とする能動型平板表示素
子。 - 【請求項１８】 絶縁基板上に形成された半導体層と、 前記半導体層を含んだ前記基板上に形成されたゲート絶
縁膜と、 前記半導体層の上部のゲート絶縁膜上に形成されたゲー
トと、 前記ゲートの両側の半導体層に形成されたソース／ドレ
ーン領域と、 基板の全面に形成された前記ソース／ドレーン電極を露
出させるコンタクトホールを備えた層間絶縁膜と、 前記層間絶縁膜上に形成されて前記ソース／ドレーン電
極と前記コンタクトホールを通じてコンタクトされ、透
明導電膜と金属膜との２層構造より成ったソース／ドレ
ーン電極と、 基板の全面にかけて形成された開口部を備えた保護膜
と、 前記ソース／ドレーン電極の中の一つを構成する透明導
電膜から延び形成されて前記開口部を通じて露出された
画素電極とを備えることを特徴とする能動型平板表示素
子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0010840A KR100496420B1 (ko) | 2001-03-02 | 2001-03-02 | 2층구조의 소오스/드레인 전극을 갖는 박막 트랜지스터 및그의 제조방법과 이를 이용한 액티브 매트릭스형 표시소자및 그의 제조방법 |
| KR2001-010840 | 2001-03-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002359375A true JP2002359375A (ja) | 2002-12-13 |
| JP3958606B2 JP3958606B2 (ja) | 2007-08-15 |
Family
ID=19706409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002054843A Expired - Lifetime JP3958606B2 (ja) | 2001-03-02 | 2002-02-28 | 能動型平板表示素子とその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6692997B2 (ja) |
| JP (1) | JP3958606B2 (ja) |
| KR (1) | KR100496420B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7369202B2 (en) | 2003-10-14 | 2008-05-06 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof |
| US10186523B2 (en) | 2006-03-09 | 2019-01-22 | Tela Innovations, Inc. | Semiconductor chip having region including gate electrode features formed in part from rectangular layout shapes on gate horizontal grid and first-metal structures formed in part from rectangular layout shapes on at least eight first-metal gridlines of first-metal vertical grid |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW480725B (en) * | 2000-04-04 | 2002-03-21 | Matsushita Electric Ind Co Ltd | Thin film semiconductor device and method of producing same |
| TW554639B (en) * | 2002-10-04 | 2003-09-21 | Au Optronics Corp | Method for fabricating an OLED device and the solid passivation |
| US7920220B2 (en) | 2002-12-09 | 2011-04-05 | Samsung Electronics Co., Ltd. | Display pixel, display apparatus having an image pixel and method of manufacturing display device |
| KR100686333B1 (ko) * | 2003-07-04 | 2007-02-22 | 삼성에스디아이 주식회사 | 박막트랜지스터, 이를 구비하는 평판표시장치 및 그의 제조방법 |
| KR100900404B1 (ko) * | 2003-12-22 | 2009-06-02 | 엘지디스플레이 주식회사 | 액정표시소자의 제조 방법 |
| JP2005303262A (ja) * | 2004-03-18 | 2005-10-27 | Sharp Corp | アクティブマトリクス基板、その製造装置、及び表示デバイス |
| KR100600878B1 (ko) * | 2004-06-29 | 2006-07-14 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조방법 |
| US8901268B2 (en) * | 2004-08-03 | 2014-12-02 | Ahila Krishnamoorthy | Compositions, layers and films for optoelectronic devices, methods of production and uses thereof |
| US7247529B2 (en) * | 2004-08-30 | 2007-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| KR101108369B1 (ko) * | 2004-12-31 | 2012-01-30 | 엘지디스플레이 주식회사 | 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법 |
| US7041540B1 (en) * | 2005-02-01 | 2006-05-09 | Chunghwa Picture Tubes, Ltd. | Thin film transistor and method for fabricating the same |
| US20060197088A1 (en) * | 2005-03-07 | 2006-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| JP4728170B2 (ja) * | 2006-05-26 | 2011-07-20 | 三菱電機株式会社 | 半導体デバイスおよびアクティブマトリクス型表示装置 |
| CN100426490C (zh) * | 2006-07-25 | 2008-10-15 | 友达光电股份有限公司 | 有源元件基板的形成方法 |
| JP5128091B2 (ja) * | 2006-08-04 | 2013-01-23 | 三菱電機株式会社 | 表示装置及びその製造方法 |
| TWI352235B (en) * | 2007-09-05 | 2011-11-11 | Au Optronics Corp | Method for manufacturing pixel structure |
| US8101442B2 (en) * | 2008-03-05 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing EL display device |
| US7749820B2 (en) * | 2008-03-07 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof |
| US7790483B2 (en) * | 2008-06-17 | 2010-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof, and display device and manufacturing method thereof |
| US8557877B2 (en) | 2009-06-10 | 2013-10-15 | Honeywell International Inc. | Anti-reflective coatings for optically transparent substrates |
| KR101692954B1 (ko) | 2010-05-17 | 2017-01-05 | 삼성디스플레이 주식회사 | 유기 발광 디스플레이 장치 및 그 제조 방법 |
| US8864898B2 (en) | 2011-05-31 | 2014-10-21 | Honeywell International Inc. | Coating formulations for optical elements |
| CN102651343B (zh) * | 2012-03-16 | 2014-12-24 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板及显示装置 |
| KR102054000B1 (ko) | 2013-09-11 | 2019-12-10 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판, 액정 표시 장치 및 박막 트랜지스터 표시판의 제조방법 |
| CN104617040A (zh) * | 2015-02-05 | 2015-05-13 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、显示基板及显示装置 |
| JP6803842B2 (ja) | 2015-04-13 | 2020-12-23 | ハネウェル・インターナショナル・インコーポレーテッドＨｏｎｅｙｗｅｌｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｉｎｃ． | オプトエレクトロニクス用途のためのポリシロキサン製剤及びコーティング |
| CN105742297B (zh) * | 2016-04-13 | 2019-09-24 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列面板及其制作方法 |
| CN106206612A (zh) * | 2016-08-19 | 2016-12-07 | 京东方科技集团股份有限公司 | 阵列基板的制作方法及显示面板、显示装置 |
| CN110993656A (zh) * | 2019-11-27 | 2020-04-10 | 深圳市华星光电半导体显示技术有限公司 | 显示面板制备方法及显示面板 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5663077A (en) * | 1993-07-27 | 1997-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films |
| TW299897U (en) * | 1993-11-05 | 1997-03-01 | Semiconductor Energy Lab | A semiconductor integrated circuit |
| JPH07131030A (ja) * | 1993-11-05 | 1995-05-19 | Sony Corp | 表示用薄膜半導体装置及びその製造方法 |
| CN1156918C (zh) * | 1993-12-02 | 2004-07-07 | 株式会社半导体能源研究所 | 半导体器件 |
| JP3463362B2 (ja) * | 1993-12-28 | 2003-11-05 | カシオ計算機株式会社 | 電界発光素子の製造方法および電界発光素子 |
| KR100192447B1 (ko) * | 1996-05-15 | 1999-06-15 | 구자홍 | 액정표시장치의 제조방법 |
| KR100272537B1 (ko) * | 1997-10-09 | 2000-11-15 | 구본준 | 횡전계방식액정표시소자구조및제조방법 |
| JP2000101091A (ja) * | 1998-09-28 | 2000-04-07 | Sharp Corp | 薄膜トランジスタ |
| US6395586B1 (en) * | 1999-02-03 | 2002-05-28 | Industrial Technology Research Institute | Method for fabricating high aperture ratio TFT's and devices formed |
| JP3763381B2 (ja) * | 1999-03-10 | 2006-04-05 | シャープ株式会社 | 液晶表示装置の製造方法 |
| US6503772B1 (en) * | 1999-03-26 | 2003-01-07 | Fuji Xerox Co., Ltd. | Method of manufacturing a thin film transistor-integrated color filter |
| KR100290015B1 (ko) * | 1999-05-13 | 2001-05-15 | 구본준, 론 위라하디락사 | 박막트랜지스터형 광 감지센서와 그 제조방법 |
| JP2001196594A (ja) * | 1999-08-31 | 2001-07-19 | Fujitsu Ltd | 薄膜トランジスタ、液晶表示用基板及びその製造方法 |
| JP4118484B2 (ja) * | 2000-03-06 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2001267578A (ja) * | 2000-03-17 | 2001-09-28 | Sony Corp | 薄膜半導体装置及びその製造方法 |
| JP2001272929A (ja) * | 2000-03-24 | 2001-10-05 | Toshiba Corp | 平面表示装置用アレイ基板の製造方法 |
| KR20000072230A (ko) * | 2000-08-19 | 2000-12-05 | 장진 | 액정디스플레이용 비정질 실리콘 박막 트랜지스터 제조 방법 |
-
2001
- 2001-03-02 KR KR10-2001-0010840A patent/KR100496420B1/ko active IP Right Grant
-
2002
- 2002-02-20 US US10/077,771 patent/US6692997B2/en not_active Expired - Lifetime
- 2002-02-28 JP JP2002054843A patent/JP3958606B2/ja not_active Expired - Lifetime
-
2003
- 2003-12-17 US US10/736,703 patent/US7176493B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7369202B2 (en) | 2003-10-14 | 2008-05-06 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof |
| US10186523B2 (en) | 2006-03-09 | 2019-01-22 | Tela Innovations, Inc. | Semiconductor chip having region including gate electrode features formed in part from rectangular layout shapes on gate horizontal grid and first-metal structures formed in part from rectangular layout shapes on at least eight first-metal gridlines of first-metal vertical grid |
Also Published As
| Publication number | Publication date |
|---|---|
| US7176493B2 (en) | 2007-02-13 |
| US20040124417A1 (en) | 2004-07-01 |
| US6692997B2 (en) | 2004-02-17 |
| JP3958606B2 (ja) | 2007-08-15 |
| US20020125477A1 (en) | 2002-09-12 |
| KR20020071059A (ko) | 2002-09-12 |
| KR100496420B1 (ko) | 2005-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002359375A (ja) | ２層構造のソース／ドレーン電極を有する薄膜トランジスタ及びその製造方法とこれを用いた能動型平板表示素子及びその製造方法 | |
| US6617203B2 (en) | Flat panel display device and method of manufacturing the same | |
| US6204520B1 (en) | Thin film transistor, liquid crystal display and fabricating methods thereof | |
| CN109509707B (zh) | 显示面板、阵列基板、薄膜晶体管及其制造方法 | |
| JP2003203919A (ja) | 薄膜トランジスタ装置及びその製造方法 | |
| US7755708B2 (en) | Pixel structure for flat panel display | |
| JP2002324810A (ja) | 薄膜トランジスタ及びその製造方法とこれを利用したアクティブマトリックス型表示素子及びその製造方法 | |
| US7674658B2 (en) | Semiconductor device and manufacturing method thereof | |
| TW200407960A (en) | Method of forming a liquid crystal display | |
| US6500702B2 (en) | Method for manufacturing thin film transistor liquid crystal display | |
| US7388227B2 (en) | Method for fabricating liquid crystal display device using two masks | |
| CN112259556A (zh) | 阵列基板及其制备方法 | |
| CN113725157B (zh) | 阵列基板及其制作方法 | |
| US6805602B2 (en) | Method of manufacturing flat panel display device | |
| TWI383502B (zh) | 畫素結構及其製造方法 | |
| US11201247B2 (en) | LTPS type TFT and method for manufacturing same | |
| CN112951853A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| JP2002203973A (ja) | ポリシリコン型薄膜トランジスタ製造方法 | |
| US20020145141A1 (en) | Gate-overlapped lightly doped drain polysilicon thin film transistor | |
| KR100527086B1 (ko) | 액정표시장치의 제조방법 | |
| KR100745129B1 (ko) | 박막트랜지스터 액정표시장치 | |
| JP3097229B2 (ja) | 薄膜トランジスタ素子アレイとその製造方法 | |
| CN115236907B (zh) | 一种阵列基板、显示面板、显示装置和制作方法 | |
| JPH0736059A (ja) | 液晶表示装置 | |
| CN115172386A (zh) | 金属氧化物半导体薄膜晶体管阵列基板的返工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070315 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070510 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3958606 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |