KR100686333B1 - 박막트랜지스터, 이를 구비하는 평판표시장치 및 그의 제조방법 - Google Patents

박막트랜지스터, 이를 구비하는 평판표시장치 및 그의 제조방법 Download PDF

Info

Publication number
KR100686333B1
KR100686333B1 KR1020030045457A KR20030045457A KR100686333B1 KR 100686333 B1 KR100686333 B1 KR 100686333B1 KR 1020030045457 A KR1020030045457 A KR 1020030045457A KR 20030045457 A KR20030045457 A KR 20030045457A KR 100686333 B1 KR100686333 B1 KR 100686333B1
Authority
KR
South Korea
Prior art keywords
transparent conductive
conductive film
gate
black matrix
matrix layer
Prior art date
Application number
KR1020030045457A
Other languages
English (en)
Other versions
KR20050003924A (ko
Inventor
박상일
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030045457A priority Critical patent/KR100686333B1/ko
Publication of KR20050003924A publication Critical patent/KR20050003924A/ko
Application granted granted Critical
Publication of KR100686333B1 publication Critical patent/KR100686333B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 투명도전막의 투과도 변형방법을 이용하여 게이트 배선부 및 데이터 배선부에 블랙매트릭스층을 형성하여 콘트라스트를 개선시킨 평판표시장치 및 그의 제조방법을 개시한다.
본 발명의 평판표시장치는 게이트 배선부 및 데이터배선부; 상기 게이트배선부 및 데이터배선부에 의해 형성되는 화소영역과; 상기 화소영역에 배열된 화소를 포함하며, 상기 게이트배선부 및 데이터배선부중 적어도 하나의 배선부는 적어도 블랙매트릭스층을 구비하는 다층막으로 이루어지는 평판표시장치를 제공하는 것을 특징으로 한다.
상기 적어도 하나의 배선부는 배선용 금속막과 블랙매트릭스층의 적층구조로 이루어지고, 상기 블랙매트릭스층은 불순물이 도핑된 투명도전막으로 이루어지며, 상기 투명도전막은 ITO, IO, TO, IZO 또는 ZnO 중 하나로 이루어지고, 상기 불순물은 H, P, B, As 또는 Ar 중 하나이다.
상기 게이트 배선부는 게이트라인, 트랜지스터의 게이트 전극, 캐패시터 전극 또는 공통전원라인을 구비하고, 상기 데이타 배선부는 데이타라인, 트랜지스터의 소오스/드레인 전극, 캐패시터 전극 또는 공통전원라인을 구비한다.

Description

박막트랜지스터, 이를 구비하는 평판표시장치 및 그의 제조방법 {TFT, FPD having the TFT and Method of fabricating the FPD}
도 1은 종래의 유기전계 발광표시장치의 레이아웃도,
도 2a는 본 발명의 실시예에 따른 유기전계 발광표시장치의 레이아웃도,
도 2b는 본 발명의 실시예에 따른 유기전계 발광표시장치에 있어서, 하나의 단위화소에 대한 레이아웃도,
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 유기전계 발광표시장치에 있어서, 투명도전막의 투과도 변형방법을 이용한 게이트 배선부의 형성방법을 설명하기 위한 공정단면도,
도 4a 내지 도 4c는 본 발명의 다른 실시예에 따른 유기전계 발광표시장치에 있어서, 투명도전막의 투과도 변형방법을 이용한 데이타 배선부의 형성방법을 설명하기 위한 공정단면도,
*도면의 주요 부분에 대한 부호의 설명*
210 : 게이트 220 : 데이터라인
230 : 공통전원라인 240 : 화소영역
250 : 화소전극 260, 280 : 트랜지스터
270 : 캐패시터 300, 400 : 절연기판
340 : 게이트 전극물질 350, 370 : 투명도전막
본 발명은 평판표시장치에 관한 것으로서, 보다 구체적으로는 투명도전막의 투과도 변형방법을 이용하여 데이터 배선부 및 게이트 배선부에 블랙매트릭스를 형성하여 콘트라스트를 개선시킨 전면발광형 유기전계 발광표시장치 및 그의 형성방법에 관한 것이다.
도 1은 통상적인 액티브 매트릭스 유기전계 발광표시장치(AMOLED)의 평면구조를 도시한 것으로서, R, G, B 단위화소로 구성된 하나의 화소에 한정하여 도시한 것이다.
도 1을 참조하면, 종래의 AMOLED는 서로 절연되어 일방향으로 배열된 다수의 게이트라인(110)과, 서로 절연되어 상기 게이트라인(110)과 교차하는 방향으로 배열된 다수의 데이터라인(120)과, 서로 절연되어 상기 게이트라인(110)과 교차하고 상기 데이터 라인에 평행하게 배열된 공통전원라인(130)과, 상기 게이트라인(110) 및 데이터라인(120)과 공통전원라인(130)에 의해 형성되는 복수개의 화소영역(140)과, 각각 화소영역(140)마다 배열되어 개구부(155)를 구비한 복수개의 화소전극(150)을 구비한다.
도면상에는 도시되지 않았으나, 각 화소영역(140)에는 R, G, B 단위화소가 배열되며, 각 단위화소는 트랜지스터, 캐패시터 및 상기 화소전극(150)을 구비한 EL소자를 구비한다. 이때, 도면부호중 160은 상기 트랜지스터의 소오스/드레인 전 극중 하나와 화소전극(150)을 연결하기위한 비어홀(160)을 나타낸다.
상기한 바와같은 평면구조를 갖는 종래의 유기전계 발광표시장치는 폴리실리콘막 TFT를 채용하고 있으며, 트랜지스터, 캐패시터 및 배선 등의 금속물질에 의해 외부광이 반사되어 EL 소자가 발광할 때 콘트라스트를 저하시키는 문제점이 있었다. 특히, 외부광에 대해 노출이 심한 모바일용 표시장치의 경우에는 외부광의 높은 반사율에 의한 콘트라스트 저하가 심각한 문제로 대두되고 있다.
이러한 외부광의 반사에 의한 콘트라스트 저하를 방지하기 위하여, 종래에는 표시장치의 전면에 고가의 편광판을 부착하였으나, 이는 고가의 편광판 사용에 따른 제조 원가의 상승을 초래할 뿐만 아니라 편광판 자체가 유기 전계발광층으로부터 방출되는 빛도 차단하기 때문에 투과도를 저하시켜 휘도를 저하시키는 문제점이 있었다.
한편, Cr/CrOx, 또는 유기막 등으로 된 블랙매트릭스를 TFT와 캐패시터가 형성되는 영역에 별도로 형성하는 방법이 있었는데, 이러한 방법은 블랙매트릭스를 형성하기 위해 별도의 마스크공정이 요구되어 공정이 복잡해지는 문제점이 있었다.
또한, AMOLED에서, 투명도전막의 투과도 변형방법을 이용하여 블랙매트릭스를 형성하는 방법이 국내특허 제2000-0005436호와 제2001-0075075호에 개시되었다. 그러나, 상기 특허는 배면발광구조의 AMOLED에서 투명도전막의 투과도 변형방법을 이용하여 블랙매트릭스를 형성하여 줌으로써 외부광의 반사에 의한 콘트라스트는 개선할 수 있었으나, 전면발광구조의 AMOLED에서는 외부광의 반사를 해결할 수 없었다. 특히, 전면발광형 AMOLED의 경우에는 캐패시터의 상부전극으로 사용되는 소 오스/드레인전극으로 사용되는 금속막의 반사율이 특히 문제가 되고 있다.
따라서, 본 발명은 상기한 바와같은 종래기술의 문제점을 해결하기 위한 것으로서, 외부광의 반사율을 최소화하여 콘트라스트를 개선할 수 있는 전면발광형 유기전계 발광표시장치 및 그의 제조방법을 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 투명도전막의 투과도 변형방법을 이용하여 게이트 배선부와 데이터배선부에 블랙매트릭스층을 형성하여 외부광의 반사를 완전히 차단시켜 줄 수 있는 전면발광형 유기전계 발광표시장치 및 그의 제조방법을 제공하는 데 있다.
본 발명의 다른 목적은 투명도전막의 투과도 변형방법을 이용하여 추가의 마스크공정이 필요없는 전면발광형 유기전계 발광표시장치 및 그의 제조방법을 제공하는 데 있다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명은 게이트전극 및 소오스/드레인 전극을 포함하며, 게이트 전극 및 소오스/드레인 전극중 적어도 하나는 블랙매트릭스층을 구비하는 다층막으로 이루어지며, 상기 적어도 하나의 전극의 블랙매트릭스층은 불순물이 도핑된 투명도전막으로 이루어지는 것을 특징으로 하는 박막 트랜지스터를 제공하는 것을 특징으로 한다.
또한, 본 발명은 게이트 배선부 및 데이터배선부; 상기 게이트배선부 및 데이터배선부에 의해 형성되는 화소영역과; 상기 화소영역에 배열된 화소를 포함하며, 상기 게이트배선부 및 데이터배선부중 적어도 하나의 배선부는 적어도 블랙매트릭스층을 구비하는 다층막으로 이루어지며, 상기 적어도 하나의 블랙매트릭스층은 불순물이 도핑된 투명도전막으로 이루어지는 것을 특징으로 하는 평판표시장치를 제공하는 것을 특징으로 한다.
상기 적어도 하나의 배선부는 배선용 금속막과 블랙매트릭스층의 적층구조로 이루어지고, 상기 적어도 하나의 배선부의 블랙매트릭스층은 불순물이 도핑된 투명도전막으로 이루어지며, 상기 투명도전막은 ITO, IO, TO, IZO 또는 ZnO 중 하나로 이루어지고, 상기 불순물은 H, P, B, As 또는 Ar 중 하나이다.
상기 화소는 적어도 트랜지스터와 캐패시터를 포함하며, 상기 게이트 배선부는 게이트라인, 트랜지스터의 게이트 전극, 캐패시터 전극 또는 공통전원라인을 구비하고, 상기 데이타 배선부는 데이타라인, 트랜지스터의 소오스/드레인 전극, 캐패시터 전극 또는 공통전원라인을 구비한다.
또한, 본 발명은 게이트 배선부를 포함하는 평판표시장치를 제조하는 방법에 있어서, 절연기판상에 게이트전극물질과 투명도전막을 순차 형성하는 단계와; 상기 투명도전막으로 불순물을 주입하여 투명도전막의 투과도를 변형시키는 단계와; 게이트 전극물질과 투과도가 변형된 투명도전막을 식각하여 블랙매트릭스층을 구비하는 게이트 배선부를 형성하는 단계를 포함하는 평판표시장치의 제조방법을 제공하는 것을 특징으로 한다.
또한, 본 발명은 게이트 배선부를 포함하는 평판표시장치를 제조하는 방법에 있어서, 절연기판상에 게이트전극물질과 투명도전막을 순차 형성하는 단계와; 게이트 전극물질과 투명도전막을 식각하여 게이트 배선부를 형성하는 단계와; 상기 투명도전막으로 불순물을 주입하여 상기 게이트 배선부상에 블랙매트릭스층을 형성하는 단계를 포함하는 평판표시장치의 제조방법을 제공하는 것을 특징으로 한다.
또한, 본 발명은 데이터 배선부를 포함하는 평판표시장치를 제조하는 방법에 있어서, 절연기판상에 소오스/드레인 전극물질과 투명도전막을 순차 형성하는 단계와; 상기 투명도전막으로 불순물을 주입하여 투명도전막의 투과도를 변형시키는 단계와; 소오스/드레인 전극물질과 투과도가 변형된 투명도전막을 식각하여 블랙매트릭스층을 구비하는 데이터 배선부를 형성하는 단계를 포함하는 평판표시장치의 제조방법을 제공하는 것을 특징으로 한다.
또한, 본 발명은 데이터 배선부를 포함하는 평판표시장치를 제조하는 방법에 있어서, 절연기판상에 소오스/드레인 전극물질과 투명도전막을 순차 형성하는 단계와; 소오스/드레인 전극물질과 투명도전막을 식각하여 데이타 배선부를 형성하는 단계와; 상기 투명도전막으로 불순물을 주입하여 상기 데이타 배선부상에 블랙매트릭스층을 형성하는 단계를 포함하는 평판표시장치의 제조방법을 제공하는 것을 특징으로 한다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 2a는 본 발명의 실시예에 따른 유기전계 발광표시장치의 개략적 평면구조를 도시한 것으로서, R, G, B 단위화소에 국한시켜 도시한 것이다. 도 2b는 도 2a의 유기전계 발광표시장치에 있어서, 하나의 단위화소에 대한 평면구조의 일예를 도시한 것이다.
도 2a 및 도 2b를 참조하면, 본 발명의 실시예에 따른 AMOLED는 서로 절연되어 일방향으로 배열된 다수의 게이트라인(210)과, 서로 절연되어 상기 게이트라인(210)과 교차하는 방향으로 배열된 다수의 데이터라인(220)과, 서로 절 연되어 상기 게이트 라인(210)과 교차하고 상기 데이터라인(220)과 평행하게 배열되는 공통전원라인(230)과, 상기 게이트라인(210) 및 데이터라인(220)과 공통전원라인(230)에 의해 형성되는 복수개의 화소영역(240)과, 각각 화소영역(240)마다 배열되어 개구부(255)를 구비한 복수개의 화소전극(250)을 구비한다.
각 화소영역(250)에는 R, G, B 단위화소가 배열되며, 각 단위화소는 2개의 트랜지스터(260), (280)와 하나의 캐패시터(270) 및 상기 화소전극(250)을 구비한 EL소자를 구비한다.
2개의 트랜지스터(260), (270)중 스위칭 트랜지스터(260)는 소오스/드레인 영역을 구비한 반도체층(261)과, 상기 게이트라인(210)에 연결되는 게이트전극(263) 및 상기 반도체층(261)의 소오스/드레인 영역에 콘택홀을 통해 연결되는 소오스/드레인 전극(265), (267)을 구비한다. 또한, 구동 트랜지스터(280)는 소오스/드레인 영역을 구비한 반도체층(281)과, 게이트전극(283) 및 상기 반도체층(281)의 소오스/드레인 영역에 콘택홀을 통해 연결되는 소오스/드레인 전극(285), (287)을 구비한다.
한편, 캐패시터(270)는 상기 구동 트랜지스터(280)의 게이트(283) 및 콘택홀을 통해 구동 트랜지스터(280)의 드레인전극(267)에 연결되는 하부전극(271)과, 구동 트랜지스터(280)의 소오스전극(285)이 콘택홀을 통해 연결되는 공통전원선(230)에 연결되는 상부전극(273)을 구비한다. 상기 화소전극(250)은 콘택홀(257)을 통해 상기 구동 트랜지스터(280)의 드레인전극(287)에 연결된다.
상기한 바와같은 구조를 갖는 본 발명의 OLED는 게이트 배선부상에 외부광을 차단하기 위한 블랙매트릭스 즉, 광차단막(215)이 형성되고, 또한 데이터 배선부상에 외부광을 차단하기 위한 블랙매트릭스층(225)이 형성된다.
이때, 게이트 배선부라 함은 게이트 라인(210) 및 게이트전극(263), (283) 뿐만 아니라 캐패시터의 상, 하부전극(271), (273)중 해당하는 전극, 예를 들어 하부전극(271)이 게이트 전극과 동일한 물질로 형성되는 경우 캐패시터의 하부전극(271)을 의미한다. 또한, 공통전원라인(230)이 게이트전극과 동일한 물질로 형성되는 경우에는 게이트 배선부에 공통전원라인(230)도 포함된다.
한편, 데이터 배선부라 함은 데이터라인(220) 및 소오스/드레인 전극(265, 267), (285, 287) 뿐만 아니라 캐패시터의 상, 하부전극(271), (273)중 해당하는 전극, 예를 들어 상부전극(273)이 소오스/드레인 전극과 동일한 물질로 형성되는 경우에는 캐패시터의 상부전극(273)을 의미한다. 또한, 공통전원라인(230)이 소오스/드레인 전극과 동일한 물질로 형성되는 경우에는 데이터 배선부에 공통전원라인(230)도 포함된다.
상기 블랙매트릭스층(215), (225)으로는 불순물이 도핑된 투명도전막이 사용되며, 투명도전막으로 ITO, IO, TO, IZO, 또는 ZnO 등이 사용되며, 상기 투명도전막에 사용되는 불순물로는 H, P, B, As, Ar 등이 사용된다.
도 3A 내지 도 3C는 본 발명의 일 실시예에 따른 유기전계 발광표시장치에 있어서, 게이트배선부에 블랙매트릭스층을 형성하는 방법을 설명하기 위한 공정단면도이다. 도 3A 내지 도 3C에는 스위칭 트랜지스터만 도시되었으나, 구동 트랜지스터에대해서도 적용됨은 물론이다. 일실시예에서는, 공통전원라인(230)을 게이트 배선부에 포함시켜 설명하였다.
도 3A를 참조하면, 절연기판(300)상에 버퍼층(310)을 형성하고, 상기 버퍼층(310)상에 반도체층(320)을 형성하며, 기판전면에 게이트 절연막(330)을 형성한다. 게이트 절연막(330)상에 게이트 전극물질(340) 및 투명도전막(350)을 증착한다.
도 3B를 참조하면, 상기 투명도전막(350)으로 불순물을 고에너지로 이온주입하여 투명도전막(350)의 투과도를 변형시켜 블랙매트릭스층(351)을 형성한다. 도 3C를 참조하면, 게이트전극물질(340)과 블랙매트릭스층(351)을 게이트 배선부를 형성하기 위한 마스크(도면상에는 도시되지 않음)를 이용하여 패터닝하여 그의 상부에 블랙매트릭스층(351)을 구비하는 게이트 배선부를 형성한다. 즉, 게이트전극물질(340) 및 블랙매트릭스층(351)으로 이루어진 게이트라인(210), 게이트전극(263), 캐패시터의 하부전극(271) 및 공통전원라인(230)을 포함하는 게이트 배선부가 형성된다.
일 실시예에 따른 게이트 배선부형성방법에 있어서, 투명도전막에 불순물을 이온주입하여 투과도를 변형시킨 다음 패터닝하는 방법대신에, 게이트 전극물질(340)상에 투명도전막(350)을 증착한 다음 게이트 배선부 형성용 마스크를 이용하여 투명도전막(350)과 게이트 전극물질(340)을 패터닝하고, 패터닝된 투명도전막(350)으로 불순물을 이온주입하여 게이트 전극물질(340)상에 블랙매트릭스층(351)을 형성할 수 있다.
도 4A 내지 도 4C는 본 발명의 다른 실시예에 따른 유기전계 발광표시장치에 있어서, 데이타배선부에 광차단층을 형성하는 방법을 설명하기 위한 공정단면도이 다. 도 4A 내지 도 4C에는 스위칭 트랜지스터에 대해서만 도시되었으나, 구동 트랜지스터에 대해서도 적용됨은 물론이다. 다른 실시예에서는, 공통전원라인(230)을 데이터 배선부에 포함시켜 설명한다.
상기한 바와같은 방법으로 블랙매트릭스층을 구비하는 게이트 배선부를 형성한 다음, 도 4A와 같이 게이트(263)를 마스크로 하여 상기 반도체층(320)으로 소정 도전형을 갖는 불순물을 이온주입하여 소오스/드레인 영역(321), (325)을 형성한다. 기판전면에 층간 절연막(360)을 증착하고, 콘택홀 형성용 마스크(도면상에는 도시되지 않음)를 이용하여 상기 층간 절연막(360)을 식각하여 소오스/드레인 영역(321), (325)을 노출시키는 콘택홀을 형성한다. 이어서, 상기 층간 절연막(360)상에 소오스/드레인 전극물질(370)과 투명도전막(380)을 순차 증착한다.
도 4B와 같이, 상기 투명도전막(380)으로 불순물을 고에너지로 이온주입하여 투과도가 변형된 투명도전막으로 이루어진 블랙매트릭스층(381)을 형성한다. 도 4C 와 같이, 소오스/드레인 전극물질(370)과 블랙매트릭스층(381)을 데이터 배선부 형성용 마스크(도면상에는 도시되지 않음)를 이용하여 식각하여 그의 상부에 블랙매트릭스층을 구비하는 데이터 배선부를 형성한다. 즉, 소오스/드레인 전극물질(370) 및 블랙매트릭스층(381)으로 이루어진 데이터라인(220), 소오스/드레인 전극(265), (267), 캐패시터의 상부전극(273) 및 공통전원라인(230)을 포함하는 데이터 배선부가 형성된다.
다른 실시예에 따른 데이타 배선부형성방법에 있어서, 투명도전막에 불순물을 이온주입하여 투과도를 변형시킨 다음 패터닝하는 방법대신에, 소오스/드레인 전극물질(370)상에 투명도전막(380)을 증착한 다음 데이타 배선부 형성용 마스크를 이용하여 투명도전막(370)과 소오스/드레인 전극물질(380)을 패터닝하고, 패터닝된 투명도전막(380)으로 불순물을 이온주입하여 소오스/드레인 전극물질(370)상에 블랙매트릭스층(381)을 형성할 수 있다.
본 발명의 실시예에서, 블랙매트릭스층이 데이터 배선부 및 게이트 배선부에만 한정되어 형성되는 것이 아니라 외부광을 반사시키는 물질상에는 모두 상기한 바와 같은 방법으로 광차단을 형성하는 것이 가능하며, 각 단위화소의 평면구조가 도 2B와 같은 구조에 반드시 한정되는 것이 아니라 다양한 구조를 갖는 유기전계 발광표시장치에 모두 적용가능하다.
상기한 바와같은 본 발명에 따르면, 투명도전막에 고에너지원으로 불순물을 이온주입하여 그의 투과도를 변형시켜 주는 방법을 이용하여 게이트 배선부 및 데이터 배선부에 블랙매트릭스층을 형성하여 줌으로써, 배선부에 의한 외부광의 반사를 감소시켜 줌으로써, 콘트라스트를 향상시켜 줄 수 있다. 또한, 추가의 공정없이 배선부에 블랙매트릭스층을 형성하여 줌으로써, 공정을 단순화시켜 줄 수 있는 이점이 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (18)

  1. 게이트전극 및 소오스/드레인 전극을 포함하며,
    게이트 전극 및 소오스/드레인 전극중 하나 이상은 블랙매트릭스층을 구비하는 다층막으로 이루어지며, 상기 적어도 하나의 전극의 블랙매트릭스층은 불순물이 도핑된 투명도전막으로 이루어지는 것을 특징으로 하는 박막 트랜지스터.
  2. 제1항에 있어서, 상기 하나 이상의 전극은 전극용 금속막과 상기 블랙매트릭스층의 적층구조로 이루어지는 것을 특징으로 하는 박막 트랜지스터.
  3. 삭제
  4. 제1항에 있어서, 상기 투명도전막은 ITO, IO, TO, IZO 또는 ZnO 중 하나로 이루어지고, 상기 불순물은 H, P, B, As 또는 Ar 중 하나인 것을 특징으로 하는 박막 트랜지스터.
  5. 게이트 배선부 및 데이터배선부;
    상기 게이트배선부 및 데이터배선부에 의해 형성되는 화소영역과;
    상기 화소영역에 배열된 화소를 포함하며,
    상기 게이트배선부 및 데이터배선부중 하나 이상의 배선부는 블랙매트릭스층을 구비하는 다층막으로 이루어지며, 상기 하나 이상의 전극의 블랙매트릭스층은 불순물이 도핑된 투명도전막으로 이루어지는 것을 특징으로 하는 평판표시장치.
  6. 제5항에 있어서, 상기 하나 이상의 배선부는 배선용 금속막과 상기 블랙매트릭스층의 적층구조로 이루어지는 것을 특징으로 하는 평판표시장치.
  7. 삭제
  8. 제5항에 있어서, 상기 투명도전막은 ITO, IO, TO, IZO 또는 ZnO 중 하나로 이루어지고, 상기 불순물은 H, P, B, As 또는 Ar 중 하나인 것을 특징으로 하는 평판표시장치.
  9. 제 5 항에 있어서, 상기 화소는 트랜지스터와 캐패시터를 포함하며, 상기 게이트 배선부는 게이트라인, 트랜지스터의 게이트 전극, 캐패시터 전극 또는 공통전원라인을 구비하는 것을 특징으로 하는 평판표시장치.
  10. 제 5 항에 있어서, 상기 화소는 트랜지스터와 캐패시터를 포함하며, 상기 데이타 배선부는 데이타라인, 트랜지스터의 소오스/드레인 전극, 캐패시터 전극 또는 공통전원라인을 구비하는 것을 특징으로 하는 평판표시장치.
  11. 게이트 배선부를 포함하는 평판표시장치를 제조하는 방법에 있어서,
    절연기판상에 게이트전극물질과 투명도전막을 순차 형성하는 단계와;
    상기 투명도전막으로 불순물을 주입하여 투명도전막의 투과도를 변형시키는 단계와;
    게이트 전극물질과 투과도가 변형된 투명도전막을 식각하여 블랙매트릭스층을 구비하는 게이트 배선부를 형성하는 단계를 포함하는 것을 특징으로 하는 평판표시장치의 제조방법.
  12. 제 11 항에 있어서, 상기 게이트 배선부는 게이트라인, 트랜지스터의 게이트 전극, 캐패시터 전극 또는 공통전원라인을 구비하는 것을 특징으로 하는 평판표시장치의 제조방법.
  13. 게이트 배선부를 포함하는 평판표시장치를 제조하는 방법에 있어서,
    절연기판상에 게이트전극물질과 투명도전막을 순차 형성하는 단계와;
    게이트 전극물질과 투명도전막을 식각하여 게이트 배선부를 형성하는 단계와;
    상기 투명도전막으로 불순물을 주입하여 상기 게이트 배선부상에 블랙매트릭스층을 형성하는 단계를 포함하는 것을 특징으로 하는 평판표시장치의 제조방법.
  14. 제 13 항에 있어서, 상기 게이트 배선부는 게이트라인, 트랜지스터의 게이트 전극, 캐패시터 전극 또는 공통전원라인을 구비하는 것을 특징으로 하는 평판표시장치의 제조방법.
  15. 데이터 배선부를 포함하는 평판표시장치를 제조하는 방법에 있어서,
    절연기판상에 소오스/드레인 전극물질과 투명도전막을 순차 형성하는 단계와;
    상기 투명도전막으로 불순물을 주입하여 투명도전막의 투과도를 변형시키는 단계와;
    소오스/드레인 전극물질과 투과도가 변형된 투명도전막을 식각하여 블랙매트릭스층을 구비하는 데이터 배선부를 형성하는 단계를 포함하는 것을 특징으로 하는 평판표시장치의 제조방법.
  16. 제 15 항에 있어서, 상기 데이타 배선부는 데이타라인, 트랜지스터의 소오스/드레인 전극, 캐패시터 전극 또는 공통전원라인을 구비하는 것을 특징으로 하는 평판표시장치의 제조방법.
  17. 데이터 배선부를 포함하는 평판표시장치를 제조하는 방법에 있어서,
    절연기판상에 소오스/드레인 전극물질과 투명도전막을 순차 형성하는 단계와;
    소오스/드레인 전극물질과 투명도전막을 식각하여 데이타 배선부를 형성하는 단계와;
    상기 투명도전막으로 불순물을 주입하여 상기 데이타 배선부상에 블랙매트릭스층을 형성하는 단계를 포함하는 것을 특징으로 하는 평판표시장치의 제조방법.
  18. 제 17 항에 있어서, 상기 데이타 배선부는 데이타라인, 트랜지스터의 소오스/드레인 전극, 캐패시터 전극 또는 공통전원라인을 구비하는 것을 특징으로 하는 평판표시장치의 제조방법.
KR1020030045457A 2003-07-04 2003-07-04 박막트랜지스터, 이를 구비하는 평판표시장치 및 그의 제조방법 KR100686333B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030045457A KR100686333B1 (ko) 2003-07-04 2003-07-04 박막트랜지스터, 이를 구비하는 평판표시장치 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030045457A KR100686333B1 (ko) 2003-07-04 2003-07-04 박막트랜지스터, 이를 구비하는 평판표시장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20050003924A KR20050003924A (ko) 2005-01-12
KR100686333B1 true KR100686333B1 (ko) 2007-02-22

Family

ID=37218946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030045457A KR100686333B1 (ko) 2003-07-04 2003-07-04 박막트랜지스터, 이를 구비하는 평판표시장치 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100686333B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510900B2 (en) 2016-09-07 2019-12-17 Samsung Display Co., Ltd. Display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010092688A (ko) * 2000-03-17 2001-10-26 구사마 사부로 전기 광학 장치
KR20020071059A (ko) * 2001-03-02 2002-09-12 삼성에스디아이 주식회사 2층구조의 소오스/드레인 전극을 갖는 박막 트랜지스터 및그의 제조방법과 이를 이용한 액티브 매트릭스형 표시소자및 그의 제조방법
KR20030044744A (ko) * 2001-11-29 2003-06-09 삼성에스디아이 주식회사 투명도전막의 투과도 변형방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010092688A (ko) * 2000-03-17 2001-10-26 구사마 사부로 전기 광학 장치
KR20020071059A (ko) * 2001-03-02 2002-09-12 삼성에스디아이 주식회사 2층구조의 소오스/드레인 전극을 갖는 박막 트랜지스터 및그의 제조방법과 이를 이용한 액티브 매트릭스형 표시소자및 그의 제조방법
KR20030044744A (ko) * 2001-11-29 2003-06-09 삼성에스디아이 주식회사 투명도전막의 투과도 변형방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510900B2 (en) 2016-09-07 2019-12-17 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR20050003924A (ko) 2005-01-12

Similar Documents

Publication Publication Date Title
US11594581B2 (en) Organic light emitting display device
KR102648422B1 (ko) 대면적 유기발광 다이오드 표시장치
KR100542997B1 (ko) 평판표시장치 및 그의 제조방법
US20190157369A1 (en) Display device
CN108735792B (zh) 底发射型oled阵列基板及其制作方法、显示面板、显示装置
KR102045036B1 (ko) 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
KR102067966B1 (ko) 유기발광 다이오드 디스플레이 장치 및 그 제조방법
KR100741967B1 (ko) 평판표시장치
CN100463213C (zh) 有机电致发光器件及其制造方法
US8130174B2 (en) Organic electroluminescent display device
KR20170060212A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US8946008B2 (en) Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same
KR102062912B1 (ko) 유기발광 다이오드 표시장치 및 그 제조 방법
KR100565674B1 (ko) 양방향 유기 ｅｌ 디스플레이 패널 및 그 제조 방법
US20200013843A1 (en) Organic light emitting diode display device having a circuit structure buried in a substrate thereof
KR102512718B1 (ko) 박막트랜지스터 기판 및 이를 구비한 유기 발광 표시 장치, 박막트랜지스터 기판의 제조방법
KR102082366B1 (ko) 유기발광다이오드소자 및 이의 제조방법
KR101948171B1 (ko) 유기발광소자표시장치 및 그 제조방법
US20140097419A1 (en) Organic light emitting diode display and method for manufacturing the same
KR101087567B1 (ko) 유기전계발광 소자 및 그 제조방법
KR102473069B1 (ko) 표시 장치 및 그 제조 방법
KR101622563B1 (ko) 상부발광 방식 유기전계 발광소자
KR20050029826A (ko) 평판표시장치 및 그의 제조방법
KR102053440B1 (ko) 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
KR100686333B1 (ko) 박막트랜지스터, 이를 구비하는 평판표시장치 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160129

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 14