KR101622563B1 - 상부발광 방식 유기전계 발광소자 - Google Patents

상부발광 방식 유기전계 발광소자 Download PDF

Info

Publication number
KR101622563B1
KR101622563B1 KR1020090126893A KR20090126893A KR101622563B1 KR 101622563 B1 KR101622563 B1 KR 101622563B1 KR 1020090126893 A KR1020090126893 A KR 1020090126893A KR 20090126893 A KR20090126893 A KR 20090126893A KR 101622563 B1 KR101622563 B1 KR 101622563B1
Authority
KR
South Korea
Prior art keywords
metal pattern
electrode
thin film
film transistor
organic electroluminescent
Prior art date
Application number
KR1020090126893A
Other languages
English (en)
Other versions
KR20110070170A (ko
Inventor
박진아
김학수
박기수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090126893A priority Critical patent/KR101622563B1/ko
Publication of KR20110070170A publication Critical patent/KR20110070170A/ko
Application granted granted Critical
Publication of KR101622563B1 publication Critical patent/KR101622563B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 유기전계 발광소자(Organic Electroluminescent Device)에 관한 것이며, 특히 표시영역 전면에 투명한 특성을 갖도록 형성되는 유기전계 발광 다이오드 제 2 전극의 면 저항을 저감할 수 있는 상부발광 방식 유기전계 발광소자에 관한 것이다.
본 발명의 특징은 저저항 특성을 갖는 금속물질로 금속패턴 또는 금속라인을 형성하고 이의 상부에 부분적으로 격벽을 형성하여 유기 발광층 증착 후 형성되는 유기전계 발광 다이오드 제 2 전극과 상기 금속패턴 또는 금속라인과 접촉이 이루어지도록 하는 것이다.
이를 통해, 제 2 전극의 내부 면 저항을 낮추는 효과를 가지며, 또한 제 2 전극의 내부 면 저항을 낮춤으로서 소비전력을 저감시키며, 구동 박막트랜지스터의 특성 저하를 막아 표시품질 향상 및 수명을 향상시키는 효과를 갖는다.
상부발광, 유기전계, 발광소자, 면저항, 격벽, 뱅크

Description

상부발광 방식 유기전계 발광소자{Top emission type organic Electroluminescent Device}
본 발명은 유기전계 발광소자(Organic Electroluminescent Device)에 관한 것이며, 특히 표시영역 전면에 투명한 특성을 갖도록 형성되는 유기전계 발광 다이오드 제 2 전극의 면 저항을 저감할 수 있는 상부발광 방식 유기전계 발광소자에 관한 것이다.
평판 디스플레이(FPD ; Flat Panel Display)중 하나인 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.
또한 상기 유기전계 발광소자의 제조공정은 증착(deposition) 및 인캡슐레이 션(encapsulation) 장비가 전부라고 할 수 있기 때문에 제조 공정이 매우 단순하다.
이러한 특성을 갖는 유기전계 발광소자는 크게 패시브 매트릭스 타입과 액티브 매트릭스 타입으로 나뉘어지는데, 패시브 매트릭스 방식에서는 주사선(scan line)과 신호선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성하므로, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인수를 곱한 것 만큼의 순간 휘도를 내야만 한다.
그러나, 액티브 매트릭스 방식에서는, 픽셀(pixel)을 온(on)/오프(off)하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor)가 서브픽셀(sub pixel)별로 위치하고, 이 박막트랜지스터와 연결된 제 1 전극은 서브픽셀 단위로 온(on)/오프(off)되고, 이 제 1 전극과 대향하는 제 2 전극은 공통전극이 된다.
그리고, 상기 액티브 매트릭스 방식에서는 픽셀에 인가된 전압이 스토리지 캐패시터(CST ; storage capacitance)에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선 수에 관계없이 한 화면동안 계속해서 구동한다. 따라서 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가지므로 최근에는 액티브 매트릭스 타입의 유기전계 발광소자가 주로 이용되고 있다.
이하, 이러한 액티브 매트릭스형 유기전계 발광 소자의 기본적인 구조 및 동 작특성에 대해서 도면을 참조하여 상세히 설명한다.
도 1은 일반적인 액티브 매트릭스형 유기전계 발광소자의 한 화소에 대한 회로도이다.
도시한 바와 같이 액티브 매트릭스형 유기전계 발광소자의 하나의 화소는 스위칭(switching) 박막트랜지스터(STr)와 구동(driving) 박막트랜지스터(DTr), 스토리지 캐패시터(StgC), 그리고 유기전계발광 다이오드(E)로 이루어진다.
즉, 제 1 방향으로 게이트 배선(GL)이 형성되어 있고, 이 제 1 방향과 교차되는 제 2 방향으로 형성되어 화소영역(P)을 정의하며 데이터 배선(DL)이 형성되어 있으며, 상기 데이터 배선(DL)과 이격하며 전원전압을 인가하기 위한 전원배선(PL)이 형성되어 있다.
또한, 상기 데이터 배선(DL)과 게이트 배선(GL)이 교차하는 부분에는 스위칭 박막트랜지스터(STr)가 형성되어 있으며, 상기 스위칭 박막트랜지스터(STr)와 전기적으로 연결된 구동 박막트랜지스터(DTr)가 형성되어 있다. 상기 유기전계 발광 다이오드(E)의 일측 단자인 제 1 전극은 상기 구동 박막트랜지스터(DTr)의 드레인 전극과 연결되고, 타측 단자인 제 2 전극은 전원배선(PL)과 연결되고 있다. 이때, 상기 전원배선(PL)은 전원전압을 상기 유기전계발광 다이오드(E)로 전달하게 된다. 또한, 상기 구동 박막트랜지스터(DTr)의 게이트 전극과 소스 전극 사이에는 스토리지 커패시터(StgC)가 형성되고 있다.
따라서, 상기 게이트 배선(GL)을 통해 신호가 인가되면 스위칭 박막트랜지스터(STr)가 온(on) 되고, 상기 데이터 배선(DL)의 신호가 구동 박막트랜지스터(DTr) 의 게이트 전극에 전달되어 상기 구동 박막트랜지스터(DTr)가 온(on) 되므로 유기전계발광 다이오드(E)를 통해 빛이 출력된다. 이때, 상기 구동 박막트랜지스터(DTr)가 온(on) 상태가 되면, 전원배선(PL)으로부터 유기전계발광 다이오드(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 상기 유기전계발광 다이오드(E)는 그레이 스케일(gray scale)을 구현할 수 있게 되며, 상기 스토리지 커패시터(StgC)는 스위칭 박막트랜지스터(STr)가 오프(off) 되었을 때, 상기 구동 박막트랜지스터(DTr)의 게이트 전압을 일정하게 유지시키는 역할을 함으로써 상기 스위칭 박막트랜지스터(STr)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 상기 유기전계발광 다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.
이러한 구동을 하는 유기전계 발광소자는 유기전계발광 다이오드를 통해 발광된 빛의 투과방향에 따라 상부 발광방식(top emission type)과 하부 발광방식(bottom emission type)으로 나뉜다. 이때 하부 발광방식은 개구율이 저하되는 문제가 발생하므로 최근에는 상부발광 방식이 주로 이용되고 있다.
도 2는 종래의 상부발광 방식 유기전계 발광소자에 대한 개략적인 단면도이다.
도시한 바와 같이, 제 1, 2 기판(10, 70)이 서로 대향되게 배치되어 있고, 제 1, 2 기판(10, 70)의 가장자리부는 씰패턴(seal pattern)(80)에 의해 봉지되어 있다. 상기 제 1 기판(10)의 상부에는 각 화소영역(P)별로 구동 박막트랜지스터(DTr)가 형성되어 있고, 상기 구동 박막트랜지스터(DTr) 상에는 드레인 콘택홀(43)을 포함하는 보호층(40)이 형성되고 있으며, 상기 드레인 콘택홀(43)을 통해 상기 구동 박막트랜지스터(DTr)와 연결 상기 각각의 구동 박막트랜지스터(DTr)와 연결되어 제 1 전극(47)이 상기 보호층(40) 상부에 형성되어 있다. 또한, 상기 제 1 전극(47) 상부에는 적(Red), 녹(Green), 청(Blue)색에 대응되는 발광물질패턴(55a, 55b, 55c)을 포함하는 유기 발광층(55)이 형성되어 있고, 유기 발광층(55) 상부에는 전면에 제 2 전극(58)이 형성되어 있다. 이때, 상기 제 1, 2 전극(47, 58)은 상기 유기 발광층(55)에 전자와 정공을 제공해주는 역할을 한다.
그리고, 전술한 씰패턴(80)에 의해서 상기 제 1 기판(10) 상에 형성된 제 2 전극(58)과 제 2 기판(70)은 일정간격 이격하고 있다.
도 3은 전술한 상부발광 방식 유기전계 발광소자의 구동 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도이다.
도시한 바와 같이, 제 1 기판(10) 상에는 순수 폴리실리콘의 제 1 영역(13a)과 불순물이 도핑된 제 2 영역(13b)으로 구성된 반도체층(13), 게이트 절연막(16), 게이트 전극(20), 상기 제 2 영역(13b)을 각각 노출시키는 반도체층 콘택홀(25)을 갖는 층간절연막(23), 소스 및 드레인 전극(33, 36)이 순차적으로 적층 형성되어 구동 박막트랜지스터(DTr)를 구성하고 있으며, 상기 소스 및 드레인 전극(33, 36)은 각각 전원배선(미도시) 및 유기전계 발광 다이오드(E)와 연결되어 있다.
또한, 상기 유기전계 발광 다이오드(E)는 유기 발광층(55)이 개재된 상태로 서로 대향된 제 1 전극(47) 및 제 2 전극(58)으로 구성된다. 이때 상기 제 1 전극(47)은 각 화소영역(P)별로 구동 박막트랜지스터(DTr)의 일전극과 접촉하며 형성되고 있으며, 상기 제 2 전극(58)은 상기 유기 발광층(55) 위로 전면에 형성되고 있다.
또한, 전술한 구조를 갖는 제 1 기판(10)과 마주하며 인캡슐레이션을 위해 제 2 기판(70)이 구성되어 유기전계 발광 소자(1)를 이룬다.
한편, 상기 제 1 전극(47)은 애노드 전극의 역할을 하도록 일함수 값이 높은 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어지고 있으며, 제 2 전극(58)은 캐소드 전극의 역할을 하도록 일함수 값이 낮은 금속물질 예를 들면 마그네슘 은 합금(Mg:Ag) 또는 알루미늄 마그네슘 합금(Al:Mg)으로서 이루어지고 있다.
그러나, 캐소드 전극의 역할을 하는 상기 제 2 전극(58)을 이루는 일함수 값이 낮은 금속물질은 불투명한 특성을 가지므로, 이러한 불투명한 금속을 일반적인 전극 또는 절연층의 두께인 수천 Å 정도의 두께를 갖도록 형성할 수 없다. 수천 Å정도의 두께를 갖도록 상기 제 2 전극을 형성하면 빛이 투과할 수 없기 때문이다.
따라서, 상기 제 2 전극(58)은 수 십Å 내지 수백Å 정도의 두께를 갖도록 형성하고 있으며, 이러한 두께를 가지며 형성되는 상기 제 2 전극(58)은 표시영역 전면에 형성됨으로써 면 저항이 커지는 문제가 발생한고 있다. 높은 면저항은 대면적으로 갈수로 심해지게 되며 IR 드롭 등이 발생하며 최종적으로 구동 박막트랜지스터의 특성 저하 및 열화속도를 증가시키게 되어 표시품질 저하 및 제품의 수명을 단축시키고 있는 실정이다.
더욱이, 상기 제 2 전극의 높은 면저항으로 인하여 대화면으로 갈 경우 보통 하나의 화소 회로에 인가되는 VSS 전원단의 IR 상승 문제가 발생하게 되며, IR 상승은 구동전압을 올리게 되는 원인이 되며, 이로 인하여 전체 소자 구동을 위한 소비전력이 커지는 원인이 되고 있다. 또한 화소 회로에서의 VSS 전원단의 증가는 구동 박막트랜지스터의 동작을 위한 최소 전압을 감소시키고 이로 인하여 화소영역의 회로 동작에 좋지 않은 영향을 미치게 되어 표시품질 저하 등의 문제를 야기하고 있다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 상부발광 방식의 유기전계 발광 소자에 있어 최상층에 형성되는 유기전계 발광 다이오드의 제 2 전극 자체의 면 저항을 낮추어 박막트랜지스터의 특성 저하 및 표시품질 저하를 방지할 수 있는 상부발광 방식 유기전계 발광소자를 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 상부발광 방식 유기전계 발광소자는, 화소영역이 정의된 기판 상의 상기 화소영역의 경계에 절연층을 개재하여 서로 교차하며 형성된 게이트 및 데이터 배선과; 상기 화소영역에 형성된 상기 게이트 및 데이터 배선과 연결되며 형성된 스위칭 박막트랜지스터 및 상기 스위칭 박막 트랜지스터와 연결되며 형성된 구동 박막트랜지스터와; 상기 스위칭 및 구동 박막트랜지스터를 덮으며 상기 구동 박막트랜지스터의 드레인 전극을 노출시키며 형성된 보호층과; 상기 보호층 위로 상기 구동 박막트랜지스터의 드레인 전극과 접촉하며 형성된 제 1 전극과; 상기 제 1 전극과 이격하며 상기 화소영역의 경계에 상기 게이트 배선 또는 데이터 배선과 중첩하며 나란하게 연장하며 저저항 금속물질로 이루어진 금속패턴과; 상기 금속패턴 상부에 역테이퍼 구조를 가지며 이와 나란하게 형성된 격벽과; 상기 격벽이 형성된 부분을 제외한 상기 화소영역의 경계에 테이퍼 구조를 가지며 상기 제 1 전극의 테두리와 중첩하며 형성된 뱅크와; 상기 뱅크 내측으로 상기 제 1 전극 상부에 형성된 유기 발광층과; 상기 유기 발광층 및 상기 뱅크 상부로 표시영역 전면에 상기 격벽의 하부에서 상기 금속패턴과 접촉하며 형성된 제 2 전극을 포함한다.
이때, 상기 금속패턴은 각 화소영역별로 형성되거나, 이웃하는 다수의 화소영역별로 형성되거나, 표시영역 전면에 배선 형태로 형성되는 것이 특징이다.
또한, 상기 금속패턴은 제 1 폭을 가지며, 상기 격벽은 상기 제 1 폭과 같거나 이보다 큰 제 2 폭을 가지며, 상기 금속패턴 및 격벽의 중앙을 기준으로 각각 상기 격벽의 측단까지의 거리 a, 금속패턴의 측단까지의 거리를 x라 하였을 경우,
Figure 112009078504085-pat00001
를 만족하도록 상기 격벽 및 금속패턴이 형성되며, 상기 격벽의 측단으로부터 상기 금속패턴의 측단간의 수평거리는 5㎛이하의 차이를 갖는 것이 특징이다.
또한, 상기 격벽은 상기 금속패턴 상부에 단일댐 형태로 형성되거나 또는 상기 금속패턴 상부에서 이격하며 이중 댐 형태로 형성되는 것이 특징이다. 이때, 상기 이중 댐 형태를 갖는 격벽 각각의 중앙을 기준으로 격벽간 서로 마주하는 일측단 이외의 타측단까지의 거리 b, 상기 격벽 각각의 중앙을 기준으로 이들 격벽과 인접하는 상기 금속패턴의 측단까지의 거리를 y라 하였을 경우,
Figure 112016039354296-pat00002
를 만족하도록 상기 이중 댐형태의 격벽 및 금속패턴이 형성되며, 상기 격벽 각각의 타측단으로부터 이와 인접한 상기 금속패턴의 측단간의 수평거리는 5㎛이하의 차이를 갖는 것이 특징이다.
또한, 상기 금속패턴은 저저항 금속물질인 알루미늄(Al), 알루미늄 합금(Al alloy), 구리(Cu), 구리합금 중 어느 하나로 이루어진 것이 특징이다.
또한, 상기 금속패턴은 상기 유기 발광층 보다 더 두꺼운 두께를 갖도록 형성됨으로써 제 2 전극과 상기 금속패턴은 측면 접촉하는 것이 특징이다.
또한, 상기 제 2 전극은 일함수 값이 비교적 낮은 금속물질인 마그네슘 은 합금(Mg:Ag) 또는 알루미늄 마그네슘 합금(Al:Mg)으로 빛이 투과될 수 있도록 수 십Å 내지 수 백Å정도의 두께를 갖도록 형성된 것이 특징이다.
삭제
삭제
삭제
또한, 상기 절연층 상부에는 상기 구동 박막트랜지스터와 연결되며 상기 데이터 배선과 나란하게 전원배선이 형성되는 것이 특징이다.
본 발명에 따른 상부발광 방식 유기전계 발광 소자는 저저항 특성을 갖는 금 속물질로 금속패턴 또는 금속라인을 형성하고 이의 상부에 부분적으로 격벽을 형성하여 유기 발광층 증착 후 형성되는 유기전계 발광 다이오드 제 2 전극과 상기 금속패턴 또는 금속라인과 접촉이 이루어지도록 하여 상기 제 2 전극의 내부 면 저항을 낮추는 효과가 있다.
또한 제 2 전극의 내부 면 저항을 낮춤으로서 소비전력을 저감시키며, 구동 박막트랜지스터의 특성 저하를 막아 표시품질 향상 및 수명을 향상시키는 효과가 있다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
도 4는 본 발명의 실시예에 따른 상부발광 방식 유기전계 발광 소자에 있어 일부 화소영역에 있어 그 경계 부분에 형성된 구성요소를 나타낸 평면도이며, 도 5는 본 발명의 실시예에 따른 상부발광 방식 유기전계 발광소자의 일부를 도시한 것으로써 구동 박막트랜지스터 및 유기전계발광 다이오드를 포함하는 하나의 화소영역에 대한 단면도이며, 도 6은 도 4를 절단선 Ⅵ-Ⅵ을 따라 절단한 부분에 대한 단면도이다. 이때 설명의 편의를 위해 구동 박막트랜지스터(DTr)가 형성되는 영역을 구동영역(DA), 그리고 도면에는 나타내지 않았지만 스위칭 박막트랜지스터가 형성되는 영역을 스위칭 영역이라 정의한다.
도시한 바와 같이, 본 발명에 따른 상부발광 방식 유기전계 발광소자(101)는 구동 및 스위칭 박막트랜지스터(DTr, 미도시)와 유기전계 발광 다이오드(E)가 형성 된 제 1 기판(110)과, 도면에 나타내지 않았지만 인캡슐레이션을 위한 제 2 기판으로 구성되고 있다.
상기 제 1 기판(110)의 상부에는 상기 구동영역(DA) 및 스위칭 영역(미도시)에 대응하여 순수 폴리실리콘으로 이루어지며 그 중앙부는 채널을 이루는 제 1 영역(113a) 그리고 상기 제 1 영역(113a) 양측면으로 고농도의 불순물이 도핑된 제 2 영역(113b)으로 구성된 반도체층(113)이 형성되어 있다. 이때 상기 반도체층(113)과 상기 제 1 기판(110) 사이에는 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 버퍼층(미도시)이 더욱 형성될 수도 있다. 상기 버퍼층(미도시)은 상기 반도체층(113)의 결정화시 상기 제 1 기판(110) 내부로부터 나오는 알카리 이온의 방출에 의한 상기 반도체층(113)의 특성 저하를 방지하기 위함이다.
또한, 상기 반도체층(113)을 덮으며 게이트 절연막(116)이 전면에 형성되어 있으며, 상기 게이트 절연막(116) 위로는 상기 구동영역(DA) 및 스위칭 영역(미도시)에 있어 상기 반도체층(113)의 제 1 영역(113a)에 대응하여 게이트 전극(120)이 형성되어 있다. 또한 상기 게이트 절연막(116) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(미도시)과 연결되며 일방향으로 연장하며 게이트 배선(미도시)이 형성되어 있다.
또한, 상기 게이트 전극(120)과 게이트 배선(미도시) 위로 층간절연막(123)이 형성되어 있다. 이때, 상기 층간절연막(123)과 그 하부의 게이트 절연막(116)은 상기 제 1 영역(113a) 양측면에 위치한 상기 제 2 영역(113b) 각각을 노출시키는 반도체층 콘택홀(125)이 형성되어 있다.
다음, 상기 반도체층 콘택홀(125)을 포함하는 층간절연막(123) 상부에는 상기 게이트 배선(119)과 교차하여 화소영역(P)을 정의하는 데이터 배선(130)과, 이와 이격하여 전원배선(미도시)이 형성되고 있다.
또한, 상기 층간절연막(123) 위로 각 구동영역(DA) 및 스위칭 영역(미도시)에는 서로 이격하며 상기 반도체층 콘택홀(125)을 통해 노출된 제 2 영역(113b)과 각각 접촉하며 소스 및 드레인 전극(133, 136)이 형성되어 있다. 이때, 상기 소스 및 드레인 전극(133, 136)과, 이들 전극(133, 136)과 접촉하는 제 2 영역(113b)을 포함하는 반도체층(113)과, 상기 반도체층(113) 상부에 형성된 게이트 절연막(116) 및 게이트 전극(120)은 구동 박막트랜지스터(DTr)를 이룬다.
한편, 스위칭 영역(미도시)에는 상기 구동 박막트랜지스터(DTr)와 동일한 구조의 스위칭 박막트랜지스터(미도시)가 형성된다. 이때, 상기 스위칭 박막트랜지스터(미도시)는 상기 구동 박막트랜지스터(DTr)와 게이트 배선(119) 및 데이터 배선(130)과 전기적으로 연결되며 형성되어 있으며, 상기 데이터 배선(130)은 상기 스위칭 박막트랜지스터(미도시)의 소스 전극(미도시)과 연결되고 있다.
다음, 상기 구동 및 스위칭 박막트랜지스터(DTr, 미도시) 위로는 상기 구동 박막트랜지스터(DTr)의 드레인 전극(136)을 노출시키는 드레인 콘택홀(143)을 갖는 보호층(140)이 형성되어 있다.
또한, 상기 보호층(140) 위로는 상기 구동 박막트랜지스터(DTr)의 드레인 전 극(136)과 상기 드레인 콘택홀(143)을 통해 접촉되며 각 화소영역(P) 별로 일함수 값이 비교적 크며 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 제 1 전극(147)이 형성되어 있다.
이때, 상기 제 1 전극(147)은 도시한 바와 같이 단일층 구조를 이룰 수도 있으며, 나아가 다중층 구조를 이룰 수도 있다. 상기 제 1 전극(147) 다중층 구조를 이룰 경우 상기 투명 도전성 물질 이외에 반사효율이 우수한 금속물질로서 하부층(미도시)이 더욱 구성되어 상기 하부층(미도시)에 의해 유기 발광층(155)으로 나온 빛을 반사시켜 상측으로 출사되도록 함으로써 휘도 특성을 향상시킬 수 있다.
한편, 본 발명의 실시예에 있어 특징적인 구성으로서 상기 보호층(140) 상부에는 각 화소영역(P)을 정의하는 게이트 배선(119) 또는 데이트 배선(130)에 대응하여 각 화소영역(P)별로 또는 이웃한 몇 개의 화소영역(P)별로 저저항 금속물질 예를 들면 알루미늄(Al), AlNd와 같은 알루미늄 합금(Al alloy), 구리(Cu), 구리합금 중 어느 하나로 아일랜드 형태로 제 1 폭을 갖는 금속패턴(148)이 일방향으로 형성되고 있다.
이때 상기 금속패턴(148)의 게이트 또는 데이터 배선(119, 130)의 폭방향으로 자른 단면 형태가 테이퍼 구조를 이루는 것이 특징이다.
또한, 상기 금속패턴(148)에 대응하여 게이트 또는 데이터 배선(119, 130)의 폭방향으로 자른 단면 형태가 단면 구조가 역테이퍼 형태를 가지며 상기 제 1 폭보다 큰 제 2 폭을 갖는 격벽(149)이 형성되고 있으며, 상기 제 1 폭을 갖는 상기 금속패턴(148)의 외측으로 상기 제 1 폭보다 큰 제 2 폭을 갖는 상기 격벽(149)의 양측 끝단이 노출되도록 형성되고 있으며, 이때, 상기 금속패턴(148)은 유기 발광 층(155)의 두께보다 더 두꺼운 두께를 갖도록 형성되는 것이 특징이다.
조금 더 상세히 상기 금속패턴(148)과 격벽(149)의 위치관계에 대해 설명한다. 설명의 편의를 위해 상기 금속패턴(148)의 서로 중첩하며 형성된 상기 격벽(149)과 금속패턴(148)이 그 중앙부를 기준으로 대칭적으로 형성되었다 가정한다. 이때, 상기 중앙부를 기준으로 상기 금속패턴(148)의 측단까지의 거리를 x, 상기 중앙부에서 상기 격벽(149)의 측단까지의 거리를 a라 정의하는 경우, 다음과 같은 식을 만족하도록 상기 금속패턴(148)과 격벽(149)이 형성되는 것이 특징이다.
Figure 112009078504085-pat00003
-----①
전술한 ①식을 마족하도록 상기 격벽(149)과 금속패턴(148)이 형성되는 경우, 그 상부에 유기 발광층(155)을 개재하여 형성되는 제 2 전극(158)이 상기 격벽(149)의 하부에서 각 화소영역(P)별로 상기 금속패턴(148)과 측면 접촉하도록 형성되게 된다.
한편, 상기 격벽(149)의 측단과 금속패턴(148)의 측단간의 최대 차이는 5㎛이하가 되는 것이 바람직하다. 이 보다 큰 경우 상기 격벽(149)과 금속패턴(148)이 상기 ①식을 만족한다 하더라도 증착하여 형성되는 특성 상 상기 제 2 전극(158)과 금속패턴(148)간의 접촉이 이루어지지 않을 수도 있기 때문이다.
다음, 전술한 바와 같이 단일층 또는 다중층 구조를 갖는 상기 제 1 전극(147)의 테두리를 덮으며 각 화소영역(P)의 경계에는 뱅크(150)가 형성되어 있다. 이때 상기 뱅크(150)는 상기 각 화소영역(P)의 경계 중 상기 금속패턴(148)과 상기 격벽(149)이 형성된 부분에 대응해서는 패터닝되어 제거됨으로써 상기 격벽(149)이 형성된 화소영역(P)의 경계 부분을 제외한 각 화소영역(P)의 경계에 형성되고 있는 것이 특징이다.
또한, 상기 뱅크(150)와 격벽(149)으로 둘러싸인 각 화소영역(P)에는 상기 제 1 전극(147) 위로 유기 발광층(155)이 형성되고 있다. 이때 상기 유기 발광층(155)은 상기 금속패턴(148)의 두께보다 얇은 두께를 갖는 것이 특징이다.
상기 유기 발광층(155)과 상기 뱅크(150) 및 격벽(149)의 상부에는 전면에 일함수 값이 비교적 낮은 금속물질 예를 들면 마그네슘 은 합금(Mg:Ag) 또는 알루미늄 마그네슘 합금(Al:Mg)이 수 십Å 내지 수 백Å정도의 두께를 가지며 표시영역 전면에 형성되고 있다.
이때 상기 제 2 전극(158)은 상기 금속패턴(148)의 측단과 각각 상기 격벽(149)의 하부에서 측면 접촉하고 있는 것이 특징이다.
유기 발광층(155)이 상기 제 2 전극(158)보다 먼저 형성되었지만, 상기 격벽(149)과 금속패턴(148)이 형성된 구조적 특성에 의해 상기 유기 발광층(155)의 상부에서 상기 제 2 전극(158)과 상기 금속패턴(148)이 측면 접촉하도록 형성되는 것이다.
한편, 각 화소영역(P) 내에 순차 적층된 상기 제 1 전극(147)과 상기 유기 발광층(155) 및 제 2 전극(158)은 유기전계 발광 다이오드(E)를 이루게 된다.
이때, 도면에 나타나지 않았지만, 상기 유기 발광층(165)은 유기 발광 물질로 이루어진 단일층으로 구성될 수도 있으며, 발광 효율을 높이기 위해 정공주입 층(hole injection layer), 정공수송층(hole transporting layer), 발광 물질층(emitting material layer), 전자수송층(electron transporting layer) 및 전자주입층(electron injection layer)의 다중층으로 구성될 수도 있다.
한편, 전술한 구성을 갖는 본 발명의 실시예에 따른 유기전계 발광소자의 경우, 저저항 금속물질로 이루어진 금속패턴(148)이 표시영역 내의 각 화소영역(P)에 구비되고 있으며, 이러한 금속패턴(148)과 각 화소영역(P) 별로 각각 접촉하도록 제 2 전극(158)이 표시영역 전면에 형성되고 있으므로, 상기 제 2 전극(158)의 내부 면 저항을 저감시키게 된다.
따라서 상기 제 2 전극(158)의 투명성 유지를 위해 매우 얇은 두께인 수십 내지 수백Å정도의 두께를 갖도록 형성해도 표시영역 내에 각 화소영역(P)의 경계에 선택적으로 저저항 금속물질로 이루어진 금속패턴(148)에 의해 내부 저항이 감소됨으로써 구동 전압을 증가시킨다던가, 구동 박막트랜지스터(DTr)의 특성을 저하시키는 등의 문제는 억제될 수 있다.
도 7a 내지 도 7c는 본 발명의 실시예의 제 1 내지 제 3 변형예에 따른 유기전계 발광 소자의 일부 화소영역에 있어 그 경계 부분에 형성된 구성요소를 나타낸 평면도이다. 이때, 모든 구성요소는 전술한 실시예와 동일하며, 격벽의 형태와 금속패턴의 형태만이 차이가 있으므로 상기 실시예와 차별적인 부분만을 설명한다. 이때 동일한 구성요소에 대해서는 동일한 도면부호를 부여하였다.
우선, 도 7a를 참조하면, 제 1 변형예로서 실시예의 화소영역별 또는 이웃한 다수의 화소영역별로 형성된 금속패턴을 대신하여 상기 게이트 또는 데이터 배선(alehtl)과 중첩하며 표시영역내에서 일방향으로 끊김없이 저저항 금속물질 예를 들면 알루미늄(Al), AlNd와 같은 알루미늄 합금(Al alloy), 구리(Cu), 구리합금 중 어느 하나로 상기 게이트 또는 데이터 배선(미도시)과 동일한 배선형태를 가지며 금속라인(151)이 형성되어 있으며, 상기 금속라인(151) 위로 상기 표시영역내에서 일방향으로 끊김없이 격벽(149)이 형성되어 있는 것이 특징이다.
이때, 상기 금속라인(151)과 상기 격벽(149)의 그 폭방향으로 자른 단면 형태는 실시예와 동일하게 각각 테이퍼 구조와 역테이퍼 구조를 가지며, 이때 상기 금속라인(151)과 격벽(149)도 전술한 ①식을 만족하도록 형성되고 있으며, 상기 금속라인(151)의 경우 유기 발광층(미도시)의 두께보다 더 두꺼운 두께를 가지며 형성되고 있는 것이 특징이다.
또한, 제 2 변형예로서 도 7b와 도 7b를 절단선 Ⅷ-Ⅷ을 따라 절단한 도 8을 참조하면, 상기 격벽(149(149a, 149b))은 상기 금속패턴(148) 상에 서로 이격하는 형태로 이중의 댐을 이루는 형태로 형성되고 있는 것이 특징이다. 이 경우, 이중 댐(149a, 149b) 형태를 갖는 상기 각 격벽(149a, 149b)의 중앙부를 기준으로 이의 측단까지의 수평거리를 b, 상기 각 격벽(149a, 149b)의 중앙부를 기준으로 상기 금속패턴(148)의 측단까지의 거리를 y라 정의할 때,
Figure 112009078504085-pat00004
-----②
를 만족하도록 상기 이중 댐 형태의 격벽(149a, 149b)과 금속패턴(148)이 형성되고 있는 것이 특징이다. 이때, 상기 금속패턴(148)의 측단과 이에 대응하는 격 벽(149a, 149b)의 측단간의 차이는 5㎛ 이하가 되는 것이 특징이다.
이러한 구성을 갖는 제 2 변형예에 따른 특징은 전술한 제 1 변형예에도 적용될 수 있다. 즉, 도 7c를 참조하면 제 3 변형예로서 표시영역에서 일방향으로 끊김없이 형성된 금속라인(151) 상에 이중 댐 형태를 갖는 격벽(149a, 149b)이 형성될 수도 있으며, 이러한 금속라인(151)과 이중 댐 형태의 격벽(149a, 149b)은 전술한 ②식을 만족하도록 형성되는 것이 특징이다. 이때, 상기 금속라인(151)의 측단과 이에 대응하는 격벽(149a, 149b)의 측단간의 차이는 5㎛ 이하가 되는 것이 특징이다.
도 1은 일반적인 액티브 매트릭스형 유기전계 발광소자의 한 화소에 대한 회로도.
도 2는 종래의 상부발광 방식 유기전계 발광소자에 대한 개략적인 단면도.
도 3은 상기 도 2에 도시한 상부발광 방식 유기전계 발광소자의 구동 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도.
도 4는 본 발명의 실시예에 따른 상부발광 방식 유기전계 발광 소자에 있어 일부 화소영역에 있어 그 경계 부분에 형성된 구성요소를 나타낸 평면도.
도 5는 본 발명의 실시예에 따른 상부발광 방식 유기전계 발광소자의 일부를 도시한 것으로써 구동 박막트랜지스터 및 유기전계발광 다이오드를 포함하는 하나의 화소영역에 대한 단면도.
도 6은 도 4를 절단선 Ⅵ-Ⅵ을 따라 절단한 부분에 대한 단면도.
도 7a 내지 도 7c는 본 발명의 실시예의 제 1 내지 제 3 변형예에 따른 유기전계 발광 소자의 일부 화소영역에 있어 그 경계 부분에 형성된 구성요소를 나타낸 평면도.
도 8은 도 7b를 절단선 Ⅷ-Ⅷ을 따라 절단한 부분에 대한 단면도.
<도면의 주요부분에 대한 부호의 설명〉
101 : 제 1 기판 116 : 게이트 절연막
119 : 게이트 배선 123 : 층간절연막
130 : 데이터 배선 140 : 보호층
147 : 제 1 전극 148 : 금속패턴
149 : 격벽 150 : 뱅크
155 : 유기 발광층 158 : 제 2 전극
a : 격벽의 중앙부에서 그 측단까지의 수평 거리
E : 유기전계 발광 다이오드
P : 화소영역
x : 금속패턴의 중앙부에서 그 측단까지의 수평거리

Claims (9)

  1. 화소영역이 정의된 기판 상의 상기 화소영역의 경계에 절연층을 개재하여 서로 교차하는 게이트 및 데이터 배선과;
    상기 화소영역 내에 위치하며 상기 게이트 및 데이터 배선과 연결되는 스위칭 박막트랜지스터 및 상기 스위칭 박막트랜지스터와 연결되는 구동 박막트랜지스터와;
    상기 스위칭 및 구동 박막트랜지스터를 덮으며 상기 구동 박막트랜지스터의 드레인 전극을 노출시키는 보호층과;
    상기 보호층 위로 상기 구동 박막트랜지스터의 드레인 전극과 접촉하는제 1 전극과;
    상기 제 1 전극과 이격하며, 상기 화소영역 이외의 상기 화소영역의 경계에 상기 게이트 배선 또는 데이터 배선과 중첩하며 나란하게 연장하며 저저항 금속물질로 이루어진 금속패턴과;
    상기 금속패턴 상부에 역테이퍼 구조를 가지며 이와 나란하게 위치하는 격벽과;
    상기 격벽이 위치하는 부분을 제외한 상기 화소영역의 경계에 테이퍼 구조를 가지며 상기 제 1 전극의 테두리와 중첩하는 뱅크와;
    상기 뱅크 내측으로 상기 제 1 전극 상부에 위치하는 유기 발광층과;
    상기 유기 발광층 및 상기 뱅크 상부로 표시영역 전면에 상기 격벽의 하부에서 상기 금속패턴과 접촉하는 제 2 전극
    을 포함하는 상부발광 방식 유기전계 발광소자.
  2. 제 1 항에 있어서,
    상기 금속패턴은 상기 각 화소영역의 경계 별로 위치하거나, 이웃하는 다수의 상기 화소영역의 경계 별로 위치하거나, 상기 화소영역 경계의 표시영역 전면에 배선 형태로 위치하는 상부발광 방식 유기전계 발광소자.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 금속패턴은 제 1 폭을 가지며, 상기 격벽은 상기 제 1 폭과 같거나 이보다 큰 제 2 폭을 가지며, 상기 금속패턴 및 상기 격벽의 중앙을 기준으로 각각 상기 격벽의 측단까지의 거리 a, 상기 금속패턴의 측단까지의 거리를 x라 하였을 경우,
    Figure 112016039354296-pat00017
    를 만족하도록 상기 격벽 및 상기 금속패턴이 형성되며, 상기 격벽의 측단으로부터 상기 금속패턴의 측단 간의 수평거리는 5㎛이하의 차이를 갖는 상부발광 방식 유기전계 발광소자.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 격벽은 상기 금속패턴 상부에 단일댐 형태로 이루어지거나 또는 상기 금속패턴 상부에서 이격하며 이중 댐 형태인 상부발광 방식 유기전계 발광소자.
  5. 제 4 항에 있어서
    상기 이중 댐 형태를 갖는 격벽 각각의 중앙을 기준으로 격벽 간 서로 마주하는 일측단 이외의 타측단까지의 거리 b, 상기 격벽 각각의 중앙을 기준으로 이들 격벽과 인접하는 상기 금속패턴의 측단까지의 거리를 y라 하였을 경우,
    Figure 112016039354296-pat00018
    를 만족하도록 상기 이중 댐형태의 격벽 및 금속패턴이 위치하며, 상기 격벽 각각의 타측단으로부터 이와 인접한 상기 금속패턴의 측단간의 수평거리는 5㎛이하의 차이를 갖는 상부발광 방식 유기전계 발광소자.
  6. 제 1 항 또는 제 2 항에 있어서
    상기 금속패턴은 저저항 금속물질인 알루미늄(Al), 알루미늄 합금(Al alloy), 구리(Cu), 구리합금 중 어느 하나로 이루어진 상부발광 방식 유기전계 발광소자.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 금속패턴은 상기 유기 발광층보다 더 두꺼운 두께를 가져, 상기 제 2 전극과 상기 금속패턴은 측면 접촉하는 상부발광 방식 유기전계 발광소자.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 전극은 마그네슘 은 합금(Mg:Ag) 또는 알루미늄 마그네슘 합금(Al:Mg)으로 이루어지는 상부발광 방식 유기전계 발광소자.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 절연층 상부에는 상기 구동 박막트랜지스터와 연결되며 상기 데이터 배선과 나란하게 전원배선이 위치하는 상부발광 방식 유기전계 발광소자.
KR1020090126893A 2009-12-18 2009-12-18 상부발광 방식 유기전계 발광소자 KR101622563B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090126893A KR101622563B1 (ko) 2009-12-18 2009-12-18 상부발광 방식 유기전계 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090126893A KR101622563B1 (ko) 2009-12-18 2009-12-18 상부발광 방식 유기전계 발광소자

Publications (2)

Publication Number Publication Date
KR20110070170A KR20110070170A (ko) 2011-06-24
KR101622563B1 true KR101622563B1 (ko) 2016-05-19

Family

ID=44401731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090126893A KR101622563B1 (ko) 2009-12-18 2009-12-18 상부발광 방식 유기전계 발광소자

Country Status (1)

Country Link
KR (1) KR101622563B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6302552B2 (ja) 2013-09-30 2018-03-28 エルジー ディスプレイ カンパニー リミテッド 有機発光素子
CN105453297B (zh) * 2013-09-30 2018-04-06 乐金显示有限公司 层压体及其制造方法
KR102113179B1 (ko) * 2013-10-14 2020-05-21 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR20150135722A (ko) 2014-05-23 2015-12-03 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102656232B1 (ko) * 2016-08-31 2024-04-09 엘지디스플레이 주식회사 유기 발광 어레이 및 이를 이용한 유기 발광 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929167B1 (ko) * 2009-08-28 2009-12-01 윤근천 유기전계발광 표시소자 및 그 제조방법
JP2009283304A (ja) * 2008-05-22 2009-12-03 Seiko Epson Corp 発光装置及びその製造方法、並びに電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283304A (ja) * 2008-05-22 2009-12-03 Seiko Epson Corp 発光装置及びその製造方法、並びに電子機器
KR100929167B1 (ko) * 2009-08-28 2009-12-01 윤근천 유기전계발광 표시소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20110070170A (ko) 2011-06-24

Similar Documents

Publication Publication Date Title
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
US11552151B2 (en) Display device and method for manufacturing display device
KR102142481B1 (ko) 유기전계 발광소자
KR101961190B1 (ko) 유기전압 발광소자 및 이의 제조방법
JP4365364B2 (ja) 有機電界発光素子およびその製造方法
KR101305377B1 (ko) 상부발광 방식 유기전계 발광소자 및 그 제조 방법
KR20150059478A (ko) 유기전계 발광소자
KR101672908B1 (ko) 상부발광 방식 유기전계 발광소자
US11605681B2 (en) Electroluminescent display device
US11903235B2 (en) Transparent display device
KR20190091395A (ko) 유기 발광 표시 장치
KR101622563B1 (ko) 상부발광 방식 유기전계 발광소자
KR101820166B1 (ko) 화이트 유기발광다이오드 표시소자 및 그 제조방법
US11839108B2 (en) Transparent display device
KR102407538B1 (ko) 유기발광다이오드 표시장치 및 그 제조 방법
KR20210018591A (ko) 표시 장치
US11296153B2 (en) OLED pixel structure and OLED display panel
KR101717075B1 (ko) 유기전기발광소자
JP2008218330A (ja) 有機ｅｌ表示装置
CN114242749A (zh) 显示装置
KR20080060827A (ko) 유기 발광 소자
KR20130018009A (ko) 유기전계 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 4