KR20190091395A - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR20190091395A
KR20190091395A KR1020180010164A KR20180010164A KR20190091395A KR 20190091395 A KR20190091395 A KR 20190091395A KR 1020180010164 A KR1020180010164 A KR 1020180010164A KR 20180010164 A KR20180010164 A KR 20180010164A KR 20190091395 A KR20190091395 A KR 20190091395A
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
disposed
trench
substrate
Prior art date
Application number
KR1020180010164A
Other languages
English (en)
Other versions
KR102523340B1 (ko
Inventor
김태영
김희진
박종우
조대연
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180010164A priority Critical patent/KR102523340B1/ko
Priority to US16/174,486 priority patent/US10553660B2/en
Priority to CN201910070185.6A priority patent/CN110085627A/zh
Publication of KR20190091395A publication Critical patent/KR20190091395A/ko
Application granted granted Critical
Publication of KR102523340B1 publication Critical patent/KR102523340B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H01L27/3211—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L27/3248—
    • H01L27/3258—
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H01L51/5203—
    • H01L51/5237—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/87—Arrangements for heating or cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8794—Arrangements for heating and cooling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Abstract

유기 발광 표시 장치는 복수의 서브 화소 영역들을 포함하는 표시 영역을 갖는 기판, 기판 상의 서브 화소 영역들 각각에 배치되는 구동 및 스위칭 트랜지스터들, 기판 상에 배치되고, 서브 화소 영역들에 배치된 구동 트랜지스터들 각각을 둘러싸는 트랜치를 포함하는 절연층 구조물 및 절연층 구조물 상의 서브 화소 영역들 각각에 배치되는 서브 화소 구조물을 포함할 수 있다. 이에 따라, 구동 트랜지스터들에서 발생된 열이 제1 절연층 패턴으로부터 제2 절연층 배턴으로 전달되는 것을 상대적으로 감소시킬 수 있고, 구동 트랜지스터로부터 발생된 열에 의해 인접한 서브 화소 영역들에 배치된 트랜지스터들이 열화되는 것을 방지할 수 있다.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 유기 발광 표시 장치에 관한 것이다.
평판 표시 장치는 경량 및 박형 등의 특성으로 인하여, 음극선관 표시 장치를 대체하는 표시 장치로써 사용되고 있다. 이러한 평판 표시 장치의 대표적인 예로서 액정 표시 장치와 유기 발광 표시 장치가 있다.
유기 발광 표시 장치는 복수의 트랜지스터들(예를 들어, 구동 트랜지스터들 및 스위칭 트랜지스터들), 복수의 커패시터들, 복수의 서브 화소 구조물 등을 포함할 수 있고, 유기발광 표시 장치에 포함된 하부 기판과 상부 기판을 플렉서블한 재료로 구성하여, 유기 발광 표시 장치의 일부가 벤딩 또는 폴딩될 수 있는 플렉서블 유기 발광 표시 장치가 개발되고 있다. 이러한 유기 발광 표시 장치의 특정 부분이 고휘도로 구동되는 경우, 상기 특정 부분에 배치된 구동 트랜지스터에서 열이 발생될 수 있고, 상기 열에 의해 상기 특정 부분과 인접한 부분에 배치된 트랜지스터들이 열화될 수 있다. 또한, 유기 발광 표시 장치의 하부 기판이 폴리이미드 기판으로 구성되는 경우, 상기 폴리이미드 기판은 유리 기판보다 상대적으로 많은 전하들을 포함하기 때문에 상기 전하들이 상기 트랜지스터들의 구동을 방해하는 문제점이 발생될 수 있다.
본 발명의 목적은 유기 발광 표시 장치를 제공하는 것이다.
그러나, 본 발명이 상술한 목적에 의해 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치는 복수의 서브 화소 영역들을 포함하는 표시 영역을 갖는 기판, 상기 기판 상의 서브 화소 영역들 각각에 배치되는 구동 및 스위칭 트랜지스터들, 상기 기판 상에 배치되고, 상기 서브 화소 영역들에 배치된 상기 구동 트랜지스터들 각각을 둘러싸는 트랜치를 포함하는 절연층 구조물 및 상기 절연층 구조물 상의 상기 서브 화소 영역들 각각에 배치되는 서브 화소 구조물을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 트랜치의 내측에는 상기 구동 트랜지스터가 배치되고, 상기 트랜치의 외측에는 상기 스위칭 트랜지스터가 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 절연층 구조물은 상기 트랜치의 내측에 배치되는 제1 절연층 패턴 및 상기 트랜치의 외측에 배치되는 제2 절연층 패턴을 포함하고, 상기 제1 절연층 패턴과 상기 제2 절연층 패턴은 상기 트랜치에 의해 이격될 수 있다.
예시적인 실시예들에 있어서, 상기 트랜치는 상기 구동 트랜지스터의 외곽의 프로파일을 따라 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 트랜치는 상기 기판의 상면을 노출시킬 수 있다.
예시적인 실시예들에 있어서, 상기 구동 및 스위칭 트랜지스터들 및 상기 절연층 구조물 상에 배치되는 평탄화층을 더 포함하고, 상기 평탄화층은 상기 트랜치를 채우며 상기 기판의 상면과 접촉할 수 있다.
예시적인 실시예들에 있어서, 상기 평탄화층의 열전도도는 상기 절연층 구조물의 전도도보다 작을 수 있다.
예시적인 실시예들에 있어서, 상기 절연층 구조물은 상기 기판 상에 배치되고, 상기 구동 트랜지스터들 각각을 둘러싸는 제1 개구를 갖는 버퍼층, 상기 버퍼층 상에 배치되고, 상기 제1 개구와 중첩하며, 상기 구동 트랜지스터들 각각을 둘러싸는 제2 개구를 갖는 게이트 절연층 및 상기 게이트 절연층 상에 배치되고, 상기 제2 개구와 중첩하며, 상기 구동 트랜지스터들 각각을 둘러싸는 제3 개구를 갖는 층간 절연층을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 기판 상의 상기 서브 화소 영역들 중 하나의 서브 화소 영역에 위치하는 상기 제1, 제2 및 제3 개구들이 상기 하나의 서브 화소 영역에 위치하는 트랜치로 정의될 수 있다.
예시적인 실시예들에 있어서, 상기 복수의 서브 화소 영역들은 제1 내지 제M(단, M은 1 이상의 정수) 서브 화소 영역들을 포함하고, 상기 구동 트랜지스터들은 상기 제1 내지 제M 서브 화소 영역들 각각에 배치되는 제1 내지 제N(단, N은 1 이상의 정수) 구동 트랜지스터들을 포함하며, 상기 트랜치들은 상기 제1 내지 제N 구동 트랜지스터들 각각을 둘러싸는 제1 내지 제L(단, L은 1 이상의 정수) 트랜치들을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 내지 제M 서브 화소 영역들 중 제K(단, K는 1 이상 M 이하의 정수) 서브 화소 영역에 상기 제1 내지 제N 구동 트랜지스터들 중 제J(단, J는 1 이상 N 이하의 정수) 구동 트랜지스터가 배치되고, 상기 제1 내지 제L 트랜치들 중 제I(단, I는 1 이상 L 이하의 정수) 트랜치가 상기 제J 구동 트랜지스터를 둘러쌀 수 있다.
예시적인 실시예들에 있어서, 상기 절연층 구조물은 상기 기판 상의 서브 화소 영역들 각각의 경계를 따라 위치하는 제1 외곽 트랜치를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 외곽 트랜치들은 서로 중첩하지 않고, 서로 이격되어 위치할 수 있다.
예시적인 실시예들에 있어서, 상기 복수의 서브 화소 영역들은 제1 내지 제M(단, M은 1 이상의 정수) 서브 화소 영역들을 포함하고, 상기 제1 내지 제M 서브 화소 영역들 중 제K-1, 제K 및 제K+1(단, K는 1 이상 M 이하의 정수) 서브 화소 영역들이 제H(단, H는 1 이상 M/3 이하의 정수) 화소 영역으로 정의되고, 상기 절연층 구조물은 상기 화소 영역들 각각의 경계를 따라 위치하는 제2 외곽 트랜치들을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 외곽 트랜치들은 서로 중첩하지 않고, 서로 이격되어 위치할 수 있다.
예시적인 실시예들에 있어서, 상기 기판은 제1 유기층, 상기 제1 유기층 상에 배치되는 제1 베리어층, 상기 제1 베리어층 상에 배치되는 제2 유기층 및 상기 제2 유기층 상에 배치되는 제2 베리어층을 포함하고, 상기 트랜치와 중첩하여 위치하는 상기 제2 베리어층의 상면이 상기 트랜치에 의해 노출될 수 있다.
예시적인 실시예들에 있어서, 상기 제2 유기층과 상기 제2 베리어층 사이에 개재되는 도전층을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 서브 화소 구조물은 상기 절연층 구조물 상에 배치되는 하부 전극, 상기 하부 전극 상에 배치되는 발광층 및 상기 발광층 상에 배치되는 상부 전극을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 서브 화소 구조물 상에 배치되는 박막 봉지 구조물을 더 포함하고, 상기 기판과 상기 박막 봉지 구조물은 가요성을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 박막 봉지 구조물은 상기 서브 화소 구조물 상에 배치되고, 무기 물질을 포함하는 제1 박막 봉지층, 상기 제1 박막 봉지층 상에 배치되고, 유기 물질을 포함하는 제2 박막 봉지층 및 상기 제2 박막 봉지층 상에 배치되고, 상기 무기 물질을 포함하는 제3 박막 봉지층을 포함할 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치는 구동 트랜지스터를 둘러싸는 트랜치 및 트랜치를 채우며 상대적으로 낮은 열전도도를 갖는 평탄화층을 포함함으로써, 구동 트랜지스터들에서 발생된 열이 제1 절연층 패턴으로부터 제2 절연층 배턴으로 전달되는 것을 상대적으로 감소시킬 수 있다. 이에 따라, 구동 트랜지스터로부터 발생된 열에 의해 인접한 서브 화소 영역들에 배치된 트랜지스터들이 열화되는 것을 방지할 수 있다.
다만, 본 발명의 효과가 상술한 효과로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 유기 발광 표시 장치에 포함된 트랜치를 설명하기 위한 평면도이다.
도 3은 도 1의 I-I'라인을 따라 절단한 단면도이다.
도 4 내지 도 9는 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법을 나타내는 단면도들이다.
도 10은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 평면도이다.
도 11은 도 10의 II-II'라인을 따라 절단한 단면도이다.
도 12는 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 평면도이다.
도 13은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치들 및 유기 발광 표시 장치의 제조 방법에 대하여 상세하게 설명한다. 첨부한 도면들에 있어서, 동일하거나 유사한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 평면도이고, 도 2는 도 1의 유기 발광 표시 장치에 포함된 트랜치를 설명하기 위한 평면도이다.
도 1 및 도 2를 참조하면, 유기 발광 표시 장치(100)는 복수의 화소 영역들(40) 및 복수의 서브 화소 영역들(10, 20, 30)을 포함하는 표시 영역(50)을 가질 수 있다. 여기서, 화소 영역들(40)은 유기 발광 표시 장치(100)의 상면에 평행한 제1 방향(D1) 및 제1 방향(D1)과 직교하는 제2 방향(D2)을 따라 표시 영역(50)에서 전체적으로 배열될 수 있다. 또한, 복수의 화소 영역들(40) 각각은 서브 화소 영역들(10, 20, 30)을 포함할 수 있고, 3개의 서브 화소 영역들이 하나의 화소 영역(40)으로 정의될 수 있다.
다시 말하면, 복수의 서브 화소 영역들은 제1 내지 제M(단, M은 1 이상의 정수) 서브 화소 영역들을 포함할 수 있고, 상기 제1 내지 제M 서브 화소 영역들 중 제K-1, 제K 및 제K+1(단, K는 1 이상 M 이하의 정수) 서브 화소 영역들이 제H(단, H는 1 이상 M/3 이하의 정수) 화소 영역으로 정의될 수 있다.
다만, 본 발명의 하나의 화소 영역(40)이 3개의 서브 화소 영역들을 포함하는 것으로 설명하였지만, 본 발명의 구성이 이에 한정되는 것은 아니며, 상기 하나의 화소 영역(40)은 2개의 서브 화소 영역들 또는 적어도 4개의 서브 화소 영역들을 포함할 수도 있다.
서브 화소 영역들(10, 20, 30)에는 서브 화소 구조물들(예를 들어, 도 3의 서브 화소 구조물(200))이 각기 배치될 수 있다. 예를 들면, 서브 화소 영역(10)에 배치된 서브 화소 구조물은 적색 광을 방출할 수 있고, 서브 화소 영역(20)에 배치된 서브 화소 구조물은 녹색 광을 방출할 수 있으며, 서브 화소 영역(30)에 배치된 서브 화소 구조물은 청색 광을 방출할 수 있다. 한편, 표시 영역(50) 중 서브 화소 영역들(10, 20, 30)을 제외한 나머지 부분에는 배선들이 배치될 수 있다. 예를 들면, 상기 배선들은 데이터 신호 배선들, 스캔 신호 배선들, 발광 신호 배선들, 초기화 신호 배선들, 전원 전압 배선들 등을 포함할 수 있다.
또한, 복수의 서브 화소 영역들(10, 20, 30) 각각에는 적어도 하나의 구동 트랜지스터(250) 및 적어도 하나의 스위칭 트랜지스터(255)가 배치될 수 있다. 예시적인 실시예들에 있어서, 서브 화소 영역들(10, 20, 30) 각각에 구동 트랜지스터(250)를 둘러싸는 트랜치(305)가 형성될 수 있다. 예를 들면, 도 2에 도시된 바와 같이 서브 화소 영역(10)에서 구동 트랜지스터(250)의 외곽의 프로파일을 따라 트랜치(305)가 형성될 수 있다.
다시 말하면, 복수의 서브 화소 영역들은 제1 내지 제M(단, M은 1 이상의 정수) 서브 화소 영역들을 포함할 수 있고, 구동 트랜지스터들은 상기 제1 내지 제M 서브 화소 영역들 각각에 배치되는 제1 내지 제N(단, N은 1 이상의 정수) 구동 트랜지스터들을 포함할 수 있으며, 상기 트랜치들은 상기 제1 내지 제N 구동 트랜지스터들 각각을 둘러싸는 제1 내지 제L(단, L은 1 이상의 정수) 트랜치들을 포함할 수 있다. 여기서, 상기 제1 내지 제M 서브 화소 영역들 중 제K(단, K는 1 이상 M 이하의 정수) 서브 화소 영역에 상기 제1 내지 제N 구동 트랜지스터들 중 제J(단, J는 1 이상 N 이하의 정수) 구동 트랜지스터가 배치될 수 있고, 상기 제1 내지 제L 트랜치들 중 제I(단, I는 1 이상 L 이하의 정수) 트랜치가 상기 제J 구동 트랜지스터를 둘러쌀 수 있다.
다만, 본 발명의 서브 화소 영역들(10, 20, 30), 화소 영역(40), 표시 영역(50), 구동 트랜지스터(250), 스위칭 트랜지스터(255) 및 트랜치(305)각각의 형상이 사각형의 평면 형상을 갖는 것으로 설명하였지만, 상기 형상이 이에 한정되는 것은 아니다. 예를 들면, 서브 화소 영역들(10, 20, 30), 화소 영역(40), 표시 영역(50), 구동 트랜지스터(250), 스위칭 트랜지스터(255) 및 트랜치(305)각각의 형상은 삼각형의 평면 형상, 마름모의 평면 형상, 다각형의 평면 형상, 원형의 평면 형상, 트랙형의 평면 형상 또는 타원형의 평면 형상을 가질 수도 있다.
또한, 유기 발광 표시 장치(100)가 구동 트랜지스터(250)를 둘러싸는 트랜치(305)를 갖는 것으로 설명하였지만 본 발명의 구성이 그것에 한정되는 것은 아니다. 예를 들면, 유기 발광 표시 장치(100)는 구동 트랜지스터(250)를 둘러싸는 복수의 그루브들을 포함할 수도 있다. 상기 그루브들은 구동 트랜지스터(250)를 둘러싸며 서로 이격되어 배치될 수 있다. 한편, 상기 그루브들이 서로 중첩하여 형성되어 상기 그루브들은 일체로 형성될 수 있다. 이러한 경우, 구동 트랜지스터(250)의 외곽의 프로파일을 따라 형성된 상기 중첩된 그루브들은 트랜치(305)로 정의될 수 있다.
서브 화소 영역(10)에 위치하는 트랜치(305)는 구동 트랜지스터(250)로부터 발생되는 열이 서브 화소 영역(10)에 배치된 스위칭 트랜지스터(255) 또는 인접한 서브 화소 영역들에 배치되는 구동 트랜지스터(250) 및 스위칭 트랜지스터(255)에 전달되는 것을 방지할 수 있다. 예시적인 실시예들에 있어서, 유기 발광 표시 장치(100)가 구동 트랜지스터(250)를 둘러싸는 트랜치(305)를 포함함으로써 구동 트랜지스터(250)로부터 발생된 열이 인접한 트랜지스터들에게 전달되지 않을 수 있고, 구동 트랜지스터(250)로부터 발생된 열에 의해 인접한 트랜지스터들이 열화되는 것을 방지할 수 있다.
도 3은 도 1의 I-I'라인을 따라 절단한 단면도이다.
도 3을 참조하면, 유기 발광 표시 장치(100)는 기판(110), 버퍼층(115), 게이트 절연층(150), 층간 절연층(190), 구동 트랜지스터(250), 스위칭 트랜지스터(255), 트랜치(305), 평탄화층(270), 화소 정의막(310), 서브 화소 구조물(200), 박막 봉지 구조물(450) 등을 포함할 수 있다. 여기서, 구동 트랜지스터(250)는 제1 액티브층(130), 제1 게이트 전극(170), 제1 소스 전극(210) 및 제1 드레인 전극(230)을 포함할 수 있고, 스위칭 트랜지스터(255)는 제2 액티브층(135), 제2 게이트 전극(175), 제2 소스 전극(215) 및 제2 드레인 전극(235)을 포함할 수 있다. 또한, 서브 화소 구조물(200)은 하부 전극(290), 발광층(330) 및 상부 전극(340)을 포함할 수 있고, 박막 봉지 구조물(450)은 제1 박막 봉지층(451), 제2 박막 봉지층(452) 및 제3 박막 봉지층(453)을 포함할 수 있다. 더욱이, 버퍼층(115), 게이트 절연층(150) 및 층간 절연층(190)이 절연층 구조물(300)로 정의될 수 있고, 절연층 구조물(300)은 트랜치(305)의 내측에 배치되는 제1 절연층 패턴(300A) 및 트랜치(305)의 외측에 배치되는 제2 절연층 배턴(300B)을 포함할 수 있다.
투명한 또는 불투명한 재료를 포함하는 기판(110)이 제공될 수 있다. 기판(110)은 연성을 갖는 투명 수지 기판으로 이루어질 수 있다. 예시적인 실시예들에 있어서, 기판(110)은 제1 유기층, 제1 베리어층, 제2 유기층 및 제2 베리어층이 순서대로 적층되는 구성을 가질 수 있다. 상기 제1 베리어층 및 상기 제2 베리어층은 무기 물질을 포함할 수 있다. 또한, 상기 제1 유기층 및 상기 제2 유기층은 유기 물질을 포함할 수 있다. 예를 들면, 상기 제1 및 제2 베리어층들 각각은 실리콘 산화물을 포함할 수 있고, 상기 제1 및 제2 유기층들을 통해 침투하는 수분을 차단할 수 있다. 더욱이, 상기 제1 및 제2 유기층들 각각은 유기 발광 표시 장치(100)가 가요성을 갖도록 폴리이미드계 수지를 포함할 수 있다.
기판(110)이 얇고 연성을 갖기 때문에, 기판(110)은 구동 트랜지스터(250), 스위칭 트랜지스터(255) 및 서브 화소 구조물(200)의 형성을 지원하기 위해 단단한 유리 상에 형성될 수 있다. 예를 들면, 상기 제2 베리어층 상에 버퍼층(115)을 배치한 후, 버퍼층(115) 상에 구동 트랜지스터(250), 스위칭 트랜지스터(255) 및 서브 화소 구조물(200)을 형성할 수 있다. 이러한 구동 트랜지스터(250), 스위칭 트랜지스터(255) 및 서브 화소 구조물(200)의 형성 후, 상기 유리 기판은 제거될 수 있다. 다시 말하면, 기판(110)의 플렉서블한 물성 때문에, 기판(110) 상에 구동 트랜지스터(250), 스위칭 트랜지스터(255) 및 서브 화소 구조물(200)을 직접 형성하기 어려울 수 있다. 이러한 점을 고려하여, 경질의 유리 기판을 이용하여 구동 트랜지스터(250), 스위칭 트랜지스터(255) 및 서브 화소 구조물(200)을 형성한 다음, 상기 유리 기판을 제거함으로써, 상기 제1 유기층, 상기 제1 베리어층, 상기 제2 유기층 및 상기 제2 베리어층이 기판(110)으로 이용될 수 있다. 선택적으로, 기판(110)은 석영 기판, 합성 석영(synthetic quartz) 기판, 불화칼슘(calcium fluoride) 기판, 불소가 도핑된 석영(F-doped quartz) 기판, 소다라임(sodalime) 유리 기판, 무알칼리(non-alkali) 유리 기판 등을 포함할 수도 있다.
다만, 기판(110)이 4개의 층들을 갖는 것으로 설명하였으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 다른 예시적인 실시예들에 있어서, 기판(110)은 단일층 또는 복수의 층들로 구성될 수도 있다.
기판(110) 상에 버퍼층(115)이 배치될 수 있다. 예시적인 실시예들에 있어서, 버퍼층(115)은 구동 트랜지스터(250)를 둘러싸는 제1 개구를 가질 수 있다. 버퍼층(115)은 기판(110)으로부터 금속 원자들이나 불순물들이 구동 트랜지스터(250), 스위칭 트랜지스터(255) 및 서브 화소 구조물(200)로 확산되는 현상을 방지할 수 있으며, 제1 액티브층(130) 및 제2 액티브층(135)을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 제1 및 제2 액티브층들(130, 135)을 수득하게 할 수 있다. 또한, 버퍼층(115)은 기판(110)의 표면이 균일하지 않을 경우, 기판(110)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 기판(110)의 유형에 따라 기판(110) 상에 두 개 이상의 버퍼층이 제공될 수 있거나 상기 버퍼층이 배치되지 않을 수 있다. 예를 들면, 버퍼층(115)은 유기 물질 또는 무기 물질을 포함할 수 있다.
제1 액티브층(130) 및 제2 액티브층(135)이 버퍼층(115) 상에 배치될 수 있다. 제1 및 제2 액티브층들(130, 135)은 서로 이격하여 배치될 수 있다. 예시적인 실시예들에 있어서, 제1 액티브층(130)은 트랜치(305)의 내측에 위치할 수 있고, 제2 액티브층(135)은 트랜치(305)의 외측에 배치될 수 있다. 제1 및 제2 액티브층들(130, 135) 각각은 산화물 반도체, 무기물 반도체(예를 들면, 아몰퍼스 실리콘(amorphous silicon), 폴리 실리콘(poly silicon)) 또는 유기물 반도체 등을 포함할 수 있다.
제1 및 제2 액티브층들(130, 135) 및 버퍼층(115) 상에는 게이트 절연층(150)이 배치될 수 있다. 예시적인 실시예들에 있어서, 게이트 절연층(150)은 구동 트랜지스터(250)를 둘러싸는 제2 개구를 가질 수 있고, 상기 제2 개구는 상기 제1 개구와 중첩할 수 있다. 게이트 절연층(150)은 버퍼층(115) 상에서 제1 및 제2 액티브층들(130, 135)을 덮을 수 있으며, 버퍼층(115) 상에 전체적으로 배치될 수 있다. 예를 들면, 게이트 절연층(150)은 버퍼층(115) 상에서 제1 및 제2 액티브층들(130, 135)을 충분히 덮을 수 있으며, 제1 및 제2 액티브층들(130, 135)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 게이트 절연층(150)은 버퍼층(115) 상에서 제1 및 제2 액티브층들(130, 135)을 덮으며, 균일한 두께로 제1 및 제2 액티브층들(130, 135)의 프로파일을 따라 배치될 수 있다. 게이트 절연층(150)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 게이트 절연층(150)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy), 실리콘 산탄화물(SiOxCy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 탄탈륨 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx) 등으로 구성될 수 있다.
제1 게이트 전극(170) 및 제2 게이트 전극(175)은 게이트 절연층(150) 상에서 서로 이격되어 배치될 수 있다. 예시적인 실시예들에 있어서, 제1 게이트 전극(170)은 트랜치(305)의 내측에 위치할 수 있고, 제2 게이트 전극(175)은 트랜치(305)의 외측에 배치될 수 있다. 다시 말하면, 제1 게이트 전극(170)은 게이트 절연층(150) 중에서 하부에 제1 액티브층(130)이 위치하는 부분 상에 배치될 수 있고, 제2 게이트 전극(175)은 게이트 절연층(150) 중에서 제2 액티브층(135)이 위치하는 부분 상에 배치될 수 있다. 제1 및 제2 게이트 전극들(170, 175) 각각은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 제1 및 제2 게이트 전극들(170, 175) 각각은 금(Au), 은(Ag), 알루미늄(Al), 백금(Pt), 니켈(Ni), 티타늄(Ti), 팔라듐(Pd), 마그네슘(Mg), 칼슘(Ca), 리튬(Li), 크롬(Cr), 탄탈륨(Ta), 몰리브데늄(Mo), 스칸듐(Sc), 네오디뮴(Nd), 이리듐(Ir), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlNx), 은을 함유하는 합금, 텅스텐(W), 텅스텐 질화물(WNx), 구리를 함유하는 합금, 몰리브데늄을 함유하는 합금, 티타늄 질화물(TiNx), 탄탈륨 질화물(TaNx), 스트론튬 루테늄 산화물(SrRuxOy), 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등으로 구성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 제1 및 제2 게이트 전극들(170, 175)은 복수의 층들을 포함하는 다층 구조를 포함할 수 있다.
제1 및 제2 게이트 전극들(170, 175) 및 게이트 절연층(150) 상에는 층간 절연층(190)이 배치될 수 있다. 예시적인 실시예들에 있어서, 층간 절연층(190)은 구동 트랜지스터(250)를 둘러싸는 제3 개구를 가질 수 있고, 상기 제3 개구는 상기 제1 및 제2 개구와 중첩할 수 있다. 층간 절연층(190)은 게이트 절연층(150) 상에서 제1 및 제2 게이트 전극(170, 175)을 덮을 수 있으며, 게이트 절연층(150) 상에서 전체적으로 배치될 수 있다. 예를 들면, 층간 절연층(190)은 게이트 절연층(150) 상에서 제1 및 제2 게이트 전극(170)을 충분히 덮을 수 있으며, 제1 및 제2 게이트 전극들(170, 175)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 층간 절연층(190)은 게이트 절연층(150) 상에서 제1 및 제2 게이트 전극들(170, 175)을 덮으며, 균일한 두께로 제1 및 제2 게이트 전극들(170, 175)의 프로파일을 따라 배치될 수 있다. 층간 절연층(190)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 전술한 바와 같이, 버퍼층(115), 게이트 절연층(150) 및 층간 절연층(190)이 절연층 구조물(300)로 정의될 수 있고, 상기 제1 내지 제3 개구들이 트랜치(305)에 해당될 수 있다. 또한, 절연층 구조물(300) 중 트랜치(305)의 내측에 배치된 부분을 제1 절연층 패턴(300A)으로 정의할 수 있고, 절연층 구조물(300) 중 트랜치(305)의 외측에 배치된 부분을 제2 절연층 배턴(300B)으로 정의할 수 있다. 예를 들면, 제1 절연층 패턴(300A)은 제2 절연층 배턴(300B)으로부터 이격될 수 있고, 섬(island) 형상을 가질 수 있다. 예시적인 실시예들에 있어서, 트랜치(305)는 기판(110)의 상면을 노출시킬 수 있다. 즉, 트랜치(305)가 형성된 부분에서 무기 절연층이 모두 제거될 수 있다. 선택적으로, 트랜치(305)는 구동 트랜지스터(250)를 둘러싸도록 절연층 구조물(300)의 적어도 일부를 제거하여 형성될 수도 있다. 이러한 경우, 트랜치(305)는 기판(110)의 상면을 노출시키지 않을 수도 있다.
층간 절연층(190) 상에는 제1 소스 전극(210), 제1 드레인 전극(230), 제2 소스 전극(215) 및 제2 드레인 전극(235)이 배치될 수 있다. 예시적인 실시예들에 있어서, 제1 소스 전극(210) 및 제1 드레인 전극(230)은 트랜치(305)의 내측에 위치할 수 있고, 제2 소스 전극(215) 및 제2 드레인 전극(235)은 트랜치(305)의 외측에 위치할 수 있다. 제1 소스 전극(210)은 게이트 절연층(150) 및 층간 절연층(190)의 제1 부분을 제거하여 형성된 콘택홀을 통해 제1 액티브층(130)의 소스 영역에 접속될 수 있고, 제1 드레인 전극(230)은 게이트 절연층(150) 및 층간 절연층(190)의 제2 부분을 제거하여 형성된 콘택홀을 통해 제1 액티브층(130)의 드레인 영역에 접속될 수 있다. 또한, 제2 소스 전극(215)은 게이트 절연층(150) 및 층간 절연층(190)의 제3 부분을 제거하여 형성된 콘택홀을 통해 제2 액티브층(135)의 소스 영역에 접속될 수 있고, 제2 드레인 전극(235)은 게이트 절연층(150) 및 층간 절연층(190)의 제4 부분을 제거하여 형성된 콘택홀을 통해 제2 액티브층(135)의 드레인 영역에 접속될 수 있다. 제1 및 제2 소스 전극들(210, 215) 및 제1 및 제2 드레인 전극(230, 235)은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 제1 및 제2 소스 전극들(210, 215) 및 제1 및 제2 드레인 전극들(230, 235) 각각은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다. 이에 따라, 제1 액티브층(130), 제1 게이트 전극(170), 제1 소스 전극(210) 및 제1 드레인 전극(230)을 포함하는 구동 트랜지스터(250)가 구성될 수 있고, 제2 액티브층(135), 제2 게이트 전극(175), 제2 소스 전극(215) 및 제2 드레인 전극(235)을 포함하는 스위칭 트랜지스터(255)가 구성될 수 있다.
다만, 유기 발광 표시 장치(100)가 2개의 트랜지스터(예를 들어, 구동 트랜지스터(250) 및 스위칭 트랜지스터(255))를 포함하는 구성을 갖는 것으로 설명하였으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 유기 발광 표시 장치(100)는 적어도 3개의 트랜지스터들 및 적어도 하나의 커패시터를 포함하는 구성을 가질 수도 있다.
또한, 구동 트랜지스터(250) 및 스위칭 트랜지스터(255) 각각이 상부 게이트 구조를 갖는 것으로 설명하였으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 구동 트랜지스터(250) 및 스위칭 트랜지스터(255) 각각은 하부 게이트 구조 및/또는 더블 게이트 구조를 가질 수도 있다.
구동 트랜지스터(250)는 데이터 신호에 따라 구동 전류를 제어할 수 있고, 상기 구동 전류에 따라 서브 화소 구조물(200)이 발광될 수 있다. 또한, 구동 트랜지스터(250)의 제1 액티브층(130)에는 스위칭 트랜지스터(255)의 제2 액티브층(135)보다 상대적으로 많은 양의 전류가 흐를 수 있고, 구동 트랜지스터(250)는 스위칭 트랜지스터(255)보다 상대적으로 많은 양의 열을 발생시킬 수 있다. 예를 들면, 유기 발광 표시 장치(100)의 제1 부분이 고휘도로 구동되는 경우, 상기 제1 부분에 배치된 구동 트랜지스터들(250)에서 열이 발생될 수 있고, 상기 열에 의해 상기 제1 부분과 인접한 제2 부분에 배치된 트랜지스터들이 열화될 수 있다. 여기서, 상기 제2 부분은 영상을 표시 하지 않는 상태이거나 저휘도로 구동되는 상태에 해당될 수 있다. 다시 말하면, 상기 제1 부분에 배치된 구동 트랜지스터들(250)에서 발생된 열이 절연층 구조물(300)을 통해 상기 제2 부분에 배치된 트랜지스터들에게 전달될 수 있다. 예시적인 실시예들에 있어서, 절연층 구조물(300)이 구동 트랜지스터(250)를 둘러싸는 트랜치(305)를 포함함으로써 구동 트랜지스터(250)로부터 발생된 열이 절연층 구조물(300)을 통해 전달되는 것을 방지할 수 있다.
층간 절연층(190), 제1 및 제2 소스 전극들(210, 215) 및 제1 및 제2 드레인 전극들(230, 235) 상에 평탄화층(270)이 배치될 수 있고, 평탄화층(270)에는 스위칭 트랜지스터(255)의 제2 드레인 전극(235)의 일부를 노출시키는 콘택홀이 형성될 수 있다. 예시적인 실시예들에 있어서, 평탄화층(270)은 트랜치(305)를 채우며 기판(110)의 상면과 접촉할 수 있다. 또한, 평탄화층(270)의 열전도도는 절연층 구조물(300)의 열전도도보다 작을 수 있다. 예를 들면, 절연층 구조물(300)의 열전도도는 대략 1.8W/mK일 수 있고, 평탄화층(270)의 열전도도는 대략 0.12W/mK일 수 있다. 평탄화층(270)이 상대적으로 낮은 열전도도를 가짐으로써 구동 트랜지스터(250)에서 발생된 열이 제1 절연층 패턴(300A)으로부터 제2 절연층 배턴(300B)으로 전달되는 것을 상대적으로 감소시킬 수 있다. 평탄화층(270)은 제1 및 제2 소스 전극들(210, 215) 및 제1 및 제2 드레인 전극들(230, 235)을 충분히 덮도록 상대적으로 두꺼운 두께로 배치될 수 있고, 이러한 경우, 평탄화층(270)은 실질적으로 평탄한 상면을 가질 수 있으며, 이와 같은 평탄화층(270)의 평탄한 상면을 구현하기 위하여 평탄화층(270)에 대해 평탄화 공정이 추가될 수 있다. 평탄화층(270)은 유기 물질 또는 무기 물질 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 평탄화층(270)은 유기 물질을 포함할 수 있다. 예를 들면, 평탄화층(270)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실롯산계 수지, 아크릴계 수지, 에폭시계 수지 등으로 구성될 수 있다.
하부 전극(290)은 평탄화층(270) 상에 배치될 수 있다. 하부 전극(290)은 평탄화층(270)의 콘택홀을 통해 제2 드레인 전극(235)과 직접적으로 접촉할 수 있고, 하부 전극(290)은 스위칭 트랜지스터(255)와 전기적으로 연결될 수 있다. 하부 전극(290)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 하부 전극(290)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
화소 정의막(310)은 하부 전극(290)의 일부 및 평탄화층(270) 상에 배치될 수 있다. 화소 정의막(310)은 하부 전극(290)의 양측부를 덮을 수 있고, 하부 전극(290)의 상면의 일부를 노출시키는 개구를 가질 수 있다. 화소 정의막(310)은 유기 물질 또는 무기 물질로 이루어질 수 있다. 예시적인 실시예들에 있어서, 화소 정의막(310)은 유기 물질을 포함할 수 있다.
발광층(330)은 화소 정의막(310)에 의해 노출된 하부 전극(290) 상에 배치될 수 있다. 발광층(330)은 서브 화소들에 따라 상이한 색광들(즉, 적색광, 녹색광, 청색광 등)을 방출시킬 수 있는 발광 물질들 중 적어도 하나를 사용하여 형성될 수 있다. 이와는 달리, 발광층(330)은 적색광, 녹색광, 청색광 등의 다른 색광들을 발생시킬 수 있는 복수의 발광 물질들을 적층하여 전체적으로 백색광을 방출할 수 있다. 이러한 경우, 발광층(330) 상에 컬러 필터가 배치(예를 들어, 박막 봉지 구조물(450)의 상면에 발광층(330)과 중첩되도록 배치)될 수도 있다. 상기 컬러 필터는 적색 컬러 필터, 녹색 컬러 필터, 청색 컬러 필터 중 적어도 하나를 포함할 수 있다. 선택적으로, 상기 컬러 필터는 황색(Yellow) 컬러 필터, 청남색(Cyan) 컬러 필터 및 자주색(Magenta) 컬러 필터를 포함할 수도 있다. 상기 컬러 필터는 감광성 수지로 구성될 수 있다.
상부 전극(340)은 화소 정의막(310) 및 발광층(330) 상에 배치될 수 있다. 상부 전극(340)은 발광층(330) 및 화소 정의막(310)을 덮으며 기판(110) 상에 전체적으로 배치될 수 있다. 상부 전극(340)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 상부 전극(340)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다. 이에 따라, 하부 전극(290), 발광층(330) 및 상부 전극(340)을 포함하는 서브 화소 구조물(200)이 구성될 수 있다.
상부 전극(340) 상에 제1 박막 봉지층(451)이 배치될 수 있다. 제1 박막 봉지층(451)은 상부 전극(340)을 덮으며, 균일한 두께로 상부 전극(340)의 프로 파일을 따라 배치될 수 있다. 제1 박막 봉지층(451)은 서브 화소 구조물(200)이 수분, 산소 등의 침투로 인해 열화되는 것을 방지할 수 있다. 또한, 제1 박막 봉지층(451)은 외부의 충격으로부터 서브 화소 구조물(200)을 보호하는 기능도 수행할 수 있다. 제1 박막 봉지층(451)은 가요성을 갖는 무기 물질들을 포함할 수 있다.
제1 박막 봉지층(451) 상에 제2 박막 봉지층(452)이 배치될 수 있다. 제2 박막 봉지층(452)은 유기 발광 표시 장치(100)의 평탄도를 향상시킬 수 있으며, 서브 화소 구조물(200)을 보호할 수 있다. 제2 박막 봉지층(452) 가요성을 갖는 유기 물질들을 포함할 수 있다.
제2 박막 봉지층(452) 상에 제3 박막 봉지층(453)이 배치될 수 있다. 제3 박막 봉지층(453)은 제2 박막 봉지층(452)을 덮으며, 균일한 두께로 제2 박막 봉지층(452)의 프로 파일을 따라 배치될 수 있다. 제3 박막 봉지층(453)은 제1 박막 봉지층(451) 및 제2 박막 봉지층(452)과 함께 서브 화소 구조물(200)이 수분, 산소 등의 침투로 인해 열화되는 것을 방지할 수 있다. 또한, 제3 박막 봉지층(453)은 외부의 충격으로부터 제1 박막 봉지층(451) 및 제2 박막 봉지층(452)과 함께 서브 화소 구조물(200)을 보호하는 기능도 수행할 수 있다. 제3 박막 봉지층(453)은 상기 가요성을 갖는 무기 물질들을 포함할 수 있다. 이에 따라, 제1 박막 봉지층(451), 제2 박막 봉지층(452) 및 제3 박막 봉지층(453)을 포함하는 박막 봉지 구조물(450)이 구성될 수 있다. 선택적으로, 박막 봉지 구조물(450)은 제1 내지 제5 박막 봉지층들로 적층된 5층 구조 또는 제1 내지 제7 박막 봉지층들로 적층된 7층 구조로 구성될 수도 있다.
다른 예시적인 실시예들에 있어서, 박막 봉지 구조물(450)을 대신하여 상부 전극(340) 상에 봉지 기판이 배치될 수도 있다. 상기 봉지 기판은 은 석영 기판, 합성 석영 기판, 불화칼슘 기판, 불소가 도핑된 석영 기판, 소다라임 유리 기판, 무알칼리 유리 기판 등을 포함할 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치(100)는 구동 트랜지스터(250)를 둘러싸는 트랜치(305) 및 트랜치(305)를 채우며 상대적으로 낮은 열전도도를 갖는 평탄화층(270)을 포함함으로써, 구동 트랜지스터들(250)에서 발생된 열이 제1 절연층 패턴(300A)으로부터 제2 절연층 배턴(300B)으로 전달되는 것을 상대적으로 감소시킬 수 있다. 이에 따라, 구동 트랜지스터(250)로부터 발생된 열에 의해 인접한 서브 화소 영역들에 배치된 트랜지스터들이 열화되는 것을 방지할 수 있다.
도 4 내지 도 9는 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법을 나타내는 단면도들이다.
도 4를 참조하면, 경질의 유리 기판(105)이 제공될 수 있다. 유리 기판(105) 상에 투명한 또는 불투명한 재료를 포함하는 기판(110)이 형성될 수 있다. 기판(110)은 연성을 갖는 투명 수지 기판으로 이루어질 수 있다. 예시적인 실시예들에 있어서, 기판(110)은 제1 유기층, 제1 베리어층, 제2 유기층 및 제2 베리어층이 순서대로 적층되는 구성을 가질 수 있다. 상기 제1 베리어층 및 상기 제2 베리어층은 무기 물질을 포함할 수 있다. 또한, 상기 제1 유기층 및 상기 제2 유기층은 유기 물질을 포함할 수 있다. 예를 들면, 상기 제1 및 제2 베리어층들 각각은 실리콘 산화물을 사용하여 형성될 수 있고, 상기 제1 및 제2 베리어층들 각각은 상기 제1 및 제2 유기층들을 통해 침투하는 수분을 차단할 수 있다. 더욱이, 상기 제1 및 제2 유기층들 각각은 폴리이미드계 수지를 사용하여 형성될 수 있다.
선택적으로, 기판(110)은 석영 기판, 합성 석영 기판, 불화칼슘 기판, 불소가 도핑된 석영 기판, 소다라임 유리 기판, 무알칼리 유리 기판 등을 사용하여 형성될 수도 있다.
기판(110) 상에 전체적으로 예비 버퍼층(1115)이 형성될 수 있다. 예비 버퍼층(1115)은 기판(110)으로부터 금속 원자들이나 불순물들이 확산되는 현상을 방지할 수 있으며, 액티브층들을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 액티브층들을 수득하게 할 수 있다. 또한, 예비 버퍼층(1115)은 기판(110)의 표면이 균일하지 않을 경우, 기판(110)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 기판(110)의 유형에 따라 기판(110) 상에 두 개 이상의 버퍼층이 제공될 수 있거나 상기 버퍼층이 형성되지 않을 수 있다. 예를 들면, 예비 버퍼층(1115)은 유기 물질 또는 무기 물질을 사용하여 형성될 수 있다.
제1 액티브층(130) 및 제2 액티브층(135)이 예비 버퍼층(1115) 상에 형성될 수 있다. 제1 및 제2 액티브층들(130, 135)은 서로 이격하여 형성될 수 있다. 제1 및 제2 액티브층들(130, 135) 각각은 산화물 반도체, 무기물 반도체(예를 들면, 아몰퍼스 실리콘(amorphous silicon), 폴리 실리콘(poly silicon)) 또는 유기물 반도체 등을 사용하여 형성될 수 있다. 예를 들면, 예비 버퍼층(1115) 상에 예비 액티브층이 형성된 후, 상기 예비 액티브층을 선택적으로 식각하여 제1 및 제2 액티브층들(130, 135)이 형성될 수 있다. 즉, 제1 및 제2 액티브층들(130, 135)은 동일한 물질을 사용하여 동시에 형성될 수 있다.
도 5를 참조하면, 제1 및 제2 액티브층들(130, 135) 및 예비 버퍼층(1115) 상에는 예비 게이트 절연층(1150)이 형성될 수 있다. 예비 게이트 절연층(1150)은 예비 버퍼층(1115) 상에서 제1 및 제2 액티브층들(130, 135)을 덮을 수 있으며, 예비 버퍼층(1115) 상에 전체적으로 형성될 수 있다. 예를 들면, 예비 게이트 절연층(1150)은 예비 버퍼층(1115) 상에서 제1 및 제2 액티브층들(130, 135)을 충분히 덮을 수 있으며, 제1 및 제2 액티브층들(130, 135)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 예비 게이트 절연층(1150)은 예비 버퍼층(1115) 상에서 제1 및 제2 액티브층들(130, 135)을 덮으며, 균일한 두께로 제1 및 제2 액티브층들(130, 135)의 프로파일을 따라 형성될 수 있다. 예비 게이트 절연층(1150)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다. 예를 들면, 예비 게이트 절연층(1150)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 산탄화물, 실리콘 탄질화물, 실리콘 산탄화물, 알루미늄 산화물, 알루미늄 질화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다.
제1 게이트 전극(170) 및 제2 게이트 전극(175)은 예비 게이트 절연층(1150) 상에서 서로 이격되어 형성될 수 있다. 제1 게이트 전극(170)은 예비 게이트 절연층(1150) 중에서 하부에 제1 액티브층(130)이 위치하는 부분 상에 형성될 수 있고, 제2 게이트 전극(175)은 예비 게이트 절연층(1150) 중에서 제2 액티브층(135)이 위치하는 부분 상에 형성될 수 있다. 제1 및 제2 게이트 전극들(170, 175) 각각은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 예를 들면, 제1 및 제2 게이트 전극들(170, 175) 각각은 금, 은, 알루미늄, 백금, 니켈, 티타늄, 팔라듐, 마그네슘, 칼슘, 리튬, 크롬, 탄탈륨, 몰리브데늄, 스칸듐, 네오디뮴, 이리듐, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리를 함유하는 합금, 몰리브데늄을 함유하는 합금, 티타늄 질화물, 탄탈륨 질화물, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예를 들면, 예비 게이트 절연층(1150) 상에 예비 게이트 전극층이 전체적으로 형성된 후, 상기 예비 게이트 전극층을 선택적으로 식각하여 제1 및 제2 게이트 전극들(170, 175)이 형성될 수 있다. 즉, 제1 및 제2 게이트 전극들(170, 175)은 동일한 물질을 사용하여 동시에 형성될 수 있다. 선택적으로, 제1 및 제2 게이트 전극들(170, 175)은 복수의 층들을 포함하는 다층 구조를 포함할 수 있다.
제1 및 제2 게이트 전극들(170, 175) 및 예비 게이트 절연층(1150) 상에는 예비 층간 절연층(1190)이 형성될 수 있다. 예비 층간 절연층(1190)은 예비 게이트 절연층(1150) 상에서 제1 및 제2 게이트 전극(170, 175)을 덮을 수 있으며, 예비 게이트 절연층(1150) 상에서 전체적으로 형성될 수 있다. 예를 들면, 예비 층간 절연층(1190)은 예비 게이트 절연층(1150) 상에서 제1 및 제2 게이트 전극(170)을 충분히 덮을 수 있으며, 제1 및 제2 게이트 전극들(170, 175)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 예비 층간 절연층(1190)은 예비 게이트 절연층(1150) 상에서 제1 및 제2 게이트 전극들(170, 175)을 덮으며, 균일한 두께로 제1 및 제2 게이트 전극들(170, 175)의 프로파일을 따라 형성될 수 있다. 예비 층간 절연층(1190)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다.
도 6을 참조하면, 예비 버퍼층(1115), 예비 게이트 절연층(1150) 및 예비 층간 절연층(1190)을 부분적으로 식각하여 제1 내지 제3 개구들, 제1 내지 제4 콘택홀들을 포함하는 버퍼층(115), 게이트 절연층(150) 및 층간 절연층(190)이 형성될 수 있다. 여기서, 상기 제1 개구는 버퍼층(115)에 형성될 수 있고, 기판(110)의 상면을 노출시킬 수 있다. 또한, 상기 제2 개구는 제1 액티브층(130)을 둘러싸도록 게이트 절연층(150)에 형성될 수 있고, 상기 제1 개구와 중첩할 수 있다. 더욱이, 제3 개구는 제1 게이트 전극(170)을 둘러싸도록 층간 절연층(190)에 형성될 수 있고, 한편, 상기 제1 콘택홀은 게이트 절연층(150) 및 층간 절연층(190)의 제1 부분을 제거하여 형성될 수 있고, 제1 액티브층(130)의 소스 영역을 노출시킬 수 있다. 또한, 상기 제2 콘택홀은 게이트 절연층(150) 및 층간 절연층(190)의 제2 부분을 제거하여 형성될 수 있고, 제1 액티브층(130)의 드레인 영역을 노출시킬 수 있다. 더욱이, 상기 제3 및 제4 콘택홀들 각각은 게이트 절연층(150) 및 층간 절연층(190)의 제3 및 제4 부분들 각각을 제거하여 형성될 수 있고, 제2 액티브층(135)의 소스 및 드레인 영역들 각각을 노출시킬 수 있다.
예시적인 실시예들에 있어서, 버퍼층(115), 게이트 절연층(150) 및 층간 절연층(190)이 절연층 구조물(300)로 정의될 수 있고, 상기 제1 내지 제3 개구들이 트랜치(305)에 해당될 수 있다. 또한, 절연층 구조물(300) 중 트랜치(305)의 내측에 배치된 부분을 제1 절연층 패턴(300A)으로 정의할 수 있고, 절연층 구조물(300) 중 트랜치(305)의 외측에 배치된 부분을 제2 절연층 배턴(300B)으로 정의할 수 있다. 예를 들면, 제1 절연층 패턴(300A)은 제2 절연층 배턴(300B)으로부터 이격될 수 있고, 섬 형상을 가질 수 있다. 예시적인 실시예들에 있어서, 트랜치(305)는 기판(110)의 상면을 노출시킬 수 있다.
도 7을 참조하면, 층간 절연층(190) 상에는 제1 소스 전극(210), 제1 드레인 전극(230), 제2 소스 전극(215) 및 제2 드레인 전극(235)이 형성될 수 있다. 예시적인 실시예들에 있어서, 제1 소스 전극(210) 및 제1 드레인 전극(230)은 트랜치(305)의 내측에 위치할 수 있고, 제2 소스 전극(215) 및 제2 드레인 전극(235)은 트랜치(305)의 외측에 위치할 수 있다. 제1 소스 전극(210)은 상기 제1 콘택홀을 통해 제1 액티브층(130)의 소스 영역에 접속될 수 있고, 제1 드레인 전극(230)은 상기 제2 콘택홀을 통해 제1 액티브층(130)의 드레인 영역에 접속될 수 있다. 또한, 제2 소스 전극(215)은 상기 제3 콘택홀을 통해 제2 액티브층(135)의 소스 영역에 접속될 수 있고, 제2 드레인 전극(235)은 상기 제4 콘택홀을 통해 제2 액티브층(135)의 드레인 영역에 접속될 수 있다. 제1 및 제2 소스 전극들(210, 215) 및 제1 및 제2 드레인 전극(230, 235)은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 제1 및 제2 소스 전극들(210, 215) 및 제1 및 제2 드레인 전극들(230, 235) 각각은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다. 이에 따라, 제1 액티브층(130), 제1 게이트 전극(170), 제1 소스 전극(210) 및 제1 드레인 전극(230)을 포함하는 구동 트랜지스터(250)가 형성될 수 있고, 제2 액티브층(135), 제2 게이트 전극(175), 제2 소스 전극(215) 및 제2 드레인 전극(235)을 포함하는 스위칭 트랜지스터(255)가 형성될 수 있다.
층간 절연층(190), 제1 및 제2 소스 전극들(210, 215) 및 제1 및 제2 드레인 전극들(230, 235) 상에 평탄화층(270)이 형성될 수 있고, 평탄화층(270)에는 스위칭 트랜지스터(255)의 제2 드레인 전극(235)의 일부를 노출시키는 콘택홀이 형성될 수 있다. 예시적인 실시예들에 있어서, 평탄화층(270)은 트랜치(305)를 채우며 기판(110)의 상면과 접촉할 수 있다. 또한, 평탄화층(270)의 열전도도는 절연층 구조물(300)의 열전도도보다 작을 수 있다. 평탄화층(270)은 제1 및 제2 소스 전극들(210, 215) 및 제1 및 제2 드레인 전극들(230, 235)을 충분히 덮도록 상대적으로 두꺼운 두께로 형성될 수 있고, 이러한 경우, 평탄화층(270)은 실질적으로 평탄한 상면을 가질 수 있으며, 이와 같은 평탄화층(270)의 평탄한 상면을 구현하기 위하여 평탄화층(270)에 대해 평탄화 공정이 추가될 수 있다. 평탄화층(270)은 유기 물질 또는 무기 물질 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 평탄화층(270)은 유기 물질을 사용하여 형성될 수 있다. 예를 들면, 평탄화층(270)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실롯산계 수지, 아크릴계 수지, 에폭시계 수지 등을 포함할 수 있다.
도 8을 참조하면, 하부 전극(290)은 평탄화층(270) 상에 형성될 수 있다. 하부 전극(290)은 평탄화층(270)의 콘택홀을 통해 제2 드레인 전극(235)과 직접적으로 접촉할 수 있고, 하부 전극(290)은 스위칭 트랜지스터(255)와 전기적으로 연결될 수 있다. 하부 전극(290)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 하부 전극(290)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
화소 정의막(310)은 하부 전극(290)의 일부 및 평탄화층(270) 상에 형성될 수 있다. 화소 정의막(310)은 하부 전극(290)의 양측부를 덮을 수 있고, 하부 전극(290)의 상면의 일부를 노출시키는 개구를 가질 수 있다. 화소 정의막(310)은 유기 물질 또는 무기 물질로 이루어질 수 있다. 예시적인 실시예들에 있어서, 화소 정의막(310)은 유기 물질을 사용하여 형성될 수 있다.
발광층(330)은 화소 정의막(310)에 의해 노출된 하부 전극(290) 상에 형성될 수 있다. 발광층(330)은 서브 화소들에 따라 상이한 색광들(즉, 적색광, 녹색광, 청색광 등)을 방출시킬 수 있는 발광 물질들 중 적어도 하나를 사용하여 형성될 수 있다. 이와는 달리, 발광층(330)은 적색광, 녹색광, 청색광 등의 다른 색광들을 발생시킬 수 있는 복수의 발광 물질들을 적층하여 전체적으로 백색광을 방출할 수 있다. 이러한 경우, 발광층(330) 상에 컬러 필터가 형성될 수도 있다. 상기 컬러 필터는 적색 컬러 필터, 녹색 컬러 필터, 청색 컬러 필터 중 적어도 하나를 포함할 수 있다. 선택적으로, 상기 컬러 필터는 황색 컬러 필터, 청남색 컬러 필터 및 자주색 컬러 필터를 포함할 수도 있다. 상기 컬러 필터는 감광성 수지를 사용하여 형성될 수 있다.
상부 전극(340)은 화소 정의막(310) 및 발광층(330) 상에 형성될 수 있다. 상부 전극(340)은 발광층(330) 및 화소 정의막(310)을 덮으며 기판(110) 상에 전체적으로 형성될 수 있다. 상부 전극(340)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 상부 전극(340)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다. 이에 따라, 하부 전극(290), 발광층(330) 및 상부 전극(340)을 포함하는 서브 화소 구조물(200)이 형성될 수 있다.
도 9를 참조하면, 상부 전극(340) 상에 제1 박막 봉지층(451)이 형성될 수 있다. 제1 박막 봉지층(451)은 상부 전극(340)을 덮으며, 균일한 두께로 상부 전극(340)의 프로 파일을 따라 형성될 수 있다. 제1 박막 봉지층(451)은 서브 화소 구조물(200)이 수분, 산소 등의 침투로 인해 열화되는 것을 방지할 수 있다. 또한, 제1 박막 봉지층(451)은 외부의 충격으로부터 서브 화소 구조물(200)을 보호하는 기능도 수행할 수 있다. 제1 박막 봉지층(451)은 가요성을 갖는 무기 물질들을 사용하여 형성될 수 있다.
제1 박막 봉지층(451) 상에 제2 박막 봉지층(452)이 형성될 수 있다. 제2 박막 봉지층(452)은 유기 발광 표시 장치의 평탄도를 향상시킬 수 있으며, 서브 화소 구조물(200)을 보호할 수 있다. 제2 박막 봉지층(452) 가요성을 갖는 유기 물질들을 사용하여 형성될 수 있다.
제2 박막 봉지층(452) 상에 제3 박막 봉지층(453)이 형성될 수 있다. 제3 박막 봉지층(453)은 제2 박막 봉지층(452)을 덮으며, 균일한 두께로 제2 박막 봉지층(452)의 프로 파일을 따라 형성될 수 있다. 제3 박막 봉지층(453)은 제1 박막 봉지층(451) 및 제2 박막 봉지층(452)과 함께 서브 화소 구조물(200)이 수분, 산소 등의 침투로 인해 열화되는 것을 방지할 수 있다. 또한, 제3 박막 봉지층(453)은 외부의 충격으로부터 제1 박막 봉지층(451) 및 제2 박막 봉지층(452)과 함께 서브 화소 구조물(200)을 보호하는 기능도 수행할 수 있다. 제3 박막 봉지층(453)은 상기 가요성을 갖는 무기 물질들을 사용하여 형성될 수 있다. 이에 따라, 제1 박막 봉지층(451), 제2 박막 봉지층(452) 및 제3 박막 봉지층(453)을 포함하는 박막 봉지 구조물(450)이 형성될 수 있다. 선택적으로, 박막 봉지 구조물(450)은 제1 내지 제5 박막 봉지층들로 적층된 5층 구조 또는 제1 내지 제7 박막 봉지층들로 적층된 7층 구조로 구성될 수도 있다.
박막 봉지 구조물(450)이 형성된 후 유리 기판(105)이 기판(110)으로부터 박리될 수 있다. 이에 따라, 도 1에 도시된 유기 발광 표시 장치(100)가 제조될 수 있다.
도 10은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 평면도이다. 도 10에 예시한 유기 발광 표시 장치(500)는 제1 외곽 트랜치들(305, 306, 307)을 제외하면 도 1 및 2를 참조하여 설명한 유기 발광 표시 장치(100)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 10에 있어서, 도 1 및 2를 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 1, 2 및 10을 참조하면, 유기 발광 표시 장치(500)는 복수의 화소 영역들(40) 및 복수의 서브 화소 영역들(10, 20, 30)을 포함하는 표시 영역(50)을 가질 수 있다. 여기서, 화소 영역들(40)은 유기 발광 표시 장치(500)의 상면에 평행한 제1 방향(D1) 및 제1 방향(D1)과 직교하는 제2 방향(D2)을 따라 표시 영역(50)에서 전체적으로 배열될 수 있다. 또한, 복수의 화소 영역들(40) 각각은 서브 화소 영역들(10, 20, 30)을 포함할 수 있고, 3개의 서브 화소 영역들이 하나의 화소 영역(40)으로 정의될 수 있다.
서브 화소 영역들(10, 20, 30)에는 서브 화소 구조물들(예를 들어, 도 11의 서브 화소 구조물(200))이 각기 배치될 수 있다. 예를 들면, 서브 화소 영역(10)에 배치된 서브 화소 구조물은 적색 광을 방출할 수 있고, 서브 화소 영역(20)에 배치된 서브 화소 구조물은 녹색 광을 방출할 수 있으며, 서브 화소 영역(30)에 배치된 서브 화소 구조물은 청색 광을 방출할 수 있다. 한편, 표시 영역(50) 중 서브 화소 영역들(10, 20, 30)을 제외한 나머지 부분에는 배선들이 배치될 수 있다. 예를 들면, 상기 배선들은 데이터 신호 배선들, 스캔 신호 배선들, 발광 신호 배선들, 초기화 신호 배선들, 전원 전압 배선들 등을 포함할 수 있다.
또한, 복수의 서브 화소 영역들(10, 20, 30) 각각에는 적어도 하나의 구동 트랜지스터(250) 및 적어도 하나의 스위칭 트랜지스터(255)가 배치될 수 있다. 예시적인 실시예들에 있어서, 서브 화소 영역들(10, 20, 30) 각각에 구동 트랜지스터(250)를 둘러싸는 트랜치(305)가 형성될 수 있고(도 2 참조), 서브 화소 영역들(10, 20, 30) 각각의 경계를 따라 위치하는 제1 외곽 트랜치들(306, 307, 308) 각각이 형성될 수 있다. 예를 들면, 도 10에 도시된 바와 같이 서브 화소 영역(10)의 외곽의 프로파일을 따라 제1 외곽 트랜치(306)가 형성될 수 있고, 서브 화소 영역(20)의 외곽의 프로파일을 따라 제1 외곽 트랜치(307)가 형성될 수 있으며, 서브 화소 영역(30)의 외곽의 프로파일을 따라 제1 외곽 트랜치(307)가 형성될 수 있다. 제1 외곽 트랜치들(305, 306, 307)은 서로 중첩하지 않을 수 있고, 서로 이격되어 위치할 수 있다.
도 11은 도 10의 II-II'라인을 따라 절단한 단면도이다.
도 11을 참조하면, 유기 발광 표시 장치(500)는 기판(110), 버퍼층(115), 게이트 절연층(150), 층간 절연층(190), 구동 트랜지스터(250), 스위칭 트랜지스터(255), 트랜치(305), 제1 외곽 트랜치(306), 평탄화층(270), 화소 정의막(310), 서브 화소 구조물(200), 박막 봉지 구조물(450) 등을 포함할 수 있다. 여기서, 구동 트랜지스터(250)는 제1 액티브층(130), 제1 게이트 전극(170), 제1 소스 전극(210) 및 제1 드레인 전극(230)을 포함할 수 있고, 스위칭 트랜지스터(255)는 제2 액티브층(135), 제2 게이트 전극(175), 제2 소스 전극(215) 및 제2 드레인 전극(235)을 포함할 수 있다. 또한, 서브 화소 구조물(200)은 하부 전극(290), 발광층(330) 및 상부 전극(340)을 포함할 수 있고, 박막 봉지 구조물(450)은 제1 박막 봉지층(451), 제2 박막 봉지층(452) 및 제3 박막 봉지층(453)을 포함할 수 있다. 더욱이, 버퍼층(115), 게이트 절연층(150) 및 층간 절연층(190)이 절연층 구조물(300)로 정의될 수 있고, 절연층 구조물(300)은 트랜치(305) 및 제1 외곽 트랜치(306)를 가질 수 있다.
절연층 구조물(300) 중 서브 화소 영역(10)의 경계를 따라 제1 외곽 트랜치(306)가 형성될 수 있다. 예시적인 실시예들에 있어서, 제1 외곽 트랜치(306)는 기판(110)의 상면을 노출시킬 수 있다. 즉, 제1 외곽 트랜치(306)가 형성된 부분에서 무기 절연층이 모두 제거될 수 있다. 선택적으로, 제1 외곽 트랜치(306)는 서브 화소 영역(10)을 둘러싸도록 절연층 구조물(300)의 적어도 일부를 제거하여 형성될 수도 있다. 이러한 경우, 제1 외곽 트랜치(306)는 기판(110)의 상면을 노출시키지 않을 수도 있다.
층간 절연층(190), 제1 및 제2 소스 전극들(210, 215) 및 제1 및 제2 드레인 전극들(230, 235) 상에 평탄화층(270)이 배치될 수 있고, 평탄화층(270)에는 스위칭 트랜지스터(255)의 제2 드레인 전극(235)의 일부를 노출시키는 콘택홀이 형성될 수 있다. 예시적인 실시예들에 있어서, 평탄화층(270)은 트랜치(305) 및 제1 외곽 트랜치(306)를 채우며 기판(110)의 상면과 접촉할 수 있다. 또한, 평탄화층(270)의 열전도도는 절연층 구조물(300)의 열전도도보다 작을 수 있다. 평탄화층(270)이 상대적으로 낮은 열전도도를 가짐으로써 구동 트랜지스터(250)에서 발생된 열이 인접한 서브 화소 영역들에 위치하는 트랜지스터들로 전달되는 것을 상대적으로 감소시킬 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치(500)는 구동 트랜지스터(250)를 둘러싸는 트랜치(305), 절연층 구조물(300) 중 서브 화소 영역(10)의 경계를 따라 위치하는 제1 외곽 트랜치(306) 및 트랜치(305) 및 제1 외곽 트랜치(306)를 채우며 상대적으로 낮은 열전도도를 갖는 평탄화층(270)을 포함함으로써, 구동 트랜지스터들(250)에서 발생된 열이 인접한 서브 화소 영역들로 전달되는 것을 상대적으로 감소시킬 수 있다. 이에 따라, 구동 트랜지스터(250)로부터 발생된 열에 의해 인접한 서브 화소 영역들에 위치하는 트랜지스터들이 열화되는 것을 방지할 수 있다.
도 12는 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 평면도이다. 도 12에 예시한 유기 발광 표시 장치(600)는 제2 외곽 트랜치(309)를 제외하면 도 12를 참조하여 설명한 유기 발광 표시 장치(500)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 12에 있어서, 도 10을 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 10 및 12를 참조하면, 유기 발광 표시 장치(600)는 복수의 화소 영역들(40) 및 복수의 서브 화소 영역들(10, 20, 30)을 포함하는 표시 영역(50)을 가질 수 있다. 여기서, 화소 영역들(40)은 유기 발광 표시 장치(500)의 상면에 평행한 제1 방향(D1) 및 제1 방향(D1)과 직교하는 제2 방향(D2)을 따라 표시 영역(50)에서 전체적으로 배열될 수 있다. 또한, 복수의 화소 영역들(40) 각각은 서브 화소 영역들(10, 20, 30)을 포함할 수 있고, 3개의 서브 화소 영역들이 하나의 화소 영역(40)으로 정의될 수 있다.
복수의 서브 화소 영역들(10, 20, 30) 각각에는 적어도 하나의 구동 트랜지스터(250) 및 적어도 하나의 스위칭 트랜지스터(255)가 배치될 수 있다. 예시적인 실시예들에 있어서, 서브 화소 영역들(10, 20, 30) 각각에 구동 트랜지스터(250)를 둘러싸는 트랜치(305)가 형성될 수 있고(도 2 참조), 서브 화소 영역들(10, 20, 30) 각각의 경계를 따라 위치하는 제1 외곽 트랜치들(306, 307, 308) 각각이 형성될 수 있으며, 화소 영역들(40) 각각의 경계를 따라 위치하는 제2 외곽 트랜치(309)가 형성될 수 있다. 예를 들면, 도 12에 도시된 바와 같이 화소 영역(40)의 외곽의 프로파일을 따라 제2 외곽 트랜치(309)가 형성될 수 있다. 복수의 화소 영역들(40) 각각의 경계를 따라 위치하는 제2 외곽 트랜치들(309)은 서로 중첩하지 않을 수 있고, 서로 이격되어 위치할 수 있다.
도 13은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다. 도 13에 예시한 유기 발광 표시 장치(700)는 도전층(350)을 제외하면 도 1, 2 및 3을 참조하여 설명한 유기 발광 표시 장치(100)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 13에 있어서, 도 1, 2 및 3을 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 13을 참조하면, 유기 발광 표시 장치(700)는 기판(110), 도전층(350), 버퍼층(115), 게이트 절연층(150), 층간 절연층(190), 구동 트랜지스터(250), 스위칭 트랜지스터(255), 트랜치(305), 평탄화층(270), 화소 정의막(310), 서브 화소 구조물(200), 박막 봉지 구조물(450) 등을 포함할 수 있다. 여기서, 기판(110)은 제1 유기층(111), 제1 베리어층(112), 제2 유기층(113) 및 제2 베리어층(114)을 포함할 수 있고, 버퍼층(115), 게이트 절연층(150) 및 층간 절연층(190)이 절연층 구조물(300)로 정의될 수 있다.
투명한 또는 불투명한 재료를 포함하는 기판(110)이 제공될 수 있다. 기판(110)은 연성을 갖는 투명 수지 기판으로 이루어질 수 있다. 예시적인 실시예들에 있어서, 기판(110)은 제1 유기층(111), 제1 베리어층(112), 제2 유기층(113) 및 제2 베리어층(114)이 순서대로 적층되는 구성을 가질 수 있다. 제1 베리어층(112) 및 제2 베리어층(114)은 무기 물질을 포함할 수 있다. 또한, 제1 유기층(111) 및 제2 유기층(113)은 유기 물질을 포함할 수 있다. 예를 들면, 제1 및 제2 베리어층들(112, 114) 각각은 실리콘 산화물을 포함할 수 있고, 제1 및 제2 유기층들(111, 113)을 통해 침투하는 수분을 차단할 수 있다. 더욱이, 제1 및 제2 유기층들(111, 113) 각각은 유기 발광 표시 장치(700)가 가요성을 갖도록 폴리이미드계 수지를 포함할 수 있다.
제2 유기층(113) 상에 도전층(350)이 전체적으로 배치될 수 있다. 도전층(350)은 구동 트랜지스터(250)에서 발생되는 열을 상대적으로 빠르게 분산시킬 수 있다. 또한, 도전층(350)에 전압을 인가하여 도전층(350)은 등전위 상태일 수 있고, 기판(110)에 포함된 전하들을 고르게 분포시킬 수 있다. 선택적으로. 도전층(350)이 접지(ground)될 수 있다. 이러한 경우, 기판(110)에 포함된 전하들이 도전층(350)을 통해 외부로 빠져나갈 수 있다.
예를 들면, 유기 발광 표시 장치(700)의 기판(110)이 폴리이미드 기판으로 구성되는 경우, 상기 폴리이미드 기판은 유리 기판보다 상대적으로 많은 전하들을 포함할 수 있다. 구동 트랜지스터(250) 및 스위칭 트랜지스터(255)가 구동되는 경우, 상기 전하들이 트랜지스터들 아래에서 불균일하게 분포됨으로써 상기 트랜지스터들의 구동을 방해할 수 있다. 다시 말하면, 상기 전하들의 불균일한 분포 때문에 트랜지스터들의 문턱 전압이 변경될 수 있고, 변화된 전류량 때문에 서브 화소 구조물(200)의 휘도가 변경될 수 있다. 즉, 트랜지스터들의 신뢰성 및 수명이 감소될 수 있다.
예시적인 실시예들에 있어서, 도전층(350)은 도핑된 아모퍼스 실리콘을 포함할 수 있다. 예를 들면, 제2 유기층(113) 상에 아모퍼스 실리콘을 형성한 후, 불순물 도핑 공정이 진행될 수 있고, 상기 아모퍼스 실리콘은 금속과 같이 기능할 수 있다. 제1 액티브층(130) 및 제2 액티브층(135)이 아모퍼스 실리콘으로 형성되는 경우, 추가 공정 없이 도전층(350)이 제2 유기층(113) 상에 배치될 수 있다. 선택적으로, 도전층(350)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수도 있다.
다른 예시적인 실시예들에 있어서, 구동 트랜지스터(250)에서 발생되는 열을 빠르게 분산시키기 위해 기판(110)은 전도성 물질을 더 포함할 수 있다. 예를 들면, 기판(110)은 폴리비닐리덴 플루오라이드(polyvinylidene fluoride PVDF), 폴리피롤 (polypyrrole PPy)과 같은 폴리머, 금속 산화물 나노필름(metal oxide nano-film), 금속 산화물 나노 파티클(metal oxide nano-particle), 정온 계수(positive temperature coefficient PTC) 물질 등을 포함할 수 있다. 기판(110)은 상기 전도성 물질을 포함하는 전도층을 포함하거나, 상기 전도성 물질이 제1 유기층(111), 제1 베리어층(112), 제2 유기층(113) 및 제2 베리어층(114) 중 적어도 하나에 포함되는 구성을 가질 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치(700)가 도전층(350)을 포함함으로써, 구동 트랜지스터(250)에서 발생된 열을 상대적으로 빠르게 분산시킬 수 있고, 기판(110)에 포함된 전하들을 고르게 분포시킬 수 있다. 이에 따라, 구동 트랜지스터(250)로부터 발생된 열에 의해 인접한 서브 화소 영역들에 배치된 트랜지스터들이 열화되는 것을 방지할 수 있고, 유기 발광 표시 장치(700)에 포함된 트랜지스터의 신뢰성 및 수명이 개선될 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 유기 발광 표시 장치를 구비할 수 있는 다양한 디스플레이 기기들에 적용될 수 있다. 예를 들면, 본 발명은 차량용, 선박용 및 항공기용 디스플레이 장치들, 휴대용 통신 장치들, 전시용 또는 정보 전달용 디스플레이 장치들, 의료용 디스플레이 장치들 등과 같은 수많은 디스플레이 기기들에 적용 가능하다.
10, 20, 30: 서브 화소 영역 40: 화소 영역
50: 표시 영역
100, 500, 600, 700: 유기 발광 표시 장치
105: 유리 기판 110: 기판
115: 버퍼층 130: 제1 액티브층
135: 제2 액티브층 150: 게이트 절연층
170: 게이트 전극 190: 층간 절연층
200: 서브 화소 구조물 210: 제1 소스 전극
215: 제2 소스 전극 230: 제1 드레인 전극
235: 제2 드레인 전극 250: 구동 트랜지스터
255: 스위칭 트랜지스터 270: 평탄화층
290: 하부 전극 300: 절연층 구조물
300A: 제1 절연층 패턴 300B: 제2 절연층 배턴
305: 트랜치 306, 307, 308: 제1 외곽 트랜치
309: 제2 외곽 트랜치 310: 화소 정의막
330: 발광층 340: 상부 전극
350: 도전층 450: 박막 봉지 구조물
451: 제1 박막 봉지층 452: 제2 박막 봉지층
453: 제3 박막 봉지층 1115: 예비 버퍼층
1150: 예비 게이트 절연층 1190: 예비 층간 절연층

Claims (20)

  1. 복수의 서브 화소 영역들을 포함하는 표시 영역을 갖는 기판;
    상기 기판 상의 서브 화소 영역들 각각에 배치되는 구동 및 스위칭 트랜지스터들;
    상기 기판 상에 배치되고, 상기 서브 화소 영역들에 배치된 상기 구동 트랜지스터들 각각을 둘러싸는 트랜치를 포함하는 절연층 구조물; 및
    상기 절연층 구조물 상의 상기 서브 화소 영역들 각각에 배치되는 서브 화소 구조물을 포함하는 유기 발광 표시 장치.
  2. 제 1 항에 있어서, 상기 트랜치의 내측에는 상기 구동 트랜지스터가 배치되고, 상기 트랜치의 외측에는 상기 스위칭 트랜지스터가 배치되는 것을 특징으로 하는 유기 발광 표시 장치.
  3. 제 2 항에 있어서, 상기 절연층 구조물은,
    상기 트랜치의 내측에 배치되는 제1 절연층 패턴; 및
    상기 트랜치의 외측에 배치되는 제2 절연층 패턴을 포함하고,
    상기 제1 절연층 패턴과 상기 제2 절연층 패턴은 상기 트랜치에 의해 이격되어 위치하는 것을 특징으로 하는 유기 발광 표시 장치.
  4. 제 2 항에 있어서, 상기 트랜치는 상기 구동 트랜지스터의 외곽의 프로파일을 따라 형성되는 것을 특징으로 하는 유기 발광 표시 장치.
  5. 제 1 항에 있어서, 상기 트랜치는 상기 기판의 상면을 노출시키는 것을 특징으로 하는 유기 발광 표시 장치.
  6. 제 1 항에 있어서,
    상기 구동 및 스위칭 트랜지스터들 및 상기 절연층 구조물 상에 배치되는 평탄화층을 더 포함하고,
    상기 평탄화층은 상기 트랜치를 채우며 상기 기판의 상면과 접촉하는 것을 특징으로 하는 유기 발광 표시 장치.
  7. 제 6 항에 있어서, 상기 평탄화층의 열전도도는 상기 절연층 구조물의 전도도보다 작은 것을 특징으로 하는 유기 발광 표시 장치.
  8. 제 1 항에 있어서, 상기 절연층 구조물은,
    상기 기판 상에 배치되고, 상기 구동 트랜지스터들 각각을 둘러싸는 제1 개구를 갖는 버퍼층;
    상기 버퍼층 상에 배치되고, 상기 제1 개구와 중첩하며, 상기 구동 트랜지스터들 각각을 둘러싸는 제2 개구를 갖는 게이트 절연층; 및
    상기 게이트 절연층 상에 배치되고, 상기 제2 개구와 중첩하며, 상기 구동 트랜지스터들 각각을 둘러싸는 제3 개구를 갖는 층간 절연층을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  9. 제 8 항에 있어서, 상기 기판 상의 상기 서브 화소 영역들 중 하나의 서브 화소 영역에 위치하는 상기 제1, 제2 및 제3 개구들이 상기 하나의 서브 화소 영역에 위치하는 트랜치로 정의되는 것을 특징으로 하는 유기 발광 표시 장치.
  10. 제 1 항에 있어서,
    상기 복수의 서브 화소 영역들은 제1 내지 제M(단, M은 1 이상의 정수) 서브 화소 영역들을 포함하고,
    상기 구동 트랜지스터들은 상기 제1 내지 제M 서브 화소 영역들 각각에 배치되는 제1 내지 제N(단, N은 1 이상의 정수) 구동 트랜지스터들을 포함하며,
    상기 트랜치들은 상기 제1 내지 제N 구동 트랜지스터들 각각을 둘러싸는 제1 내지 제L(단, L은 1 이상의 정수) 트랜치들을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  11. 제 10 항에 있어서, 상기 제1 내지 제M 서브 화소 영역들 중 제K(단, K는 1 이상 M 이하의 정수) 서브 화소 영역에 상기 제1 내지 제N 구동 트랜지스터들 중 제J(단, J는 1 이상 N 이하의 정수) 구동 트랜지스터가 배치되고, 상기 제1 내지 제L 트랜치들 중 제I(단, I는 1 이상 L 이하의 정수) 트랜치가 상기 제J 구동 트랜지스터를 둘러싸는 것을 특징으로 하는 유기 발광 표시 장치.
  12. 제 1 항에 있어서, 상기 절연층 구조물은,
    상기 기판 상의 서브 화소 영역들 각각의 경계를 따라 위치하는 제1 외곽 트랜치를 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  13. 제 12항에 있어서, 상기 제1 외곽 트랜치들은 서로 중첩하지 않고, 서로 이격되어 위치하는 것을 특징으로 하는 유기 발광 표시 장치.
  14. 제 1 항에 있어서,
    상기 복수의 서브 화소 영역들은 제1 내지 제M(단, M은 1 이상의 정수) 서브 화소 영역들을 포함하고,
    상기 제1 내지 제M 서브 화소 영역들 중 제K-1, 제K 및 제K+1(단, K는 1 이상 M 이하의 정수) 서브 화소 영역들이 제H(단, H는 1 이상 M/3 이하의 정수) 화소 영역으로 정의되고,
    상기 절연층 구조물은,
    상기 화소 영역들 각각의 경계를 따라 위치하는 제2 외곽 트랜치들을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  15. 제 14 항에 있어서, 상기 제2 외곽 트랜치들은 서로 중첩하지 않고, 서로 이격되어 위치하는 것을 특징으로 하는 유기 발광 표시 장치.
  16. 제 1 항에 있어서, 상기 기판은,
    제1 유기층;
    상기 제1 유기층 상에 배치되는 제1 베리어층;
    상기 제1 베리어층 상에 배치되는 제2 유기층; 및
    상기 제2 유기층 상에 배치되는 제2 베리어층을 포함하고,
    상기 트랜치와 중첩하여 위치하는 상기 제2 베리어층의 상면이 상기 트랜치에 의해 노출되는 것을 특징으로 하는 유기 발광 표시 장치.
  17. 제 16 항에 있어서,
    상기 제2 유기층과 상기 제2 베리어층 사이에 개재되는 도전층을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  18. 제 1 항에 있어서, 상기 서브 화소 구조물은,
    상기 절연층 구조물 상에 배치되는 하부 전극;
    상기 하부 전극 상에 배치되는 발광층; 및
    상기 발광층 상에 배치되는 상부 전극을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  19. 제 1 항에 있어서,
    상기 서브 화소 구조물 상에 배치되는 박막 봉지 구조물을 더 포함하고,
    상기 기판과 상기 박막 봉지 구조물은 가요성을 갖는 것을 특징으로 하는 유기 발광 표시 장치.
  20. 제 19 항에 있어서, 상기 박막 봉지 구조물은,
    상기 서브 화소 구조물 상에 배치되고, 무기 물질을 포함하는 제1 박막 봉지층;
    상기 제1 박막 봉지층 상에 배치되고, 유기 물질을 포함하는 제2 박막 봉지층; 및
    상기 제2 박막 봉지층 상에 배치되고, 상기 무기 물질을 포함하는 제3 박막 봉지층을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
KR1020180010164A 2018-01-26 2018-01-26 유기 발광 표시 장치 KR102523340B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180010164A KR102523340B1 (ko) 2018-01-26 2018-01-26 유기 발광 표시 장치
US16/174,486 US10553660B2 (en) 2018-01-26 2018-10-30 Light emitting display device
CN201910070185.6A CN110085627A (zh) 2018-01-26 2019-01-24 发光显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180010164A KR102523340B1 (ko) 2018-01-26 2018-01-26 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20190091395A true KR20190091395A (ko) 2019-08-06
KR102523340B1 KR102523340B1 (ko) 2023-04-20

Family

ID=67392364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180010164A KR102523340B1 (ko) 2018-01-26 2018-01-26 유기 발광 표시 장치

Country Status (3)

Country Link
US (1) US10553660B2 (ko)
KR (1) KR102523340B1 (ko)
CN (1) CN110085627A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148705B (zh) * 2018-08-22 2020-03-24 武汉华星光电技术有限公司 一种oled基板的制备方法及oled基板
KR20210011783A (ko) * 2019-07-23 2021-02-02 삼성전자주식회사 트랜지스터를 구비하는 반도체 소자
CN111613624B (zh) * 2020-05-18 2022-08-05 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法
CN111710770B (zh) * 2020-06-29 2021-12-07 京东方科技集团股份有限公司 一种显示面板及其制备方法和显示装置
CN113451377B (zh) * 2021-06-25 2022-12-09 京东方科技集团股份有限公司 显示面板、显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261408A (ja) * 2005-03-17 2006-09-28 Ricoh Co Ltd 半導体装置及びそれを用いた画像表示装置
KR20070009967A (ko) * 2004-05-13 2007-01-19 가부시키가이샤 알박 표시장치, 표시 장치의 제조 방법
KR20120031363A (ko) * 2010-09-24 2012-04-03 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20140080211A (ko) * 2012-12-20 2014-06-30 삼성디스플레이 주식회사 박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법
KR20140136786A (ko) * 2013-05-21 2014-12-01 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR20160098601A (ko) * 2015-02-09 2016-08-19 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막 트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
KR20170078909A (ko) * 2015-12-29 2017-07-10 삼성디스플레이 주식회사 유기 발광 표시 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101302619B1 (ko) 2006-06-30 2013-09-03 엘지디스플레이 주식회사 유기전계 발광표시장치
KR20120077473A (ko) 2010-12-30 2012-07-10 삼성모바일디스플레이주식회사 플렉서블 기판 및 상기 플렉서블 기판을 포함하는 표시 장치
KR102081289B1 (ko) 2013-05-31 2020-02-26 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6569549B2 (ja) * 2015-05-01 2019-09-04 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置の製造方法
KR102462238B1 (ko) 2015-05-29 2022-11-02 엘지디스플레이 주식회사 유기발광표시장치
KR102424054B1 (ko) 2015-12-04 2022-07-25 삼성디스플레이 주식회사 유기 발광 디스플레이 장치의 소비전력 감소를 위한 구동전압 설정 방법
KR102598739B1 (ko) 2015-12-16 2023-11-03 엘지디스플레이 주식회사 플렉서블 표시장치
JP2019008962A (ja) * 2017-06-23 2019-01-17 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル及び有機ｅｌ表示パネルの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070009967A (ko) * 2004-05-13 2007-01-19 가부시키가이샤 알박 표시장치, 표시 장치의 제조 방법
JP2006261408A (ja) * 2005-03-17 2006-09-28 Ricoh Co Ltd 半導体装置及びそれを用いた画像表示装置
KR20120031363A (ko) * 2010-09-24 2012-04-03 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20140080211A (ko) * 2012-12-20 2014-06-30 삼성디스플레이 주식회사 박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법
KR20140136786A (ko) * 2013-05-21 2014-12-01 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR20160098601A (ko) * 2015-02-09 2016-08-19 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막 트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
KR20170078909A (ko) * 2015-12-29 2017-07-10 삼성디스플레이 주식회사 유기 발광 표시 장치

Also Published As

Publication number Publication date
CN110085627A (zh) 2019-08-02
US10553660B2 (en) 2020-02-04
KR102523340B1 (ko) 2023-04-20
US20190237526A1 (en) 2019-08-01

Similar Documents

Publication Publication Date Title
US10651265B2 (en) Organic light emitting display device
US10170525B2 (en) Organic light emitting display device
KR102538983B1 (ko) 유기 발광 표시 장치
US10937838B2 (en) Organic light emitting display device
US9761838B2 (en) Display device having a conductive line with at least one opening
KR102447451B1 (ko) 유기 발광 표시 장치
KR102523340B1 (ko) 유기 발광 표시 장치
KR20190100554A (ko) 유기 발광 표시 장치
KR102504436B1 (ko) 유기 발광 표시 장치
KR20160059501A (ko) 유기 발광 표시 장치
KR20170119801A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102525343B1 (ko) 유기 발광 표시 장치
KR102560393B1 (ko) 유기 발광 표시 장치
EP3316312B1 (en) Display device having emitting areas
KR20160015433A (ko) 유기 발광 표시 장치
US11081538B2 (en) Organic light emitting diode display device having a circuit structure buried in a substrate thereof
KR20170078909A (ko) 유기 발광 표시 장치
KR20200093718A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102591727B1 (ko) 정전기 방지 다이오드 및 정전기 방지 구조물을 포함하는 유기 발광 표시 장치
KR102591549B1 (ko) 유기 발광 표시 장치
KR20150011868A (ko) 유기발광다이오드소자 및 이의 제조방법
EP2197061A2 (en) Organic light emitting diode display
KR101622563B1 (ko) 상부발광 방식 유기전계 발광소자
KR102525989B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20210040203A (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)