KR102591727B1 - 정전기 방지 다이오드 및 정전기 방지 구조물을 포함하는 유기 발광 표시 장치 - Google Patents

정전기 방지 다이오드 및 정전기 방지 구조물을 포함하는 유기 발광 표시 장치 Download PDF

Info

Publication number
KR102591727B1
KR102591727B1 KR1020160118010A KR20160118010A KR102591727B1 KR 102591727 B1 KR102591727 B1 KR 102591727B1 KR 1020160118010 A KR1020160118010 A KR 1020160118010A KR 20160118010 A KR20160118010 A KR 20160118010A KR 102591727 B1 KR102591727 B1 KR 102591727B1
Authority
KR
South Korea
Prior art keywords
pattern
gate
active
gate electrode
light emitting
Prior art date
Application number
KR1020160118010A
Other languages
English (en)
Other versions
KR20180030341A (ko
Inventor
김정현
김연홍
안기완
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160118010A priority Critical patent/KR102591727B1/ko
Priority to US15/638,961 priority patent/US10319711B2/en
Publication of KR20180030341A publication Critical patent/KR20180030341A/ko
Application granted granted Critical
Publication of KR102591727B1 publication Critical patent/KR102591727B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

유기 발광 표시 장치는 복수의 화소 구조물들이 배치되는 화소 영역 및 화소 영역을 둘러싸며 화소 구조물들과 전기적으로 연결되는 복수의 배선들이 배치되는 주변 영역을 갖는 기판, 기판 상의 주변 영역에 배치되고, 제1 폭을 갖는 제1 배선, 제1 배선 상에서 교차하여 배치되고, 제1 폭보다 작은 제2 폭을 갖는 제2 배선, 제1 배선과 이격하여 배치되고, 제2 폭보다 큰 제3 폭을 갖는 제3 배선, 제1 배선, 제2 배선 및 제3 배선을 전기적으로 연결시키고, 기판 상의 주변 영역에 배치되고, 제1 영역, 제1 영역과 이격되는 제2 영역 및 제1 및 제2 영역들 사이에 위치하는 제3 영역을 갖는 액티브 패턴, 액티브 패턴 상의 제3 영역에 배치되는 게이트 패턴 및 게이트 패턴 상에 배치되고, 제1 영역의 일부 및 제3 영역의 일부와 중첩되며, 게이트 패턴 및 액티브 패턴을 전기적으로 연결시키는 연결 패턴을 각기 포함하는 정전기 방지 다이오드들을 갖는 정전기 방지 구조물을 포함할 수 있다. 이에 따라, 정전기가 화소 영역으로 침투하는 것을 방지할 수 있고, 유기 발광 표시 장치의 불량을 상대적으로 줄일 수 있다.

Description

정전기 방지 다이오드 및 정전기 방지 구조물을 포함하는 유기 발광 표시 장치{ELECTROSTATIC PROTECTION DIODE AND ORGANIC LIGHT EMITTING DISPLAY DEVICE INCLUDING ELECTROSTATIC PROTECTION STRUCTURE}
본 발명은 정전기 방지 다이오드에 관한 것이다. 보다 상세하게는, 본 발명은 정전기 방지 구조물을 포함하는 표시 장치에 관한 것이다.
평판 표시 장치는 경량 및 박형 등의 특성으로 인하여, 음극선관 표시 장치를 대체하는 표시 장치로서 사용되고 있다. 이러한 평판 표시 장치의 대표적인 예로서 액정 표시 장치와 유기 발광 표시 장치가 있다. 이 중, 유기 발광 표시 장치는 액정 표시 장치에 비하여 휘도 특성 및 시야각 특성이 우수하고 백라이트를 필요로 하지 않아 초박형으로 구현할 수 있다는 장점이 있다. 이러한 유기 발광 표시 장치는 유기 박막에 음극과 양극을 통하여 주입된 전자와 정공이 재결합하여 여기자를 형성하고, 형성된 여기자로부터의 에너지에 의해 특정한 파장의 빛이 발생되는 현상을 이용한다.
유기 발광 표시 장치의 제조 공정 상에서 발생된 정전기가 유기 발광 표시 장치에 포함된 배선들을 통해 복수의 화소 구조물들이 배치된 화소 영역으로 침투할 수 있다. 이러한 경우, 상기 정전기에 의해 상기 화소 구조물들이 손상될 수 있고, 유기 발광 표시 장치의 불량을 야기시킬 수 있다.
본 발명의 일 목적은 정전기 방지 다이오드를 제공하는 것이다.
본 발명의 다른 목적은 정전기 방지 구조물을 포함하는 유기 발광 표시 장치를 제공하는 것이다.
그러나, 본 발명이 상술한 목적들에 의해 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 정전기 방지 다이오드는 제1 영역, 상기 제1 영역과 이격되는 제2 영역 및 상기 제1 및 제2 영역들 사이에 위치하는 제3 영역을 갖는 액티브 패턴, 상기 액티브 패턴 상의 제3 영역에 배치되는 게이트 패턴 및 상기 게이트 패턴 상에 배치되고, 상기 액티브 패턴의 제1 영역의 일부 및 제3 영역의 일부와 중첩되며, 상기 게이트 패턴 및 상기 액티브 패턴을 전기적으로 연결시키는 연결 패턴을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 액티브 패턴을 덮는 게이트 절연 패턴 및 상기 게이트 절연층 및 상기 게이트 패턴 상에 배치되고, 상기 게이트 패턴을 덮는 층간 절연 패턴을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 연결 패턴은 상기 게이트 패턴의 상면의 일부, 상기 게이트 패턴의 측면의 일부 및 상기 액티브 패턴의 상면의 일부와 동시에 접촉될 수 있다.
전술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치는 복수의 화소 구조물들이 배치되는 화소 영역 및 상기 화소 영역을 둘러싸며 상기 화소 구조물들과 전기적으로 연결되는 복수의 배선들이 배치되는 주변 영역을 갖는 기판, 상기 기판 상의 주변 영역에 배치되고, 제1 폭을 갖는 제1 배선, 상기 제1 배선 상에서 교차하여 배치되고, 상기 제1 폭보다 작은 제2 폭을 갖는 제2 배선, 상기 제1 배선과 이격하여 배치되고, 상기 제2 폭보다 큰 제3 폭을 갖는 제3 배선, 상기 제1 배선, 상기 제2 배선 및 상기 제3 배선을 전기적으로 연결시키고, 상기 기판 상의 주변 영역에 배치되고, 제1 영역, 상기 제1 영역과 이격되는 제2 영역 및 상기 제1 및 제2 영역들 사이에 위치하는 제3 영역을 갖는 액티브 패턴, 상기 액티브 패턴 상의 제3 영역에 배치되는 게이트 패턴 및 상기 게이트 패턴 상에 배치되고, 상기 제1 영역의 일부 및 제3 영역의 일부와 중첩되며, 상기 게이트 패턴 및 상기 액티브 패턴을 전기적으로 연결시키는 연결 패턴을 각기 포함하는 정전기 방지 다이오드들을 갖는 정전기 방지 구조물을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 액티브 패턴은 상기 기판의 상면에 평행한 제1 방향으로 연장되고, 상기 액티브 패턴의 제1 말단부는 상기 제1 배선의 일부와 중첩되며, 상기 액티브 패턴의 제1 말단부와 반대되는 제2 말단부는 상기 제3 배선의 일부와 중첩될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 배선 및 상기 제3 배선은 상기 제1 방향에 직교하는 제2 방향으로 연장하고, 상기 제2 배선은 상기 액티브 패턴과 이격하여 상기 제1 방향으로 연장할 수 있다.
예시적인 실시예들에 있어서, 상기 게이트 패턴은 제1 내지 제5 게이트 패턴들을 포함하고, 상기 제1 내지 제5 게이트 패턴들은 상기 액티브 패턴 상에서 중첩하여 배치되며, 서로 이격하여 위치할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 게이트 패턴은 상기 제1 배선과 인접하여 배치되고, 상기 제5 게이트 패턴은 상기 제3 배선과 인접하여 배치되며, 상기 제2 내지 제4 게이트 패턴들은 상기 제1 및 제5 게이트 패턴들 사이에 순차적으로 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 연결 패턴은 제1 내지 제4 연결 패턴들을 포함하고, 상기 제1 내지 제4 연결 패턴들 각각은 상기 제1, 제2, 제4 및 제5 게이트 패턴들 각각 상에서 중첩하여 배치되며, 서로 이격하여 위치할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 연결 패턴은 상기 제1 배선의 일부, 상기 액티브 패턴의 일부 및 상기 제1 게이트 패턴의 일부와 중첩하며, 상기 제4 연결 패턴은 상기 제3 배선의 일부, 상기 액티브 패턴의 일부 및 상기 제5 게이트 패턴의 일부와 중첩하고, 상기 제2 연결 패턴은 상기 액티브 패턴의 일부 및 상기 제2 게이트 패턴의 일부와 중첩하며, 상기 제3 연결 패턴은 상기 액티브 패턴의 일부 및 상기 제4 게이트 패턴의 일부와 중첩할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 배선은 상기 제1 방향으로 연장하는 제1 연장부, 상기 제1 연장부로부터 상기 제2 방향으로 돌출된 제2 연장부를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 연장부는 상기 제1 내지 제4 연결 패턴들과 동일한 층에 배치되며, 상기 제2 연결 패턴과 제3 연결 패턴 사이에 개재될 수 있다.
예시적인 실시예들에 있어서, 상기 제2 연장부는 상기 제3 게이트 패턴의 일부 상기 액티브 패턴의 일부와 중첩될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 배선은 고전원 전압 배선이고, 상기 제3 배선은 저전원 전압 배선이며, 상기 제2 배선은 스캔 배선, 데이터 배선, 초기화 신호 배선 또는 발광 신호 배선일 수 있다.
예시적인 실시예들에 있어서, 상기 제1 두께 및 상기 제3 두께는 동일할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 배선 및 상기 제3 배선은 상기 게이트 패턴과 동일한 물질을 사용하여 동시에 형성되고, 상기 제2 배선은 상기 연결 패턴과 동일한 물질을 사용하여 동시에 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 화소 구조물들 각각은 상기 기판 상의 상기 화소 영역에 배치되는 반도체 소자, 상기 반도체 소자 상에 배치되는 하부 전극, 상기 하부 전극 상에 배치되는 발광층 및 상기 발광층 상에 배치되는 상부 전극을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 반도체 소자는 상기 기판 상의 화소 영역에 배치되는 액티브층, 상기 액티브층을 덮는 게이트 절연층, 상기 게이트 절연층 상에 배치되는 게이트 전극, 상기 게이트 전극을 덮는 층간 절연층, 상기 층간 절연층 상에 배치되는 소스 및 드레인 전극들을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 액티브 패턴을 덮는 게이트 절연 패턴 및 상기 게이트 절연층 및 상기 게이트 패턴 상에 배치되고, 상기 게이트 패턴을 덮는 층간 절연 패턴을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 액티브층은 상기 액티브 패턴과 동일한 물질을 사용하여 동시에 형성되고, 상기 게이트 절연층은 상기 게이트 절연 패턴과 동일한 물질을 사용하여 동시에 형성되며, 상기 게이트 전극은 상기 게이트 전극 패턴과 동일한 물질을 사용하여 동시에 형성되고, 상기 층간 절연층은 상기 층간 절연 패턴과 동일한 물질을 사용하여 동시에 형성되며, 상기 소스 및 드레인 전극들은 상기 연결 패턴과 동일한 물질을 사용하여 동시에 형성될 수 있다.
본 발명의 예시적인 실시예들에 따른 정전기 방지 다이오드는 하나의 콘택홀을 포함함으로써 정전기 방지 다이오드의 폭이 상대적으로 줄어들 수 있다. 따라서, 정전기 방지 다이오드의 폭이 상대적으로 감소될 수 있다.
본 발명의 예시적인 실시예들에 따른 정전기 방지 다이오드의 제조 방법에 있어서, 콘택홀들의 개수가 상대적으로 감소되기 때문에 정전기 방지 다이오드의 제조 비용이 감소될 수 있다.
본 발명의 예시적인 실시예들에 따른 정전기 방지 구조물에 포함된 제1 내지 제5 정전기 방지 다이오드들 각각은 하나의 콘택홀을 포함함으로써 정전기 방지 구조물의 제1 방향으로의 폭이 상대적으로 줄어들 수 있다. 즉, 제1 배선과 제3 배선 사이의 공간이 감소될 수 있다. 따라서, 정전기 방지 구조물의 폭이 상대적으로 감소됨에 따라 정전기 방지 구조물들이 유기 발광 표시 장치에 배치될 경우, 상대적으로 감소된 폭을 갖는 정전기 방지 구조물들이 배치되는 공간이 감소됨으로써 유기 발광 표시 장치의 주변 영역이 상대적으로 줄어들 수 있다. 또는, 유기 발광 표시 장치가 제한된 공간에 상대적으로 많은 개수의 정전기 방지 구조물들을 포함할 수 있고, 상기 정전기가 정전기 방지 구조물들을 통해 용이하게 유기 발광 표시 장치의 외부로 방출됨으로써 상기 정전기가 화소 영역으로 침투하는 것을 방지할 수 있다. 이에 따라, 유기 발광 표시 장치의 불량을 상대적으로 줄일 수 있다.
본 발명의 예시적인 실시예들에 따른 정전기 방지 구조물을 포함하는 유기 발광 표시 장치의 제조 방법에 있어서, 콘택홀들의 개수가 상대적으로 감소되기 때문에 정전기 방지 구조물을 포함하는 유기 발광 표시 장치의 제조 비용이 감소될 수 있다.
다만, 본 발명의 효과가 상술한 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1 내지 도 4는 본 발명의 예시적인 실시예들에 따른 정전기 방지 다이오드를 나타내는 레이아웃 도면들이다.
도 5는 도 4의 정전기 방지 다이오드를I-I'라인을 따라 절단한 단면도이다.
도 6 내지 도 8은 본 발명의 예시적인 실시예들에 따른 정전기 방지 다이오드의 제조 방법을 나타내는 단면도들이다.
도 9는 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 평면도이다.
도 10은 내지 도 13은 도 9의 표시 장치의'A'부분을 확대 도시하여 유기 발광 표시 장치에 포함된 정전기 방지 구조물을 설명하기 위한 레이아웃 도면들이다.
도 14는 도 13의 I-I'라인을 따라 절단한 단면도이다.
도 15는 도 13의 유기 발광 표시 장치에 포함된 화소 구조물을 설명하기 위한 단면도이다.
도 16 내지 도 20은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법을 나타내는 단면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 예시적인 실시예들에 따른 정전기 방지 다이오드, 정전기 방지 다이오드의 제조 방법, 정전기 방지 구조물을 포함하는 유기 발광 표시 장치 및 정전기 방지 구조물을 포함하는 유기 발광 표시 장치의 제조 방법에 대하여 상세하게 설명한다. 첨부한 도면들에 있어서, 동일하거나 유사한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1 내지 도 4는 본 발명의 예시적인 실시예들에 따른 정전기 방지 다이오드를 나타내는 레이아웃 도면들이고, 도 5는 도 4의 정전기 방지 다이오드를 I-I'라인을 따라 절단한 단면도이다.
도 1 내지 도 5를 참조하면, 정전기 방지 다이오드(100)는 기판(110), 액티브 패턴(132), 게이트 절연 패턴(152), 게이트 전극 패턴(172), 층간 절연 패턴(192) 및 연결 패턴(212)을 포함할 수 있다.
투명한 재료를 포함하는 기판(110)이 제공될 수 있다. 기판(110)은 석영 기판, 합성 석영(synthetic quartz) 기판, 불화칼슘(calcium fluoride) 기판, 불소가 도핑된 석영(F-doped quartz) 기판, 소다라임(sodalime) 유리 기판, 무알칼리(non-alkali) 유리 기판 등과 같은 경질의 기판 또는 폴리이미드 기판과 같은 연성을 갖는 투명 수지 기판을 포함할 수 있다.
기판(110) 상에 액티브 패턴(132)이 배치될 수 있다. 액티브 패턴(132)은 제1 영역, 제2 영역 및 제3 영역을 포함할 수 있다. 상기 제1 영역은 상기 제2 영역과 이격하여 위치할 수 있고, 상기 제3 영역은 상기 제1 영역과 상기 제2 영역 사이에 위치할 수 있다. 액티브 패턴(132)은 산화물 반도체, 무기물 반도체(예를 들면, 아몰퍼스 실리콘(amorphous silicon), 폴리 실리콘(poly silicon)) 또는 유기물 반도체 등을 포함할 수 있다.
기판(110) 및 액티브 패턴(132) 상에 게이트 절연 패턴(152)이 배치될 수 있다. 게이트 절연 패턴(152)은 액티브 패턴(132)을 덮으며 기판(110) 상에 전체적으로 배치될 수 있다. 예를 들면, 게이트 절연 패턴(152)은 액티브 패턴(132)을 충분히 덮을 수 있으며, 액티브 패턴(132)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 게이트 절연 패턴(152)은 기판(110) 상에서 액티브 패턴(132)을 덮으며, 균일한 두께로 액티브 패턴(132)의 프로파일을 따라 배치될 수 있다. 게이트 절연 패턴(152)은 유기 물질 또는 무기 물질을 포함할 수 있다. 예시적인 실시예들에 있어서, 게이트 절연 패턴(152)은 실리콘 화합물, 금속 산화물 등과 같은 무기 물질을 포함할 수 있다. 예를 들면, 게이트 절연 패턴(152)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy), 실리콘 산탄화물(SiOxCy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 탄탈륨 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx) 또는 티타늄 산화물(TiOx) 등으로 구성될 수 있다.
게이트 절연 패턴(152) 상의 상기 제3 영역에 게이트 전극 패턴(172)이 배치될 수 있다. 게이트 전극 패턴(172)은 게이트 절연 패턴(152) 중에서 하부에 액티브 패턴(132)이 위치하는 부분 상에 배치될 수 있다. 게이트 전극 패턴(172)은 금속, 합금, 금속 질화물, 도전성 금속 산화물 또는 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 게이트 전극 패턴(172)은 금(Au), 은(Ag), 알루미늄(Al), 백금(Pt), 니켈(Ni), 티타늄(Ti), 팔라듐(Pd), 마그네슘(Mg), 칼슘(Ca), 리튬(Li), 크롬(Cr), 탄탈륨(Ta), 몰리브데늄(Mo), 스칸듐(Sc), 네오디뮴(Nd), 이리듐(Ir), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlNx), 은을 함유하는 합금, 텅스텐(W), 텅스텐 질화물(WNx), 구리를 함유하는 합금, 몰리브데늄을 함유하는 합금, 티타늄 질화물(TiNx), 탄탈륨 질화물(TaNx), 스트론튬 루테늄 산화물(SrRuxOy), 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등으로 구성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 게이트 전극 패턴(172)은 복수의 층들로 구성될 수도 있다.
게이트 절연 패턴(152) 및 게이트 전극 패턴(172) 상에 층간 절연 패턴(192)이 배치될 수 있다. 층간 절연 패턴(192)은 게이트 전극 패턴(172)을 덮으며 게이트 절연 패턴(152) 상에 전체적으로 배치될 수 있다. 예를 들면, 층간 절연 패턴(192)은 게이트 절연 패턴(152) 상에서 게이트 전극 패턴(172)을 충분히 덮을 수 있으며, 게이트 전극 패턴(170)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 층간 절연 패턴(192)은 게이트 절연 패턴(152) 상에서 게이트 전극 패턴(172)을 덮으며, 균일한 두께로 게이트 전극 패턴(172)의 프로파일을 따라 배치될 수 있다. 층간 절연 패턴(192)은 유기 물질 또는 무기 물질을 포함할 수 있다. 예시적인 실시예들에 있어서, 층간 절연 패턴(192)은 실리콘 화합물, 금속 산화물 등과 같은 무기 물질을 포함할 수 있다.
연결 패턴(212)은 층간 절연 패턴(192) 상에 배치될 수 있다. 예시적인 실시예들에 있어서, 연결 패턴(212)은 액티브 패턴(132)의 제1 영역의 일부 및 제3 영역의 일부와 중첩될 수 있다. 다시 말하면, 연결 패턴(212)은 게이트 전극 패턴(172)의 일부 및 액티브 패턴(132)의 일부와 중첩될 수 있다. 연결 패턴(212)은 층간 절연 패턴(192) 및 게이트 절연 패턴(152)의 일부를 제거하여 형성된 콘택홀을 통해 게이트 전극 패턴(172)의 일부 및 액티브 패턴(132)의 일부와 직접적으로 접촉할 수 있다. 예를 들면, 연결 패턴(212)은 게이트 전극 패턴(172)의 상면의 일부, 게이트 전극 패턴(172)의 측면의 일부 및 액티브 패턴(132)의 상면의 일부와 동시에 접촉될 수 있다. 즉, 연결 패턴(212)은 상기 콘택홀을 통해 게이트 전극 패턴(172) 및 액티브 패턴(132)과 동시에 접촉할 수 있고, 연결 패턴(212)은 게이트 전극 패턴(172)과 액티브 패턴(132)을 전기적으로 연결시킬 수 있다. 연결 패턴(212)은 금속, 합금, 금속 질화물, 도전성 금속 산화물 또는 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 연결 패턴(212)은 복수의 층들로 구성될 수도 있다.
예를 들면, 종래의 정전기 방지 다이오드는 제1 및 제2 콘택홀들을 가질 수 있다. 상기 제1 콘택홀은 층간 절연 패턴의 일부를 제거하여 액티브 패턴의 제3 영역에 형성될 수 있고, 게이트 전극 패턴의 일부를 노출시킬 수 있다. 또한, 상기 제2 콘택홀은 층간 절연 패턴 및 게이트 절연 패턴의 일부를 제거하여 액티브 패턴의 제1 영역에 형성될 수 있고, 액티브 패턴의 일부를 노출시킬 수 있다. 이러한 경우, 상기 제1 및 제2 콘택홀을 형성하는 과정에서 공정 마진 때문에 기판에 평행한 제1 방향(D1)으로 연장하는 정전기 방지 다이오드의 폭이 증가될 수 있다. 따라서, 상기 정전기 방지 다이오드의 폭이 증가함에 따라 상기 정전기 방지 다이오드들이 유기 발광 표시 장치에 배치될 경우, 상대적으로 증가된 폭을 갖는 정전기 방지 다이오드들이 배치될 수 있는 공간을 확보하기 위해 상기 유기 발광 표시 장치의 주변 영역(예를 들어, 복수의 배선들이 배치된 데드 스페이스)이 증가될 수 있다. 또는, 상기 유기 발광 표시 장치의 한정된 공간 때문에 상기 유기 발광 표시 장치가 상대적으로 적은 개수의 상기 정전기 방지 다이오드들을 포함하는 경우, 정전기가 유기 발광 표시 장치의 외부로 방출되지 못하고, 상기 정전기가 복수의 화소 구조물들이 배치된 표시 영역으로 침투할 수 있다. 이에 따라, 상기 유기 발광 표시 장치의 불량을 야기시킬 수 있다.
본 발명의 예시적인 실시예들에 따른 정전기 방지 다이오드(100)는 하나의 콘택홀을 포함함으로써 정전기 방지 다이오드(100)의 폭이 상대적으로 줄어들 수 있다. 따라서, 정전기 방지 다이오드(100)의 폭이 상대적으로 감소됨에 따라 정전기 방지 다이오드들(100)이 유기 발광 표시 장치에 배치될 경우, 상대적으로 감소된 폭을 갖는 정전기 방지 다이오드들(100)이 배치되는 공간이 감소됨으로써 상기 유기 발광 표시 장치의 상기 주변 영역이 상대적으로 줄어들 수 있다. 또는, 상기 유기 발광 표시 장치가 제한된 공간에 상대적으로 많은 개수의 정전기 방지 다이오드들(100)을 포함할 수 있고, 정전기가 정전기 방지 다이오드들(100)을 통해 용이하게 상기 유기 발광 표시 장치의 외부로 방출됨으로써 상기 정전기가 상기 화소 영역으로 침투하는 것을 방지할 수 있다. 이에 따라, 상기 유기 발광 표시 장치의 불량을 상대적으로 줄일 수 있다.
도 6 내지 도 8은 본 발명의 예시적인 실시예들에 따른 정전기 방지 다이오드의 제조 방법을 나타내는 단면도들이다.
도 6을 참조하면, 투명한 재료를 포함하는 기판(110)이 제공될 수 있다. 기판(110)은 석영 기판, 합성 석영 기판, 불화칼슘 기판, 불소가 도핑된 석영 기판, 소다라임 유리 기판, 무알칼리 유리 기판 등과 같은 경질의 기판 또는 폴리이미드 기판과 같은 연성을 갖는 투명 수지 기판을 사용하여 형성될 수 있다.
기판(110) 상에 액티브 패턴(132)이 형성될 수 있다. 액티브 패턴(132)은 제1 영역, 제2 영역 및 제3 영역을 포함할 수 있다. 상기 제1 영역은 상기 제2 영역과 이격하여 위치할 수 있고, 상기 제3 영역은 상기 제1 영역과 상기 제2 영역 사이에 위치할 수 있다. 액티브패턴(130)은 산화물 반도체, 무기물반도체 또는 유기물 반도체등을 사용하여 형성될 수 있다.
기판(110) 및 액티브 패턴(132) 상에 게이트 절연 패턴(152)이 형성될 수 있다. 게이트 절연 패턴(152)은 액티브 패턴(132)을 덮으며 기판(110) 상에 전체적으로 형성될 수 있다. 예를 들면, 게이트 절연 패턴(152)은 액티브 패턴(132)을 충분히 덮을 수 있으며, 액티브 패턴(132)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 게이트절연 패턴(152)은 기판(110) 상에서 액티브 패턴(132)을 덮으며, 균일한 두께로 액티브 패턴(132)의 프로파일을 따라 형성될 수 있다. 게이트 절연 패턴(152)은 유기 물질 또는 무기 물질을 포함할 수 있다. 예시적인 실시예들에 있어서, 게이트 절연 패턴(152)은 실리콘 화합물, 금속 산화물등과 같은 무기 물질을 사용하여 형성될 수 있다.
게이트 절연 패턴(152) 상의 상기 제3 영역에 게이트 전극 패턴(172)이 형성될 수 있다. 게이트 전극 패턴(172)은 게이트 절연 패턴(152) 중에서 하부에 액티브 패턴(132)이 위치하는 부분 상에 형성될 수 있다. 게이트 전극 패턴(172)은 금속, 합금, 금속 질화물, 도전성 금속 산화물 또는 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 게이트 전극 패턴(172)은 복수의 층들로 형성될 수도 있다.
게이트 절연 패턴(152) 및 게이트 전극 패턴(172)상에 층간 절연 패턴(192)이 형성될 수 있다. 층간 절연 패턴(192)은 게이트 전극 패턴(172)을 덮으며 게이트 절연 패턴(152) 상에 전체적으로 형성될 수 있다. 예를 들면, 층간 절연 패턴(192)은 게이트 절연 패턴(152) 상에서 게이트 전극 패턴(172)을 충분히 덮을 수 있으며, 게이트 전극 패턴(170)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 층간 절연 패턴(192)은 게이트 절연 패턴(152) 상에서 게이트 전극 패턴(172)을 덮으며, 균일한 두께로 게이트 전극 패턴(172)의 프로파일을 따라 형성될 수 있다. 층간 절연 패턴(192)은 유기 물질 또는 무기 물질을 포함할 수 있다. 예시적인 실시예들에 있어서, 층간 절연 패턴(192)은 실리콘 화합물, 금속 산화물 등과 같은 무기 물질을사용하여 형성될 수 있다.
도 7을 참조하면, 콘택홀(215)이 액티브 패턴(132)의 제1 영역의 일부 및 제3 영역의 일부와 중첩되어 형성될 수 있다. 다시 말하면, 콘택홀(215)은 게이트 전극 패턴(172)의 일부 및 액티브 패턴(132)의 일부와 중첩되어 형성될 수 있다. 콘택홀(215)은 층간 절연 패턴(192) 및 게이트 절연 패턴(152)의 일부를 제거하여 형성될 수 있고, 콘택홀(215)을 통해 게이트 전극 패턴(172)의 일부 및 액티브 패턴(132)의 일부가 노출될 수 있다. 예를 들면, 콘택홀(215)은 게이트 전극 패턴(172)의 상면의 일부, 게이트 전극 패턴(172)의 측면의 일부 및 액티브 패턴(132)의 상면의 일부를 동시에 노출시킬 수 있다.
도 8을 참조하면, 연결 패턴(212)은 층간 절연 패턴(192) 상에 형성될 수 있다. 예시적인 실시예들에 있어서, 연결 패턴(212)은 액티브 패턴(132)의 제1 영역의 일부 및 제3 영역의 일부와 중첩될 수 있다. 다시 말하면, 연결 패턴(212)은 게이트 전극 패턴(172)의 일부 및 액티브 패턴(132)의 일부와 중첩될 수 있다. 연결 패턴(212)은 콘택홀(215)을 통해 게이트 전극 패턴(172)의 일부 및 액티브 패턴(132)의 일부와 직접적으로 접촉할 수 있다. 예를 들면, 연결 패턴(212)은 게이트 전극 패턴(172)의 상면의 일부, 게이트 전극 패턴(172)의 측면의 일부 및 액티브 패턴(132)의 상면의 일부와 동시에 접촉될 수 있다. 즉, 연결 패턴(212)은 콘택홀(215) 게이트 전극 패턴(172) 및 액티브 패턴(132)과 동시에 접촉할 수 있고, 연결 패턴(212)은 게이트 전극 패턴(172)과 액티브 패턴(132)을 전기적으로 연결시킬 수 있다. 연결 패턴(212)은 금속, 합금, 금속 질화물, 도전성 금속 산화물 또는 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 연결 패턴(212)은 복수의 층들로 구성될 수도 있다. 이에 따라, 도 5에 정전기 방지 다이오드(100)가 형성될 수 있다.
본 발명의 예시적인 실시예들에 따른 정전기 방지 다이오드(100)의 제조 방법에 있어서, 콘택홀들(215)의 개수가상대적으로 감소되기 때문에 정전기방지 다이오드(100)의 제조 비용이 감소될 수 있다.
도 9는 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 평면도이다.
도 9를 참조하면, 유기 발광 표시 장치(500)는 화소 영역(10) 및 화소 영역(10)을 둘러싸는 주변 영역(20)을 포함할 수 있다. 화소 영역(10)에는 복수의 화소 구조물들(PX)이 배치될 수 있고, 주변 영역(20)에는 화소 구조물들(PX)과 전기적으로 연결되는 복수의 배선들이 배치될 수 있다. 예를 들면, 상기 배선들은 데이터 신호 배선, 스캔 신호 배선, 초기화 신호 배선, 발광 신호 배선, 전원 전압 배선 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 상기 배선들에 정전기 방지 다이오드들을 포함하는 정전기 방지 구조물이 배치될 수 있다.
주변 영역(20)의 일부에는 패드 영역(30)(화소 영역(10)으로부터 제1 방향(D1)에 반대되는 제3 방향(D3)에 위치)이 위치할 수 있고, 패드 영역(30)에는 패드 전극들(470) 및 구동 집적 회로(450)가 배치될 수 있다. 패드 전극들(470)은 외부 장치와 전기적으로 연결될 수 있다. 주변 영역(20)에 배치된 상기 복수의 배선들을 통해 화소 영역(10)에 배치된 화소 구조물들(PX)과 패드 전극들(470)에 전기적으로 연결된 상기 외부 장치가 전기적으로 연결시킬 수 있다. 예를 들면, 상기 외부 장치는 유기 발광 표시 장치(100)와 연성 인쇄 회로 기판을 통해 전기적으로 연결될 수 있다. 상기 외부 장치는 데이터 신호, 스캔 신호, 초기화 신호, 발광 신호, 전원 전압 등을 유기 발광 표시 장치(100)에 제공할 수 있다. 다른 예시적인 실시예들에 있어서, 또한, 상기 연성 인쇄 회로 기판에 구동 집적 회로가 실장될 수도 있다.
도 10은 내지 도 13은 도 9의 표시 장치의'A'부분을 확대 도시하여 유기 발광 표시 장치에 포함된 정전기 방지 구조물을 설명하기 위한 레이아웃 도면들이고, 도 14는 도 13의 I-I'라인을 따라 절단한 단면도이며, 도 15는 도 13의 유기 발광 표시 장치에 포함된 화소 구조물을 설명하기 위한 단면도이다.
도 10 내지 도 15를 참조하면, 유기 발광 표시 장치(500)는 기판(110), 화소 구조물(400), 정전기 방지 구조물(200), 배선들 등을 포함할 수 있다. 화소 구조물(400)은 반도체 소자(250), 평탄화층(270), 하부 전극(290), 화소 정의막(310), 발광층(330) 및 상부 전극(340)을 포함할 수 있다. 배선들은 제1 배선(410), 제2 배선(420) 및 제3 배선(430)을 포함할 수 있다. 여기서, 제2 배선(420)은 제1 연장부(421) 및 제2 연장부(422)를 포함할 수 있다. 정전기 방지 구조물(200)은 액티브 패턴(132), 제1 게이트 전극 패턴(171) 및 제1 연결 패턴(211)으로 구성된 제1 정전기 방지 다이오드(101), 액티브 패턴(132), 제2 게이트전극 패턴(172) 및 제2 연결 패턴(212)으로 구성된 제2 정전기방지 다이오드(102), 액티브 패턴(132), 제3 게이트 전극 패턴(173) 및 제2 연장부(422)로 구성된 제3 정전기 방지 다이오드(103), 액티브 패턴(132), 제4 게이트 전극 패턴(174) 및 제3 연결 패턴(213)으로 구성된 제4 정전기 방지 다이오드(104) 및 액티브 패턴(132), 제5 게이트 전극 패턴(175) 및 제4 연결 패턴(214)으로 구성된 제5 정전기 방지 다이오드(105)를 포함할 수 있다.
화소 영역(10) 및 주변 영역(20)을 포함하는 기판(110)이 제공될 수 있다. 기판(110)은 투명한 재료로 구성될 수 있다. 예를 들면, 기판(110)은 석영 기판, 합성 석영 기판, 불화칼슘 기판, 불소가 도핑된 석영 기판, 소다라임 유리 기판, 무알칼리 유리 기판 등을 포함할 수 있다. 선택적으로는, 기판(110)은 연성을 갖는 투명 수지 기판으로 이루어질 수 있다. 기판(110)으로 이용될 수 있는 투명 수지 기판의 예로는 폴리이미드 기판을 들 수 있다. 이 경우, 상기 폴리이미드 기판은 제1 폴리이미드층, 배리어 필름층, 제2 폴리이미드층 등으로 구성될 수 있다. 예를 들면, 상기 폴리이미드 기판은 경질의 유리 기판 상에 제1 폴리이미드층, 배리어 필름층 및 제2 폴리이미드층이 적층된 구성을 가질 수 있다. 상기 폴리이미드 기판의 제2 폴리이미드층 상에 절연층(예를 들어, 버퍼층)을 배치한 후, 상기 절연층 상에 상부 구조물(예를 들어, 화소 구조물(400), 정전기 방지 구조물(200) 등)이 배치될 수 있다. 이러한 상부 구조물의 형성 후, 상기 경질의 유리 기판이 제거될 수 있다. 즉, 상기 폴리이미드 기판은 얇고 플렉서블하기 때문에, 상기 폴리이미드 기판 상에 상부 구조물을 직접 형성하기 어려울 수 있다. 이러한 점을 고려하여, 상기 경질의 유리 기판을 이용하여 상부 구조물을 형성한 다음, 상기 유리 기판을 제거함으로써, 상기 폴리이미드 기판이 기판(110)으로 이용될 수 있다.
기판(110) 상에는 버퍼층(도시되지 않음)이 배치될 수 있다. 상기 버퍼층은 기판(110) 상에 전체적으로 배치될 수 있다. 상기 버퍼층은 기판(110)으로부터 금속 원자들이나 불순물들이 확산되는 현상을 방지할 수 있으며, 액티브층(130) 및 액티브 패턴(132)을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 액티브층(130) 및 액티브 패턴(132)을 수득하게 할 수 있다. 또한, 상기 버퍼층은 기판(110)의 표면이 균일하지 않을 경우, 기판(110)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 기판(110)의 유형에 따라 기판(110) 상에 두 개 이상의 버퍼층이 제공될 수 있거나 상기 버퍼층이 배치되지 않을 수 있다. 예를 들면, 상기 버퍼층은 유기 물질 또는 무기 물질을 포함할 수 있다.
액티브층(130)은 기판(110) 상의 화소 영역(10)에 배치될 수 있다. 예를 들면, 액티브층(130)은 산화물 반도체, 무기물 반도체(예를 들면, 아몰퍼스 실리콘, 폴리 실리콘) 또는 유기물 반도체 등을 포함할 수 있다.
기판(110) 상의 주변 영역(20)에 액티브 패턴(132)이 배치될 수 있다. 도 10에 도시된 바와 같이, 액티브 패턴(132)은 기판(110) 상에서 제1 방향(D1)으로 연장될 수 있다. 액티브 패턴(132)은 제1 영역, 제2 영역 및 제3 영역을 포함할 수 있다. 상기 제1 영역은 상기 제2 영역과 이격하여 위치할 수 있고, 상기 제3 영역은 상기 제1 영역과 상기 제2 영역 사이에 위치할 수 있다. 또한, 액티브 패턴(132)은 제1 말단부(133) 및 제2 말단부(134)를 포함할 수 있다. 제1 말단부(133)는 액티브 패턴(132)의 중앙으로부터 제1 방향(D1)에 위치할 수 있고, 제2 말단부(134) 액티브 패턴(132)의 중앙으로부터 제3 방향(D3)에 위치할 수 있다. 다시 말하면, 제1 말단부(133)와 제2 말단부(134)는 대향하여(또는, 반대되어) 위치할 수 있다. 예시적인 실시예들에 있어서, 액티브 패턴(132)과 액티브층(130)은 동일한 물질을사용하여 동시에 형성될 수 있다.
액티브층(130) 상에는 게이트 절연층(150)이 배치될 수 있다. 예를 들면, 게이트 절연층(150)은 액티브층(130)을 충분히 덮을 수 있으며, 액티브층(130)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 게이트 절연층(150)은 액티브층(130)을 덮으며, 액티브층(130)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다. 게이트 절연층(150)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 게이트 절연층(150)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 산탄화물, 실리콘 탄질화물, 실리콘 산탄화물, 알루미늄 산화물, 알루미늄 질화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물 또는 티타늄 산화물 등으로 구성될 수 있다.
기판(110) 및 액티브 패턴(132) 상의 주변 영역(20)에 게이트 절연 패턴(152)이 배치될 수 있다. 예를 들면, 게이트 절연 패턴(152)은 액티브 패턴(132)을 충분히 덮을 수 있으며, 액티브 패턴(132)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 게이트절연 패턴(152)은 기판(110) 상에서 액티브 패턴(132)을 덮으며, 균일한 두께로 액티브 패턴(132)의 프로파일을 따라 배치될 수 있다. 예시적인 실시예들에 있어서, 게이트 절연 패턴(152) 및 게이트 절연층(150)은 동일한 물질을사용하여 동시에 형성될 수 있다. 다시 말하면, 게이트 절연 패턴(152) 및 게이트 절연층(150)은 동일한 층에 형성될 수 있다.
게이트 전극(170)은 게이트 절연층(150) 상의 화소 영역(10)에 배치될 수 있다. 게이트 전극(170)은 화소 영역(10)에서 게이트 절연층(150) 중에서 하부에 액티브층(130)이 위치하는 부분 상에 배치될 수 있다. 게이트 전극(170)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 게이트 전극(170)은 금, 은, 알루미늄, 백금, 니켈, 티타늄, 팔라듐, 마그네슘, 칼슘, 리튬, 크롬, 탄탈륨, 몰리브데늄, 스칸듐, 네오디뮴, 이리듐, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은을 함유하는 합금, 텅스텐, 텅스텐질화물, 구리를 함유하는 합금, 몰리브데늄을 함유하는 합금, 티타늄질화물, 탄탈륨 질화물, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물 또는 인듐 아연 산화물 등으로 구성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 게이트 전극(170)은 복수의 층들로 구성될 수도 있다.
게이트 절연 패턴(152) 상의 주변 영역(20)에 제1 배선(410), 제3 배선(430), 제1 게이트 전극 패턴(171), 제2 게이트 전극 패턴(172), 제3 게이트전극 패턴(173), 제4 게이트 전극 패턴(174), 제5 게이트 전극 패턴(175)이 배치될 수 있다.
도 11에 도시된 바와 같이, 제1 배선(410)은 제1 방향(D1) 및 제3 방향(D3)에 직교하는 제2 방향(D2)을 따라 연장될 수 있다. 또한, 제1 배선(410)은 제1 폭(W1)을 가질 수 있다. 예시적인 실시예들에 있어서, 제1 배선(410)의 일부는 액티브 패턴(132)의 제1 말단부(133)와 중첩될 수 있다. 제1 배선(410)은 데이터 신호 배선, 스캔 신호 배선, 초기화 신호 배선, 발광 신호 배선 또는 전원 전압 배선 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 제1 배선(410)은 고전원 전압 배선일 수 있다.
제3 배선(430)은 제1 배선(410)으로부터 제3 방향(D3)으로 이격될 수 있고, 제2 방향(D2)을 따라 연장될 수 있다. 또한, 제3 배선(430)은 제3 폭(W3)을 가질 수 있다. 예시적인 실시예들에 있어서, 제3 배선(430)의 일부는 액티브 패턴(132)의 제2 말단부(134)와 중첩될 수 있다. 또한, 제1 폭(W1)과 제3 폭(W3)은 동일할 수 있다. 제3 배선(430)은 데이터 신호 배선, 스캔 신호 배선, 초기화 신호 배선, 발광 신호 배선 또는 전원 전압 배선 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 제3 배선(430)은 저전원 전압 배선일 수 있다. 즉, 제3 배선(430)의 전압 레벨은 제1 배선(410)의 전압 레벨보다 낮을 수 있다.
제1 게이트 전극 패턴(171), 제2 게이트 전극 패턴(172), 제3 게이트 전극 패턴(173), 제4 게이트전극 패턴(174), 제5 게이트 전극 패턴(175)은 액티브 패턴(132)과 중첩하여 배치될 수 있고, 서로 이격하여 위치할 수 있다. 예를 들면, 제1 게이트 전극 패턴(171)은 제1 배선(410)과 인접하여 배치될 수 있고, 제5 게이트 전극 패턴(175)은 제3 배선(430)과 인접하여 배치될 수 있으며, 제2 게이트 전극 패턴(172), 제3 게이트 전극 패턴(173) 및 제4 게이트 전극 패턴(174)은 제1 게이트 전극 패턴(171)과 제5 게이트 전극 패턴(175) 사이에 순차적으로 배치될 수 있다.
예시적인 실시예들에 있어서, 게이트 전극(170)은 제1 배선(410), 제3 배선(430), 제1 게이트 전극 패턴(171), 제2 게이트 전극 패턴(172), 제3 게이트전극 패턴(173), 제4 게이트 전극 패턴(174), 제5 게이트 전극 패턴(175)과 동일한 물질을 사용하여 동시에 형성될 수 있다. 즉, 게이트전극(170), 제1 및 제3 배선들(410, 430) 및 제1 내지 제5 게이트 전극 패턴들(171, 172, 173, 174, 175)은 동일한 층에 위치할 수 있다.
도 10 내지 도 15를 다시 참조하면, 게이트 절연층(150) 및 게이트 전극(170) 상의 화소 영역(10)에 층간 절연층(190)이 배치될 수 있다. 예를 들면, 층간 절연층(190)은 게이트 전극(170)을 충분히 덮을 수 있으며, 게이트 전극(170)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 층간 절연층(190)은 게이트 전극(170)을 덮으며, 게이트 전극(170)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수도 있다. 층간 절연층(190)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
게이트 절연 패턴(152), 제1 및 제3 배선들(410, 430) 및 제1 내지 제5 게이트전극 패턴들(171, 172, 173, 174, 175) 상의 주변 영역(20)에 층간 절연 패턴(192)이 배치될 수 있다. 예를 들면, 층간 절연 패턴(192)은 게이트 절연 패턴(152) 상에서 제1 및 제3 배선들(410, 430) 및 제1 내지 제5 게이트 전극 패턴들(171, 172, 173, 174, 175)을 충분히 덮을 수 있으며, 제1 및 제3 배선들(410, 430) 및 제1 내지 제5 게이트 전극 패턴들(171, 172, 173, 174, 175)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 층간 절연 패턴(192)은 게이트 절연 패턴(152) 상에서 제1 및 제3 배선들(410, 430) 및 제1 내지 제5 게이트전극 패턴들(171, 172, 173, 174, 175)을 덮으며, 균일한 두께로 제1 및 제3 배선들(410, 430) 및 제1 내지 제5 게이트 전극 패턴들(171, 172, 173, 174, 175)의 프로파일을 따라 배치될 수 있다. 예시적인 실시예들에 있어서, 층간 절연층(190) 및 층간 절연 패턴(192)은 동일한 물질을사용하여 동시에 형성될 수 있다. 다시 말하면, 층간 절연층(190) 및 층간 절연 패턴(192)은 동일한 층에 형성될 수 있다.
소스 전극(210) 및 드레인 전극(230)이 층간 절연층(190) 상의 화소 영역(10)에 배치될 수 있다. 소스 전극(210)은 게이트 절연층(150) 및 층간 절연층(190)의 제1 부분을 관통하여 액티브층(130)의 제1 영역(예를 들면, 소스 영역)에 접속될 수 있고, 드레인 전극(230)은 게이트 절연층(150) 및 층간 절연층(190)의 제2 부분을 관통하여 액티브층(130)의 제2 영역(예를 들어, 드레인 영역)에 접속될 수 있다. 소스 전극(210) 및 드레인 전극(230)은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이에 따라, 액티브층(130), 게이트 절연층(150), 게이트 전극(170), 층간 절연층(190), 소스 전극(210) 및 드레인 전극(230)을 포함하는 반도체 소자(250)가 구성될 수 있다.
다만, 유기 발광 표시 장치(500)의 반도체 소자(250)가 상부 게이트 구조로 구성되는 것으로 설명하였지만, 본 발명의 구성이 이에 한정되는 것은 아니며, 상기 반도체 소자는 하부 게이트 구조로 구성될 수도 있다.
층간 절연 패턴(192) 상의 주변 영역(20)에 제2 배선(420), 제1 연결 패턴(211), 제2 연결 패턴(212), 제3 연결 패턴(213) 및 제4 연결 패턴(214)이 배치될 수 있다.
도 12, 도 13 및 도 14에 도시된 바와 같이, 제1 연결 패턴(211), 제2 연결 패턴(212), 제3 연결 패턴(213) 및 제4 연결 패턴(214) 각각은 제1 게이트 전극 패턴(171), 제2 게이트 전극 패턴(172), 제4 게이트 전극 패턴(174) 및 제5 게이트 전극 패턴(175) 각각 상에 중첩하여 배치될 수 있다.
예를 들면, 제1 연결 패턴(211)은 제1 배선(410)의 일부, 제1 배선(410)과 제1 게이트 전극 패턴(171) 사이에 위치한 액티브 패턴(132)의 일부 및 제1 게이트전극 패턴(171)의 일부와 중첩될 수 있다. 여기서, 액티브 패턴(132)의 제1 영역이 상기 액티브 패턴(132)의 일부에 해당될 수 있고, 액티브 패턴(132)의 제3 영역이 제1 게이트전극 패턴(171)의 일부에 해당될 수 있다. 제1 연결 패턴(211)은 층간 절연 패턴(192) 및 게이트 절연 패턴(152)의 일부를 제거하여 형성된 콘택홀(215)을 통해 제1 배선(410)의 일부, 제1 게이트 전극 패턴(171)의 일부 및 액티브 패턴(132)의 일부와 직접적으로 접촉할 수 있다. 예를 들면, 제1 연결 패턴(211)은 제1 배선(410)의 상면의 일부, 제1 배선(410)의 측면의 일부, 제1 게이트 전극 패턴(171)의 상면의 일부, 제1 게이트 전극 패턴(171)의 측면의 일부 및 액티브 패턴(132)의 상면의 일부와 동시에 접촉될 수 있다. 즉, 제1 연결 패턴(211)은 콘택홀(215)을 통해 제1 배선(410), 제1 게이트 전극 패턴(171) 및 액티브 패턴(132)과 동시에 접촉할 수 있고, 제1 연결 패턴(211)은 제1 배선(410), 제1 게이트 전극 패턴(172) 및 액티브 패턴(132)을 전기적으로 연결시킬 수 있다.
제4 연결 패턴(214)은 제3 배선(430)의 일부, 제3 배선(430)과 제5 게이트 전극 패턴(175) 사이에 위치한 액티브 패턴(132)의 일부 및 제5 게이트 전극 패턴(175)의 일부와 중첩될 수 있다. 여기서, 액티브 패턴(132)의 제1 영역이 상기 액티브패턴(132)의 일부에 해당될 수 있고, 액티브 패턴(132)의 제3 영역이 제5 게이트 전극 패턴(175)의 일부에 해당될 수 있다. 제4 연결 패턴(214)은 층간 절연 패턴(192) 및 게이트 절연 패턴(152)의 일부를 제거하여 형성된 콘택홀(215)을 통해 제3 배선(430)의 일부, 제5 게이트 전극 패턴(175)의 일부 및 액티브 패턴(132)의 일부와 직접적으로 접촉할 수 있다. 예를 들면, 제4 연결 패턴(214)은 제3 배선(430)의 상면의 일부, 제3 배선(430)의 측면의 일부, 제5 게이트 전극 패턴(175)의 상면의 일부, 제5 게이트 전극 패턴(175)의 측면의 일부 및 액티브 패턴(132)의 상면의 일부와 동시에 접촉될 수 있다. 즉, 제4 연결 패턴(214)은 콘택홀(215)을 통해 제3 배선(430), 제5 게이트 전극 패턴(175) 및 액티브 패턴(132)과 동시에 접촉할 수 있고, 제4 연결 패턴(214)은 제3 배선(430), 제5 게이트 전극 패턴(175) 및 액티브 패턴(132)을 전기적으로 연결시킬 수 있다.
제2 연결 패턴(212)은 제1 게이트 전극 패턴(171)과 제2 게이트 전극 패턴(171) 사이에 위치한 액티브 패턴(132)의 일부 및 제2 게이트 전극 패턴(172)의 일부와 중첩될 수 있다. 여기서, 액티브패턴(132)의 제1 영역이 상기 액티브 패턴(132)의 일부에 해당될 수 있고, 액티브 패턴(132)의 제3 영역이 제2 게이트 전극 패턴(172)의 일부에 해당될 수 있다. 제2 연결 패턴(212)은 층간 절연 패턴(192) 및 게이트 절연 패턴(152)의 일부를 제거하여 형성된 콘택홀(215)을 통해 제2 게이트 전극 패턴(172)의 일부 및 액티브 패턴(132)의 일부와 직접적으로 접촉할 수 있다. 예를 들면, 제2 연결 패턴(212)은 제2 게이트 전극 패턴(172)의 상면의 일부, 제2 게이트 전극 패턴(172)의 측면의 일부 및 액티브 패턴(132)의 상면의 일부와 동시에 접촉될 수 있다. 즉, 제2 연결 패턴(212)은 콘택홀(215)을 통해 제2 게이트 전극 패턴(172) 및 액티브 패턴(132)과 동시에 접촉할 수 있고, 제2 연결 패턴(212)은 제2 게이트 전극 패턴(172) 및 액티브 패턴(132)을 전기적으로 연결시킬 수 있다.
제3 연결 패턴(213)은 제3 게이트 전극 패턴(173)과 제4 게이트 전극 패턴(174) 사이에 위치한 액티브 패턴(132)의 일부 및 제4 게이트 전극 패턴(174)의 일부와 중첩될 수 있다. 여기서, 액티브 패턴(132)의 제1 영역이 상기 액티브 패턴(132)의 일부에 해당될 수 있고, 액티브 패턴(132)의 제3 영역이제4 게이트 전극 패턴(174)의 일부에 해당될 수 있다. 제3 연결 패턴(213)은 층간 절연 패턴(192) 및 게이트 절연 패턴(152)의 일부를 제거하여 형성된 콘택홀(215)을 통해 제4 게이트 전극 패턴(174)의 일부 및 액티브 패턴(132)의 일부와 직접적으로 접촉할 수 있다. 예를 들면, 제3 연결 패턴(213)은 제4 게이트 전극 패턴(174)의 상면의 일부, 제4 게이트 전극 패턴(174)의 측면의 일부 및 액티브 패턴(132)의 상면의 일부와 동시에 접촉될 수 있다. 즉, 제3 연결 패턴(213)은 콘택홀(215)을 통해 제4 게이트 전극 패턴(174) 및 액티브 패턴(132)과 동시에 접촉할 수 있고, 제3 연결 패턴(213)은 제4 게이트 전극 패턴(174) 및 액티브 패턴(132)을 전기적으로 연결시킬 수 있다.
제2 배선(420)은 제1 배선(410) 및/또는 제3 배선(430)과 교차하여 배치될 수 있고, 액티브 패턴(132)으로부터 이격될 수 있다. 제2 배선(420)은 제1 폭(W1) 및 제3 폭(W3)보다 작은 제2 폭(W2)을 가질 수 있다. 예시적인 실시예들에 있어서, 제2 배선(420)은 제1 연장부(421) 및 제2 연장부(422)를 포함할 수 있다. 제1 연장부(421)는 제1 방향(D1)으로 연장될 수 있고, 제2 연장부(422)는 제1 연장부(421)로부터 제2 방향(D2)으로 돌출될 수 있다. 제2 연장부(422)는 제2 연결 패턴(212)과 제3 연결 패턴(213) 사이에 개재될 수 있다. 또한, 제2 연장부(422)는 제3 게이트 전극 패턴(173)의 일부 및 제2 게이트 전극 패턴(172)과 제3 게이트 전극 패턴(173) 사이에 위치한 액티브 패턴(132)의 일부와 중첩될 수 있다. 여기서, 액티브 패턴(132)의 제1 영역이 상기 액티브 패턴(132)의 일부에 해당될 수 있고, 액티브 패턴(132)의 제3 영역이제3 게이트 전극 패턴(173)의 일부에 해당될 수 있다.
예를 들면, 제2 연장부(422)는 층간 절연 패턴(192) 및 게이트 절연 패턴(152)의 일부를 제거하여 형성된 콘택홀(215)을 통해 제3 게이트 전극 패턴(173)의 일부 및 액티브 패턴(132)의 일부와 직접적으로 접촉할 수 있다. 예를 들면, 제2 연장부(422)는 제3 게이트 전극 패턴(173)의 상면의 일부, 제3 게이트 전극 패턴(173)의 측면의 일부 및 액티브 패턴(132)의 상면의 일부와 동시에 접촉될 수 있다. 즉, 제2 연장부(422)는 콘택홀(215)을 통해 제3 게이트 전극 패턴(173) 및 액티브 패턴(132)과 동시에 접촉할 수 있고, 제2 연장부(422)는 제3 게이트 전극 패턴(173) 및 액티브 패턴(132)을 전기적으로 연결시킬 수 있다. 즉, 제2 연장부(422)는 제3 정전기 방지 다이오드(103)의 연결 패턴으로 기능할 수 있다.
제2 배선(420)은 데이터신호 배선, 스캔 신호 배선, 초기화 신호 배선, 발광 신호 배선 또는 전원 전압 배선 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 제2 배선(420)은 스캔 신호 배선, 초기화신호 배선 또는 발광 신호 배선일 수 있다.
이에 따라, 액티브 패턴(132), 제1 게이트 전극 패턴(171) 및 제1 연결 패턴(211)으로 구성된 제1 정전기 방지 다이오드(101), 액티브 패턴(132), 제2 게이트전극 패턴(172) 및 제2 연결 패턴(212)으로 구성된 제2 정전기방지 다이오드(102), 액티브 패턴(132), 제3 게이트 전극 패턴(173) 및 제2 연장부(422)로 구성된 제3 정전기방지 다이오드(103), 액티브 패턴(132), 제4 게이트 전극 패턴(174) 및 제3 연결 패턴(213)으로 구성된 제4 정전기 방지 다이오드(104) 및 액티브패턴(132), 제5 게이트 전극 패턴(175) 및 제4 연결 패턴(214)으로 구성된 제5 정전기 방지 다이오드(105)가 배치될 수 있다. 즉, 정전기 방지 구조물(200)이 형성될 수 있다.
유기 발광 표시 장치의 제조 공정 상에서 발생되는 정전기가 제2 배선(420)으로 유입되는 경우, 정전기방지 구조물(200)은 상대적으로 폭이 작은 제2 배선(420)으로부터 상대적으로 폭이 큰 제1 배선(410) 및 제3 배선(430)으로 정전기를 이동시킬 수 있다. 이에 따라, 상기 정전기가 제2 배선(420)을 통해 화소 영역(10)으로 침투하는 것을 방지할 수 있다. 전술한 바와 같이, 제1 배선(410)이 고전원 전압 배선에 해당되고 제3 배선(430)이 저전원 전압 배선에 해당되는 경우, 전류가 제3 방향(D3)으로 흐를 수 있다. 다만, 정전기 방지 구조물(200)에 포함된 제1 내지 제5 정전기방지 다이오드들(101, 102, 103, 104, 105)에 의해 제3 방향(D3)으로 흐르는 전류를 막을 수 있다. 즉, 유기 발광 표시 장치(500)가 턴-온 상태일지라도 제1 배선(410)으로부터 제3 배선(430)으로 전류는 흐르지 않을 수 있다.
다만, 정전기 방지 구조물(200)에 포함된 정전기 다이오드가 5개로 구성되는 것으로 설명하였지만, 본 발명의 구성이 이에 한정되는 것은 아니며, 정전기 방지 구조물(200)에 포함된 정전기 다이오드의 개수는 4개 이하 또는 6개 이상으로 구성될 수도 있다.
또한, 정전기 방지 구조물(200)이 도 9의 'A'부분에 위치하는 것으로 설명하였지만, 본 발명의 구성이 이에 한정되는 것은 아니며, 정전기방지 구조물(200)은 'A'부분을 제외한 주변 영역(20)의 나머지 부분에도 위치할 수 있다.
도 10 내지 도 15를 다시 참조하면, 층간 절연층(190), 소스 전극(210) 및 드레인 전극(230) 상의 화소 영역(10)에 평탄화층(270)이 배치될 수 있다. 예를 들면, 평탄화층(270)은 층간 절연층(190), 소스 전극(210) 및 드레인 전극(230)을 충분히 덮도록 상대적으로 두꺼운 두께로 배치될 수 있고, 이러한 경우, 평탄화층(270)은 실질적으로 평탄한 상면을 가질 수 있으며, 이와 같은 평탄화층(270)의 평탄한 상면을 구현하기 위하여 평탄화층(270)에 대해 평탄화 공정이 추가될 수 있다. 평탄화층(270)은 유기 물질 또는 무기 물질 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 평탄화층(270)은 유기 물질을 포함할 수 있다. 예를 들면, 평탄화층(270)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실롯산계 수지, 아크릴계 수지, 에폭시계 수지 등으로 구성될 수 있다. 다른 예시적인 실시예들에 있어서, 평탄화층(270)이 정전기 방지 구조물(200) 상의 주변 영역(20)에 배치될 수도 있다.
하부 전극(290)은 평탄화층(270) 상의 화소 영역(10)에 배치될 수 있다. 하부 전극(290)은 평탄화층(270)의 일부를 관통하여 드레인 전극(230)과 접속할 수 있다. 또한, 하부 전극(290)은 반도체 소자(250)와 전기적으로 연결될 수 있다. 예를 들면, 하부 전극(290) 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 하부 전극(290)은 다층 구조로 형성될 수도 있다.
화소 정의막(310)은 평탄화층(270) 상의 화소 영역(10)에 배치될 수 있다. 화소 정의막(310)은 하부 전극(290)의 양측부를 덮을 수 있다. 화소 정의막(310)은 유기 물질 또는 무기 물질로 이루어질 수 있다. 예시적인 실시예들에 있어서, 화소 정의막(310)은 유기 물질을 포함할 수 있다.
발광층(330)은 화소 정의막(310)에 의해 노출된 하부 전극(290) 상에 배치될 수 있다. 발광층(330)은 서브 화소들에 따라 상이한 색광들(즉, 적색광, 녹색광, 청색광 등)을 방출시킬 수 있는 발광 물질들 중 적어도 하나를 사용하여 형성될 수 있다. 이와는 달리, 발광층(330)은 적색광, 녹색광, 청색광 등의 다른 색광들을 발생시킬 수 있는 복수의 발광 물질들을 적층하여 전체적으로 백색광을 방출할 수 있다. 이러한 경우, 발광층(330) 상에 컬러 필터가 배치(예를 들어, 봉지 기판(미도시)의 저면에 발광층(330)과 중첩되도록 배치)될 수도 있다. 상기 컬러 필터는 적색 컬러 필터, 녹색 컬러 필터, 청색 컬러 필터 중 적어도 하나를 포함할 수 있다. 선택적으로, 상기 컬러 필터는 황색(Yellow) 컬러 필터, 청남색(Cyan) 컬러 필터 및 자주색(Magenta) 컬러 필터를 포함할 수도 있다. 상기 컬러 필터는 감광성 수지로 구성될 수 있다.
상부 전극(340)은 화소 정의막(310) 및 발광층(330) 상의 화소 영역(10)에 배치될 수 있다. 상부 전극(340)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
봉지 기판(미도시)은 상부 전극(340) 상에 배치될 수 있다. 상기 봉지 기판은 실질적으로 기판(110)과 동일한 재료로 구성될 수 있다. 예를 들면, 상기 봉지 기판은 석영 기판, 합성 석영 기판, 불화칼슘 또는 불소가 도핑된 석영 기판, 소다 라임 유리 기판, 무알칼리 유리 기판 등을 포함할 수 있다. 다른 예시적인 실시예들에 있어서, 상기 봉지 기판은 투명 무기 물질 또는 플렉서블 플라스틱으로 구성될 수 있다. 예를 들면, 상기 봉지 기판은 연성을 갖는 투명 수지 기판을 포함할 수도 있다. 이 경우, 유기 발광 표시 장치(500)의 가요성을 향상시키기 위하여 적어도 하나의 무기층 및 적어도 하나의 유기층이 교대로 적층되는 구조를 가질 수 있다.
유기 발광 표시 장치의 제조 공정 상에서 정전기가 발생될 수 있고, 상기 정전기가 상기 유기 발광 표시 장치에 포함된 배선들을 통해 복수의 화소 구조물들이 배치된 화소 영역으로 침투될 수 있다. 이를 방지하기 위해, 상기 유기 발광 표시 장치에 정전기 방지 다이오드가 배치될 수 있다. 종래의 정전기 방지 다이오드는 제1 및 제2 콘택홀들을 가질 수 있다. 예를 들면, 상기 제1 콘택홀은 층간 절연 패턴의 일부를 제거하여 액티브 패턴의 제3 영역에 형성될 수 있고, 게이트 전극 패턴의 일부를 노출시킬 수 있다. 또한, 상기 제2 콘택홀은 층간 절연 패턴 및 게이트 절연 패턴의 일부를 제거하여 액티브 패턴의 제1 영역에 형성될 수 있고, 액티브 패턴의 일부를 노출시킬 수 있다. 이러한 경우, 상기 제1 및 제2 콘택홀을 형성하는 과정에서 공정 마진 때문에 기판에 평행한 제1 방향(D1)으로 연장하는 정전기 방지 다이오드의 폭이 증가될 수 있다. 따라서, 상기 정전기 방지 다이오드의 폭이 증가함에 따라 상기 정전기 방지 다이오드들이 유기 발광 표시 장치에 배치될 경우, 상대적으로 증가된 폭을 갖는 정전기 방지 다이오드들이 배치될 수 있는 공간을 확보하기 위해 상기 유기 발광 표시 장치의 주변 영역이 증가될 수 있다. 다시 말하면, 제1 배선과 제3 배선 사이의 공간이 증가될 수 있다. 또는, 상기 유기 발광 표시 장치의 한정된 공간 때문에 상기 유기 발광 표시 장치가 상대적으로 적은 개수의 상기 정전기 방지 다이오드들을 포함하는 경우, 정전기가 유기 발광 표시 장치의 외부로 방출되지 못하고, 상기 정전기가 복수의 화소 구조물들이 배치된 표시 영역으로 침투할 수 있다. 이에 따라, 상기 유기 발광 표시 장치의 불량을 야기시킬 수 있다.
본 발명의 예시적인 실시예들에 따른 정전기 방지 구조물(200)에 포함된 제1 내지 제5 정전기 방지 다이오드들(101, 102, 103, 104, 105) 각각은 하나의 콘택홀(215)을 포함함으로써 정전기 방지 구조물(200)의 제1 방향(D1)으로의 폭이 상대적으로 줄어들 수 있다. 즉, 제1 배선(410)과 제3 배선(430) 사이의 공간이 감소될 수 있다. 따라서, 정전기 방지 구조물(200)의 폭이 상대적으로 감소됨에 따라 정전기 방지 구조물들(200)이 유기 발광 표시 장치(500)에 배치될 경우, 상대적으로 감소된 폭을 갖는 정전기 방지 구조물들(200)이 배치되는 공간이 감소됨으로써 유기 발광 표시 장치(500)의 주변 영역(20)이 상대적으로 줄어들 수 있다. 또는, 유기 발광 표시 장치(500)가 제한된 공간에 상대적으로 많은 개수의 정전기 방지 구조물들(200)을 포함할 수 있고, 상기 정전기가 정전기 방지 구조물들(200)을 통해 용이하게 유기 발광 표시 장치(500)의 외부로 방출됨으로써 상기 정전기가 화소 영역(10)으로 침투하는 것을 방지할 수 있다. 이에 따라, 유기 발광 표시 장치(500)의 불량을 상대적으로 줄일 수 있다.
도 16 내지 도 20은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법을 나타내는 단면도들이다.
도 16을 참조하면, 화소 영역(10) 및 주변 영역(20)을 포함하는 기판(110)이 제공될 수 있다. 기판(110)은 투명한 재료로 구성될 수 있다. 예를 들면, 기판(110)은 석영 기판, 합성 석영 기판, 불화칼슘 기판, 불소가 도핑된 석영 기판, 소다라임 유리 기판, 무알칼리 유리 기판 등을 사용하여 형성될 수 있다. 선택적으로는, 기판(110)은 연성을 갖는 투명 수지 기판으로 이루어질 수 있다.
기판(110) 상에는 버퍼층(도시되지 않음)이 형성될 수 있다. 상기 버퍼층은 기판(110) 상에 전체적으로 형성될 수 있다. 상기 버퍼층은 기판(110)으로부터 금속 원자들이나 불순물들이 확산되는 현상을 방지할 수 있으며, 액티브층(130) 및 액티브 패턴(132)을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 액티브층(130) 및 액티브 패턴(132)을 수득하게 할 수 있다. 또한, 상기 버퍼층은 기판(110)의 표면이 균일하지 않을 경우, 기판(110)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 기판(110)의 유형에 따라 기판(110) 상에 두 개 이상의 버퍼층이 제공될 수 있거나 상기 버퍼층이 형성되지 않을 수 있다. 예를 들면, 상기 버퍼층은 유기 물질 또는 무기 물질을 사용하여 형성될 수 있다.
액티브층(130)은 기판(110) 상의 화소 영역(10)에 형성될 수 있다. 예를 들면, 액티브층(130)은 산화물 반도체, 무기물 반도체 또는 유기물 반도체 등을 사용하여 형성될 수 있다.
기판(110) 상의 주변 영역(20)에 액티브 패턴(132)이 형성될 수 있다. 액티브 패턴(132)은 기판(110) 상에서 제1 방향(D1)으로 연장될 수 있다. 액티브 패턴(132)은 제1 영역, 제2 영역 및 제3 영역을 포함할 수 있다. 상기 제1 영역은 상기 제2 영역과 이격하여 위치할 수 있고, 상기 제3 영역은 상기 제1 영역과 상기 제2 영역 사이에 위치할 수 있다. 또한, 액티브 패턴(132)은 제1 말단부(133) 및 제2 말단부(134)를 포함할 수 있다. 제1 말단부(133)는 액티브 패턴(132)의 중앙으로부터 제1 방향(D1)에 위치할 수 있고, 제2 말단부(134) 액티브 패턴(132)의 중앙으로부터 제3 방향(D3)에 위치할 수 있다. 다시 말하면, 제1 말단부(133)와 제2 말단부(134)는 대향하여(또는, 반대되어) 위치할 수 있다. 예시적인 실시예들에 있어서, 액티브 패턴(132)과 액티브층(130)은 동일한 물질을 사용하여 동시에 형성될 수 있다.
액티브층(130) 상에는 게이트 절연층(150)이 형성될 수 있다. 예를 들면, 게이트 절연층(150)은 액티브층(130)을 충분히 덮을 수 있으며, 액티브층(130)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 게이트 절연층(150)은 액티브층(130)을 덮으며, 액티브층(130)의 프로파일을 따라 실질적으로 동일한 두께로 형성될 수 있다. 게이트 절연층(150)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다.
기판(110) 및 액티브 패턴(132) 상의 주변 영역(20)에 게이트 절연 패턴(152)이 형성될 수 있다. 예를 들면, 게이트 절연 패턴(152)은 액티브 패턴(132)을 충분히 덮을 수 있으며, 액티브 패턴(132)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 게이트 절연 패턴(152)은 기판(110) 상에서 액티브 패턴(132)을 덮으며, 균일한 두께로 액티브 패턴(132)의 프로파일을 따라 형성될 수 있다. 예시적인 실시예들에 있어서, 게이트 절연 패턴(152) 및 게이트 절연층(150)은 동일한 물질을 사용하여 동시에 형성될 수 있다. 다시 말하면, 게이트 절연 패턴(152) 및 게이트 절연층(150)은 동일한 층에 형성될 수 있다. 다른 예시적인 실시예들에 있어서, 게이트 절연층(150) 및 게이트 절연 패턴(152)은 일체로 형성될 수도 있다.
도 17을 참조하면, 게이트 전극(170)은 게이트 절연층(150) 상의 화소 영역(10)에 형성될 수 있다. 게이트 전극(170)은 화소 영역(10)에서 게이트 절연층(150) 중에서 하부에 액티브층(130)이 위치하는 부분 상에 형성될 수 있다. 게이트 전극(170)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 게이트 전극(170)은 복수의 층들로 구성될 수도 있다.
게이트 절연 패턴(152) 상의 주변 영역(20)에 제1 배선(410), 제3 배선(430), 제1 게이트 전극 패턴(171), 제2 게이트 전극 패턴(172), 제3 게이트 전극 패턴(173), 제4 게이트 전극 패턴(174), 제5 게이트 전극 패턴(175)이 형성될 수 있다.
제1 배선(410)은 제1 방향(D1) 및 제3 방향(D3)에 직교하는 제2 방향(D2)을 따라 연장될 수 있다. 또한, 제1 배선(410)은 제1 폭(W1)을 가질 수 있다(도 13 참조). 예시적인 실시예들에 있어서, 제1 배선(410)의 일부는 액티브 패턴(132)의 제1 말단부(133)와 중첩될 수 있다. 제1 배선(410)은 데이터 신호 배선, 스캔 신호 배선, 초기화 신호 배선, 발광 신호 배선 또는 전원 전압 배선 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 제1 배선(410)은 고전원 전압 배선일 수 있다.
제3 배선(430)은 제1 배선(410)으로부터 제3 방향(D3)으로 이격될 수 있고, 제2 방향(D2)을 따라 연장될 수 있다. 또한, 제3 배선(430)은 제3 폭(W3)을 가질 수 있다(도 13 참조). 예시적인 실시예들에 있어서, 제3 배선(430)의 일부는 액티브 패턴(132)의 제2 말단부(134)와 중첩될 수 있다. 또한, 제1 폭(W1)과 제3 폭(W3)은 동일할 수 있다. 제3 배선(430)은 데이터 신호 배선, 스캔 신호 배선, 초기화 신호 배선, 발광 신호 배선 또는 전원 전압 배선 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 제3 배선(430)은 저전원 전압 배선일 수 있다. 즉, 제3 배선(430)의 전압 레벨은 제1 배선(410)의 전압 레벨보다 낮을 수 있다.
제1 게이트 전극 패턴(171), 제2 게이트 전극 패턴(172), 제3 게이트 전극 패턴(173), 제4 게이트 전극 패턴(174), 제5 게이트 전극 패턴(175)은 액티브 패턴(132)과 중첩하여 형성될 수 있고, 서로 이격하여 위치할 수 있다. 예를 들면, 제1 게이트 전극 패턴(171)은 제1 배선(410)과 인접하여 형성될 수 있고, 제5 게이트 전극 패턴(175)은 제3 배선(430)과 인접하여 형성될 수 있으며, 제2 게이트 전극 패턴(172), 제3 게이트 전극 패턴(173) 및 제4 게이트 전극 패턴(174)은 제1 게이트 전극 패턴(171)과 제5 게이트 전극 패턴(175) 사이에 순차적으로 형성될 수 있다.
예시적인 실시예들에 있어서, 게이트 전극(170)은 제1 배선(410), 제제3 배선(430), 제1 게이트 전극 패턴(171), 제2 게이트 전극 패턴(172), 제3 게이트 전극 패턴(173), 제4 게이트 전극 패턴(174), 제5 게이트 전극 패턴(175)과 동일한 물질을 사용하여 동시에 형성될 수 있다. 즉, 게이트 전극(170), 제1 및 제3 배선들(410, 430) 및 제1 내지 제5 게이트 전극 패턴들(171, 172, 173, 174, 175)은 동일한 층에 위치할 수 있다.
게이트 절연층(150) 및 게이트 전극(170) 상의 화소 영역(10)에 층간 절연층(190)이 형성될 수 있다. 예를 들면, 층간 절연층(190)은 게이트 전극(170)을 충분히 덮을 수 있으며, 게이트 전극(170)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 층간 절연층(190)은 게이트 전극(170)을 덮으며, 게이트 전극(170)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수도 있다. 층간 절연층(190)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다.
게이트 절연 패턴(152), 제1 및 제3 배선들(410, 430) 및 제1 내지 제5 게이트 전극 패턴들(171, 172, 173, 174, 175) 상의 주변 영역(20)에 층간 절연 패턴(192)이 형성될 수 있다. 예를 들면, 층간 절연 패턴(192)은 게이트 절연 패턴(152) 상에서 제1 및 제3 배선들(410, 430) 및 제1 내지 제5 게이트 전극 패턴들(171, 172, 173, 174, 175)을 충분히 덮을 수 있으며, 제1 및 제3 배선들(410, 430) 및 제1 내지 제5 게이트 전극 패턴들(171, 172, 173, 174, 175)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 층간 절연 패턴(192)은 게이트 절연 패턴(152) 상에서 제1 및 제3 배선들(410, 430) 및 제1 내지 제5 게이트 전극 패턴들(171, 172, 173, 174, 175)을 덮으며, 균일한 두께로 제1 및 제3 배선들(410, 430) 및 제1 내지 제5 게이트 전극 패턴들(171, 172, 173, 174, 175)의 프로파일을 따라 형성될 수 있다. 예시적인 실시예들에 있어서, 층간 절연층(190) 및 층간 절연 패턴(192)은 동일한 물질을 사용하여 동시에 형성될 수 있다. 다시 말하면, 층간 절연층(190) 및 층간 절연 패턴(192)은 동일한 층에 형성될 수 있다. 다른 예시적인 실시예들에 있어서, 층간 절연층(190) 및 층간 절연 패턴(192)이 일체로 형성될 수도 있다.
도 18을 참조하면, 화소 영역(10)에 있어서, 게이트 절연층(150) 및 층간 절연층(190)의 제1 부분을 제거하여 형성된 제1 콘택홀이 액티브층(130)의 제1 영역(예를 들면, 소스 영역)과 중첩되어 형성될 수 있고, 게이트 절연층(150) 및 층간 절연층(190)의 제2 부분을 제거하여 형성된 제2 콘택홀이 액티브층(130)의 제2 영역(예를 들어, 드레인 영역)과 중첩하여 형성될 수 있다.
주변 영역(20)에 있어서, 콘택홀(215)이 액티브 패턴(132)의 제1 영역의 일부 및 제3 영역의 일부와 중첩되어 형성될 수 있다.
다시 말하면, 제3 콘택홀(215)은 제1 배선(410)의 일부, 제1 게이트 전극 패턴(171)의 일부 및 제1 배선(410)과 제1 게이트 전극 패턴(171) 사이에 위치하는 액티브 패턴(132)의 일부와 중첩되어 형성될 수 있다. 제3 콘택홀(215)은 층간 절연 패턴(192) 및 게이트 절연 패턴(152)의 일부를 제거하여 형성될 수 있고, 제3 콘택홀(215)을 통해 제1 배선(410)의 일부, 제1 게이트 전극 패턴(171)의 일부 및 제1 배선(410)과 제1 게이트 전극 패턴(171) 사이에 위치하는 액티브 패턴(132)의 일부가 노출될 수 있다. 예를 들면, 제3 콘택홀(215)은 제1 배선(410)의 상면의 일부, 제1 배선(410)의 측면의 일부, 제1 게이트 전극 패턴(171)의 상면의 일부, 제1 게이트 전극 패턴(171)의 측면의 일부 및 제1 배선(410)과 제1 게이트 전극 패턴(171) 사이에 위치하는 액티브 패턴(132)의 상면의 일부를 동시에 노출시킬 수 있다.
제4 콘택홀(215)은 제2 게이트 전극 패턴(172)의 일부 및 제1 게이트 전극 패턴(171)과 제2 게이트 전극 패턴(172) 사이에 위치하는 액티브 패턴(132)의 일부와 중첩되어 형성될 수 있다. 제4 콘택홀(215)은 층간 절연 패턴(192) 및 게이트 절연 패턴(152)의 일부를 제거하여 형성될 수 있고, 제4 콘택홀(215)을 통해 제2 게이트 전극 패턴(172)의 일부 및 제1 게이트 전극 패턴(171)과 제2 게이트 전극 패턴(172) 사이에 위치하는 액티브 패턴(132)의 일부가 노출될 수 있다. 예를 들면, 제4 콘택홀(215)은 제2 게이트 전극 패턴(172)의 상면의 일부, 제2 게이트 전극 패턴(172)의 측면의 일부 및 제1 게이트 전극 패턴(171)과 제2 게이트 전극 패턴(172) 사이에 위치하는 액티브 패턴(132)의 상면의 일부를 동시에 노출시킬 수 있다.
제5 콘택홀(215)은 제3 게이트 전극 패턴(173)의 일부 및 제2 게이트 전극 패턴(172)과 제3 게이트 전극 패턴(173) 사이에 위치하는 액티브 패턴(132)의 일부와 중첩되어 형성될 수 있다. 제5 콘택홀(215)은 층간 절연 패턴(192) 및 게이트 절연 패턴(152)의 일부를 제거하여 형성될 수 있고, 제5 콘택홀(215)을 통해 제3 게이트 전극 패턴(173)의 일부 및 제2 게이트 전극 패턴(172)과 제3 게이트 전극 패턴(173) 사이에 위치하는 액티브 패턴(132)의 일부가 노출될 수 있다. 예를 들면, 제5 콘택홀(215)은 제3 게이트 전극 패턴(173)의 상면의 일부, 제3 게이트 전극 패턴(173)의 측면의 일부 및 제2 게이트 전극 패턴(172)과 제3 게이트 전극 패턴(173) 사이에 위치하는 액티브 패턴(132)의 상면의 일부를 동시에 노출시킬 수 있다.
제6 콘택홀(215)은 제4 게이트 전극 패턴(174)의 일부 및 제3 게이트 전극 패턴(173)과 제4 게이트 전극 패턴(174) 사이에 위치하는 액티브 패턴(132)의 일부와 중첩되어 형성될 수 있다. 제6 콘택홀(215)은 층간 절연 패턴(192) 및 게이트 절연 패턴(152)의 일부를 제거하여 형성될 수 있고, 제6 콘택홀(215)을 통해 제4 게이트 전극 패턴(174)의 일부 및 제3 게이트 전극 패턴(173)과 제4 게이트 전극 패턴(174) 사이에 위치하는 액티브 패턴(132)의 일부가 노출될 수 있다. 예를 들면, 제6 콘택홀(215)은 제4 게이트 전극 패턴(174)의 상면의 일부, 제4 게이트 전극 패턴(174)의 측면의 일부 및 제3 게이트 전극 패턴(173)과 제4 게이트 전극 패턴(174) 사이에 위치하는 액티브 패턴(132)의 상면의 일부를 동시에 노출시킬 수 있다.
제7 콘택홀(215)은 제3 배선(430)의 일부, 제5 게이트 전극 패턴(175)의 일부 및 제3 배선(430)과 제5 게이트 전극 패턴(175) 사이에 위치하는 액티브 패턴(132)의 일부와 중첩되어 형성될 수 있다. 제7 콘택홀(215)은 층간 절연 패턴(192) 및 게이트 절연 패턴(152)의 일부를 제거하여 형성될 수 있고, 제7 콘택홀(215)을 통해 제3 배선(430)의 일부, 제5 게이트 전극 패턴(175)의 일부 및 제3 배선(430)과 제5 게이트 전극 패턴(175) 사이에 위치하는 액티브 패턴(132)의 일부가 노출될 수 있다. 예를 들면, 제7 콘택홀(215)은 제3 배선(430)의 상면의 일부, 제3 배선(430)의 측면의 일부, 제5 게이트 전극 패턴(175)의 상면의 일부, 제5 게이트 전극 패턴(175)의 측면의 일부 및 제3 배선(430)과 제5 게이트 전극 패턴(175) 사이에 위치하는 액티브 패턴(132)의 상면의 일부를 동시에 노출시킬 수 있다.
도 19를 참조하면, 소스 전극(210) 및 드레인 전극(230)이 층간 절연층(190) 상의 화소 영역(10)에 형성될 수 있다. 소스 전극(210)은 게이트 절연층(150) 및 층간 절연층(190)의 제1 부분을 제거하여 형성된 상기 제1 콘택홀을 통하여 액티브층(130)의 제1 영역에 접속될 수 있고, 드레인 전극(230)은 게이트 절연층(150) 및 층간 절연층(190)의 제2 부분을 제거하여 형성된 상기 제2 콘택홀을 통하여 액티브층(130)의 제2 영역에 접속될 수 있다. 소스 전극(210) 및 드레인 전극(230)은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이에 따라, 액티브층(130), 게이트 절연층(150), 게이트 전극(170), 층간 절연층(190), 소스 전극(210) 및 드레인 전극(230)을 포함하는 반도체 소자(250)가 구성될 수 있다.
층간 절연 패턴(192) 상의 주변 영역(20)에 제2 배선(420)의 제2 연장부(422), 제1 연결 패턴(211), 제2 연결 패턴(212), 제3 연결 패턴(213) 및 제4 연결 패턴(214)이 형성될 수 있다.
제1 연결 패턴(211), 제2 연결 패턴(212), 제3 연결 패턴(213) 및 제4 연결 패턴(214) 각각은 제1 게이트 전극 패턴(171), 제2 게이트 전극 패턴(172), 제4 게이트 전극 패턴(174) 및 제5 게이트 전극 패턴(175) 각각 상에 중첩하여 형성될 수 있다.
예를 들면, 제1 연결 패턴(211)은 제1 배선(410)의 일부, 제1 배선(410)과 제1 게이트 전극 패턴(171) 사이에 위치한 액티브 패턴(132)의 일부 및 제1 게이트 전극 패턴(171)의 일부와 중첩될 수 있다. 여기서, 액티브 패턴(132)의 제1 영역이 상기 액티브 패턴(132)의 일부에 해당될 수 있고, 액티브 패턴(132)의 제3 영역이 제1 게이트 전극 패턴(171)의 일부에 해당될 수 있다. 제1 연결 패턴(211)은 층간 절연 패턴(192) 및 게이트 절연 패턴(152)의 일부를 제거하여 형성된 제3 콘택홀(215)을 통해 제1 배선(410)의 일부, 제1 게이트 전극 패턴(171)의 일부 및 액티브 패턴(132)의 일부와 직접적으로 접촉할 수 있다. 예를 들면, 제1 연결 패턴(211)은 제1 배선(410)의 상면의 일부, 제1 배선(410)의 측면의 일부, 제1 게이트 전극 패턴(171)의 상면의 일부, 제1 게이트 전극 패턴(171)의 측면의 일부 및 액티브 패턴(132)의 상면의 일부와 동시에 접촉될 수 있다. 즉, 제1 연결 패턴(211)은 제3 콘택홀(215)을 통해 제1 배선(410), 제1 게이트 전극 패턴(171) 및 액티브 패턴(132)과 동시에 접촉할 수 있고, 제1 연결 패턴(211)은 제1 배선(410), 제1 게이트 전극 패턴(172) 및 액티브 패턴(132)을 전기적으로 연결시킬 수 있다.
제2 연결 패턴(212)은 제1 게이트 전극 패턴(171)과 제2 게이트 전극 패턴(171) 사이에 위치한 액티브 패턴(132)의 일부 및 제2 게이트 전극 패턴(172)의 일부와 중첩될 수 있다. 여기서, 액티브 패턴(132)의 제1 영역이 상기 액티브 패턴(132)의 일부에 해당될 수 있고, 액티브 패턴(132)의 제3 영역이 제2 게이트 전극 패턴(172)의 일부에 해당될 수 있다. 제2 연결 패턴(212)은 층간 절연 패턴(192) 및 게이트 절연 패턴(152)의 일부를 제거하여 형성된 제4 콘택홀(215)을 통해 제2 게이트 전극 패턴(172)의 일부 및 액티브 패턴(132)의 일부와 직접적으로 접촉할 수 있다. 예를 들면, 제2 연결 패턴(212)은 제2 게이트 전극 패턴(172)의 상면의 일부, 제2 게이트 전극 패턴(172)의 측면의 일부 및 액티브 패턴(132)의 상면의 일부와 동시에 접촉될 수 있다. 즉, 제2 연결 패턴(212)은 제4 콘택홀(215)을 통해 제2 게이트 전극 패턴(172) 및 액티브 패턴(132)과 동시에 접촉할 수 있고, 제2 연결 패턴(212)은 제2 게이트 전극 패턴(172) 및 액티브 패턴(132)을 전기적으로 연결시킬 수 있다.
제3 연결 패턴(213)은 제3 게이트 전극 패턴(173)과 제4 게이트 전극 패턴(174) 사이에 위치한 액티브 패턴(132)의 일부 및 제4 게이트 전극 패턴(174)의 일부와 중첩될 수 있다. 여기서, 액티브 패턴(132)의 제1 영역이 상기 액티브 패턴(132)의 일부에 해당될 수 있고, 액티브 패턴(132)의 제3 영역이 제4 게이트 전극 패턴(174)의 일부에 해당될 수 있다. 제3 연결 패턴(213)은 층간 절연 패턴(192) 및 게이트 절연 패턴(152)의 일부를 제거하여 형성된 제6 콘택홀(215)을 통해 제4 게이트 전극 패턴(174)의 일부 및 액티브 패턴(132)의 일부와 직접적으로 접촉할 수 있다. 예를 들면, 제3 연결 패턴(213)은 제4 게이트 전극 패턴(174)의 상면의 일부, 제4 게이트 전극 패턴(174)의 측면의 일부 및 액티브 패턴(132)의 상면의 일부와 동시에 접촉될 수 있다. 즉, 제3 연결 패턴(213)은 제6 콘택홀(215)을 통해 제4 게이트 전극 패턴(174) 및 액티브 패턴(132)과 동시에 접촉할 수 있고, 제3 연결 패턴(213)은 제4 게이트 전극 패턴(174) 및 액티브 패턴(132)을 전기적으로 연결시킬 수 있다.
제4 연결 패턴(214)은 제3 배선(430)의 일부, 제3 배선(430)과 제5 게이트 전극 패턴(175) 사이에 위치한 액티브 패턴(132)의 일부 및 제5 게이트 전극 패턴(175)의 일부와 중첩될 수 있다. 여기서, 액티브 패턴(132)의 제1 영역이 상기 액티브 패턴(132)의 일부에 해당될 수 있고, 액티브 패턴(132)의 제3 영역이 제5 게이트 전극 패턴(175)의 일부에 해당될 수 있다. 제4 연결 패턴(214)은 층간 절연 패턴(192) 및 게이트 절연 패턴(152)의 일부를 제거하여 형성된 제7 콘택홀(215)을 통해 제3 배선(430)의 일부, 제5 게이트 전극 패턴(175)의 일부 및 액티브 패턴(132)의 일부와 직접적으로 접촉할 수 있다. 예를 들면, 제4 연결 패턴(214)은 제3 배선(430)의 상면의 일부, 제3 배선(430)의 측면의 일부, 제5 게이트 전극 패턴(175)의 상면의 일부, 제5 게이트 전극 패턴(175)의 측면의 일부 및 액티브 패턴(132)의 상면의 일부와 동시에 접촉될 수 있다. 즉, 제4 연결 패턴(214)은 제7 콘택홀(215)을 통해 제3 배선(430), 제5 게이트 전극 패턴(175) 및 액티브 패턴(132)과 동시에 접촉할 수 있고, 제4 연결 패턴(214)은 제3 배선(430), 제5 게이트 전극 패턴(175) 및 액티브 패턴(132)을 전기적으로 연결시킬 수 있다.
제2 배선(420)은 제1 배선(410) 및/또는 제3 배선(430)과 교차하여 형성될 수 있고, 액티브 패턴(132)으로부터 이격될 수 있다(도 13 참조). 제2 배선(420)은 제1 폭(W1) 및 제3 폭(W3)보다 작은 제2 폭(W2)을 가질 수 있다. 예시적인 실시예들에 있어서, 제2 배선(420)은 제1 연장부(421) 및 제2 연장부(422)를 포함할 수 있다. 제1 연장부(421)는 제1 방향(D1)으로 연장될 수 있고, 제2 연장부(422)는 제1 연장부(421)로부터 제2 방향(D2)으로 돌출될 수 있다. 제2 연장부(422)는 제2 연결 패턴(212)과 제3 연결 패턴(213) 사이에 개재될 수 있다. 또한, 제2 연장부(422)는 제3 게이트 전극 패턴(173)의 일부 및 제2 게이트 전극 패턴(172)과 제3 게이트 전극 패턴(173) 사이에 위치한 액티브 패턴(132)의 일부와 중첩될 수 있다. 여기서, 액티브 패턴(132)의 제1 영역이 상기 액티브 패턴(132)의 일부에 해당될 수 있고, 액티브 패턴(132)의 제3 영역이 제3 게이트 전극 패턴(173)의 일부에 해당될 수 있다.
예를 들면, 제2 연장부(422)는 층간 절연 패턴(192) 및 게이트 절연 패턴(152)의 일부를 제거하여 형성된 제5 콘택홀(215)을 통해 제3 게이트 전극 패턴(173)의 일부 및 액티브 패턴(132)의 일부와 직접적으로 접촉할 수 있다. 예를 들면, 제2 연장부(422)는 제3 게이트 전극 패턴(173)의 상면의 일부, 제3 게이트 전극 패턴(173)의 측면의 일부 및 액티브 패턴(132)의 상면의 일부와 동시에 접촉될 수 있다. 즉, 제2 연장부(422)는 제5 콘택홀(215)을 통해 제3 게이트 전극 패턴(173) 및 액티브 패턴(132)과 동시에 접촉할 수 있고, 제2 연장부(422)는 제3 게이트 전극 패턴(173) 및 액티브 패턴(132)을 전기적으로 연결시킬 수 있다. 즉, 제2 연장부(422)는 제3 정전기 방지 다이오드(103)의 연결 패턴으로 기능할 수 있다.
제2 배선(420)은 데이터 신호 배선, 스캔 신호 배선, 초기화 신호 배선, 발광 신호 배선 또는 전원 전압 배선 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 제2 배선(420)은 스캔 신호 배선, 초기화 신호 배선 또는 발광 신호 배선일 수 있다.
이에 따라, 액티브 패턴(132), 제1 게이트 전극 패턴(171) 및 제1 연결 패턴(211)으로 구성된 제1 정전기 방지 다이오드(101), 액티브 패턴(132), 제2 게이트 전극 패턴(172) 및 제2 연결 패턴(212)으로 구성된 제2 정전기 방지 다이오드(102), 액티브 패턴(132), 제3 게이트 전극 패턴(173) 및 제2 연장부(422)로 구성된 제3 정전기 방지 다이오드(103), 액티브 패턴(132), 제4 게이트 전극 패턴(174) 및 제3 연결 패턴(213)으로 구성된 제4 정전기 방지 다이오드(104) 및 액티브 패턴(132), 제5 게이트 전극 패턴(175) 및 제4 연결 패턴(214)으로 구성된 제5 정전기 방지 다이오드(105)가 배치될 수 있다. 즉, 정전기 방지 구조물(200)이 형성될 수 있다.
층간 절연층(190), 소스 전극(210) 및 드레인 전극(230) 상의 화소 영역(10)에 평탄화층(270)이 형성될 수 있다. 예를 들면, 평탄화층(270)은 층간 절연층(190), 소스 전극(210) 및 드레인 전극(230)을 충분히 덮도록 상대적으로 두꺼운 두께로 형성될 수 있고, 이러한 경우, 평탄화층(270)은 실질적으로 평탄한 상면을 가질 수 있으며, 이와 같은 평탄화층(270)의 평탄한 상면을 구현하기 위하여 평탄화층(270)에 대해 평탄화 공정이 추가될 수 있다. 평탄화층(270)은 유기 물질 또는 무기 물질 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 평탄화층(270)은 유기 물질을 사용하여 형성될 수 있다. 다른 예시적인 실시예들에 있어서, 평탄화층(270)이 정전기 방지 구조물(200) 상의 주변 영역(20)에 형성될 수도 있다.
하부 전극(290)은 평탄화층(270) 상의 화소 영역(10)에 형성될 수 있다. 하부 전극(290)은 평탄화층(270)의 일부를 관통하여 드레인 전극(230)과 접속할 수 있다. 또한, 하부 전극(290)은 반도체 소자(250)와 전기적으로 연결될 수 있다. 예를 들면, 하부 전극(290) 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 하부 전극(290)은 다층 구조로 형성될 수도 있다.
화소 정의막(310)은 평탄화층(270) 상의 화소 영역(10)에 형성될 수 있다. 화소 정의막(310)은 하부 전극(290)의 양측부를 덮을 수 있다. 화소 정의막(310)은 유기 물질 또는 무기 물질로 이루어질 수 있다. 예시적인 실시예들에 있어서, 화소 정의막(310)은 유기 물질을 사용하여 형성될 수 있다.
발광층(330)은 화소 정의막(310)에 의해 노출된 하부 전극(290) 상에 형성될 수 있다. 발광층(330)은 서브 화소들에 따라 상이한 색광들(즉, 적색광, 녹색광, 청색광 등)을 방출시킬 수 있는 발광 물질들 중 적어도 하나를 사용하여 형성될 수 있다. 이와는 달리, 발광층(330)은 적색광, 녹색광, 청색광 등의 다른 색광들을 발생시킬 수 있는 복수의 발광 물질들을 적층하여 전체적으로 백색광을 방출할 수 있다. 이러한 경우, 발광층(330) 상에 컬러 필터가 형성(예를 들어, 봉지 기판(미도시)의 저면에 발광층(330)과 중첩되도록 형성)될 수도 있다. 상기 컬러 필터는 적색 컬러 필터, 녹색 컬러 필터, 청색 컬러 필터 중 적어도 하나를 포함할 수 있다. 선택적으로, 상기 컬러 필터는 황색(Yellow) 컬러 필터, 청남색(Cyan) 컬러 필터 및 자주색(Magenta) 컬러 필터를 포함할 수도 있다. 상기 컬러 필터는 감광성 수지로 구성될 수 있다.
상부 전극(340)은 화소 정의막(310) 및 발광층(330) 상의 화소 영역(10)에 형성될 수 있다. 상부 전극(340)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
봉지 기판(미도시)은 상부 전극(340) 상에 형성될 수 있다. 상기 봉지 기판은 실질적으로 기판(110)과 동일한 재료로 구성될 수 있다. 예를 들면, 상기 봉지 기판은 석영 기판, 합성 석영 기판, 불화칼슘 또는 불소가 도핑된 석영 기판, 소다 라임 유리 기판, 무알칼리 유리 기판 등을 사용하여 형성될 수 있다. 다른 예시적인 실시예들에 있어서, 상기 봉지 기판은 투명 무기 물질 또는 플렉서블 플라스틱으로 구성될 수 있다. 예를 들면, 상기 봉지 기판은 연성을 갖는 투명 수지 기판을 사용하여 형성될 수도 있다. 이 경우, 유기 발광 표시 장치의 가요성을 향상시키기 위하여 적어도 하나의 무기층 및 적어도 하나의 유기층이 교대로 적층되는 구조를 가질 수 있다. 이에 따라, 도 14 및 도 15에 도시된 유기 발광 표시 장치(500)가 제조될 수 있다.
본 발명의 예시적인 실시예들에 따른 정전기 방지 구조물(200)을 포함하는 유기 발광 표시 장치(500)의 제조 방법에 있어서, 콘택홀들(215)의 개수가 상대적으로 감소되기 때문에 정전기 방지 구조물(200)을 포함하는 유기 발광 표시 장치(500)의 제조 비용이 감소될 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 유기 발광 표시 장치를 구비할 수 있는 다양한 디스플레이 기기들에 적용될 수 있다. 예를 들면, 본 발명은 차량용, 선박용 및 항공기용 디스플레이 장치들, 휴대용 통신 장치들, 전시용 또는 정보 전달용 디스플레이 장치들, 의료용 디스플레이 장치들 등과 같은 수많은 디스플레이 기기들에 적용 가능하다.
10: 화소 영역 20: 주변 영역
30: 패드 영역 101: 제1 정전기 방지 다이오드
102: 제2 정전기 방지 다이오드 103: 제3 정전기 방지 다이오드
104: 제4 정전기 방지 다이오드 105: 제5 정전기 방지 다이오드
100: 정전기 방지 다이오드 110: 기판
132: 액티브 패턴 133: 제1 말단부
134: 제2 말단부 152: 게이트 절연 패턴
171: 제1 게이트 전극 패턴
172: 게이트 전극 패턴, 제2 게이트 전극 패턴
173: 제3 게이트 전극 패턴 174: 제4 게이트 전극 패턴
175: 제5 게이트 전극 패턴 192: 층간 절연 패턴
200: 정전기 방지 구조물 212: 연결 패턴
215: 콘택홀 250: 반도체 소자
270: 평탄화층 290: 하부 전극
310: 화소 정의막 330: 발광층
340: 상부 전극 400: 화소 구조물
410: 제1 배선 420: 제2 배선
421: 제1 연장부 422: 제2 연장부
430: 제3 배선 450: 구동 집적 회로
470: 패드 전극

Claims (20)

  1. 제1 영역, 상기 제1 영역과 이격되는 제2 영역 및 상기 제1 및 제2 영역들 사이에 위치하는 제3 영역을 갖는 액티브 패턴;
    상기 액티브 패턴 상의 제3 영역에 배치되는 게이트 패턴; 및
    상기 게이트 패턴 상에 배치되고, 상기 액티브 패턴의 제1 영역의 일부 및 제3 영역의 일부와 중첩되며, 상기 게이트 패턴 및 상기 액티브 패턴을 전기적으로 연결시키는 연결 패턴을 포함하고,
    상기 연결 패턴은 상기 게이트 패턴과 일대일로 접촉하는 정전기 방지 다이오드.
  2. 제 1 항에 있어서,
    상기 액티브 패턴을 덮는 게이트 절연 패턴; 및
    상기 게이트 절연 패턴 및 상기 게이트 패턴 상에 배치되고, 상기 게이트 패턴을 덮는 층간 절연 패턴을 더 포함하는 것을 특징으로 하는 정전기 방지 다이오드.
  3. 제 1 항에 있어서, 상기 연결 패턴은 상기 게이트 패턴의 상면의 일부, 상기 게이트 패턴의 측면의 일부 및 상기 액티브 패턴의 상면의 일부와 동시에 접촉되는 것을 특징으로 하는 정전기 방지 다이오드.
  4. 복수의 화소 구조물들이 배치되는 화소 영역 및 상기 화소 영역을 둘러싸며 상기 화소 구조물들과 전기적으로 연결되는 복수의 배선들이 배치되는 주변 영역을 갖는 기판;
    상기 기판 상의 주변 영역에 배치되고, 제1 폭을 갖는 제1 배선;
    상기 제1 배선 상에서 교차하여 배치되고, 상기 제1 폭보다 작은 제2 폭을 갖는 제2 배선;
    상기 제1 배선과 이격하여 배치되고, 상기 제2 폭보다 큰 제3 폭을 갖는 제3 배선;
    상기 제1 배선, 상기 제2 배선 및 상기 제3 배선을 전기적으로 연결시키고,
    상기 기판 상의 주변 영역에 배치되고, 제1 영역, 상기 제1 영역과 이격되는 제2 영역 및 상기 제1 및 제2 영역들 사이에 위치하는 제3 영역을 갖는 액티브 패턴;
    상기 액티브 패턴 상의 제3 영역에 배치되는 게이트 패턴; 및
    상기 게이트 패턴 상에 배치되고, 상기 제1 영역의 일부 및 제3 영역의 일부와 중첩되며, 상기 게이트 패턴 및 상기 액티브 패턴을 전기적으로 연결시키는 연결 패턴을 각기 포함하는 정전기 방지 다이오드들을 갖는 정전기 방지 구조물을 포함하는 유기 발광 표시 장치.
  5. 제 4 항에 있어서, 상기 액티브 패턴은 상기 기판의 상면에 평행한 제1 방향으로 연장되고, 상기 액티브 패턴의 제1 말단부는 상기 제1 배선의 일부와 중첩되며, 상기 액티브 패턴의 제1 말단부와 반대되는 제2 말단부는 상기 제3 배선의 일부와 중첩되는 것을 특징으로 하는 유기 발광 표시 장치.
  6. 제 5 항에 있어서, 상기 제1 배선 및 상기 제3 배선은 상기 제1 방향에 직교하는 제2 방향으로 연장하고, 상기 제2 배선은 상기 액티브 패턴과 이격하여 상기 제1 방향으로 연장하는 것을 특징으로 하는 유기 발광 표시 장치.
  7. 제 6 항에 있어서, 상기 게이트 패턴은 제1 내지 제5 게이트 패턴들을 포함하고,
    상기 제1 내지 제5 게이트 패턴들은 상기 액티브 패턴 상에서 중첩하여 배치되며, 서로 이격하여 위치하는 것을 특징으로 하는 유기 발광 표시 장치.
  8. 제 7 항에 있어서, 상기 제1 게이트 패턴은 상기 제1 배선과 인접하여 배치되고, 상기 제5 게이트 패턴은 상기 제3 배선과 인접하여 배치되며, 상기 제2 내지 제4 게이트 패턴들은 상기 제1 및 제5 게이트 패턴들 사이에 순차적으로 배치되는 것을 특징으로 하는 유기 발광 표시 장치
  9. 제 7 항에 있어서, 상기 연결 패턴은 제1 내지 제4 연결 패턴들을 포함하고,
    상기 제1 내지 제4 연결 패턴들 각각은 상기 제1, 제2, 제4 및 제5 게이트 패턴들 각각 상에서 중첩하여 배치되며, 서로 이격하여 위치하는 것을 특징으로 하는 유기 발광 표시 장치.
  10. 제 9 항에 있어서, 상기 제1 연결 패턴은 상기 제1 배선의 일부, 상기 액티브 패턴의 일부 및 상기 제1 게이트 패턴의 일부와 중첩하며, 상기 제4 연결 패턴은 상기 제3 배선의 일부, 상기 액티브 패턴의 일부 및 상기 제5 게이트 패턴의 일부와 중첩하고, 상기 제2 연결 패턴은 상기 액티브 패턴의 일부 및 상기 제2 게이트 패턴의 일부와 중첩하며, 상기 제3 연결 패턴은 상기 액티브 패턴의 일부 및 상기 제4 게이트 패턴의 일부와 중첩하는 것을 특징으로 하는 유기 발광 표시 장치.
  11. 제 9 항에 있어서, 상기 제2 배선은,
    상기 제1 방향으로 연장하는 제1 연장부; 및
    상기 제1 연장부로부터 상기 제2 방향으로 돌출된 제2 연장부를 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  12. 제 11 항에 있어서, 상기 제2 연장부는 상기 제1 내지 제4 연결 패턴들과 동일한 층에 배치되며, 상기 제2 연결 패턴과 제3 연결 패턴 사이에 개재되는 것을 특징으로 하는 유기 발광 표시 장치.
  13. 제 11 항에 있어서, 상기 제2 연장부는 상기 제3 게이트 패턴의 일부 상기 액티브 패턴의 일부와 중첩하는 것을 특징으로 하는 유기 발광 표시 장치.
  14. 제 4 항에 있어서, 상기 제1 배선은 고전원 전압 배선이고, 상기 제3 배선은 저전원 전압 배선이며, 상기 제2 배선은 스캔 배선, 데이터 배선, 초기화 신호 배선 또는 발광 신호 배선인 것을 특징으로 하는 유기 발광 표시 장치.
  15. 제 4 항에 있어서, 상기 제1 폭 및 상기 제3 폭은 동일한 것을 특징으로 하는 유기 발광 표시 장치.
  16. 제 4 항에 있어서, 상기 제1 배선 및 상기 제3 배선은 상기 게이트 패턴과 동일한 물질을 사용하여 동시에 형성되고, 상기 제2 배선은 상기 연결 패턴과 동일한 물질을 사용하여 동시에 형성되는 것을 특징으로 하는 유기 발광 표시 장치.
  17. 제 4 항에 있어서, 상기 화소 구조물들 각각은,
    상기 기판 상의 상기 화소 영역에 배치되는 반도체 소자;
    상기 반도체 소자 상에 배치되는 하부 전극;
    상기 하부 전극 상에 배치되는 발광층; 및
    상기 발광층 상에 배치되는 상부 전극을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  18. 제 17 항에 있어서, 상기 반도체 소자는,
    상기 기판 상의 화소 영역에 배치되는 액티브층;
    상기 액티브층을 덮는 게이트 절연층;
    상기 게이트 절연층 상에 배치되는 게이트 전극;
    상기 게이트 전극을 덮는 층간 절연층; 및
    상기 층간 절연층 상에 배치되는 소스 및 드레인 전극들을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  19. 제 18 항에 있어서,
    상기 액티브 패턴을 덮는 게이트 절연 패턴; 및
    상기 게이트 절연층 및 상기 게이트 패턴 상에 배치되고, 상기 게이트 패턴을 덮는 층간 절연 패턴을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  20. 제 19 항에 있어서, 상기 액티브층은 상기 액티브 패턴과 동일한 물질을 사용하여 동시에 형성되고, 상기 게이트 절연층은 상기 게이트 절연 패턴과 동일한 물질을 사용하여 동시에 형성되며, 상기 게이트 전극은 상기 게이트 전극과 동일한 물질을 사용하여 동시에 형성되고, 상기 층간 절연층은 상기 층간 절연 패턴과 동일한 물질을 사용하여 동시에 형성되며, 상기 소스 및 드레인 전극들은 상기 연결 패턴과 동일한 물질을 사용하여 동시에 형성되는 것을 특징으로 하는 유기 발광 표시 장치.
KR1020160118010A 2016-09-13 2016-09-13 정전기 방지 다이오드 및 정전기 방지 구조물을 포함하는 유기 발광 표시 장치 KR102591727B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160118010A KR102591727B1 (ko) 2016-09-13 2016-09-13 정전기 방지 다이오드 및 정전기 방지 구조물을 포함하는 유기 발광 표시 장치
US15/638,961 US10319711B2 (en) 2016-09-13 2017-06-30 Electrostatic protection diode and organic light emitting display device including electrostatic protection structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160118010A KR102591727B1 (ko) 2016-09-13 2016-09-13 정전기 방지 다이오드 및 정전기 방지 구조물을 포함하는 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20180030341A KR20180030341A (ko) 2018-03-22
KR102591727B1 true KR102591727B1 (ko) 2023-10-23

Family

ID=61560789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160118010A KR102591727B1 (ko) 2016-09-13 2016-09-13 정전기 방지 다이오드 및 정전기 방지 구조물을 포함하는 유기 발광 표시 장치

Country Status (2)

Country Link
US (1) US10319711B2 (ko)
KR (1) KR102591727B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7028616B2 (ja) 2017-11-22 2022-03-02 株式会社ジャパンディスプレイ 表示装置
JP2019101128A (ja) * 2017-11-30 2019-06-24 株式会社ジャパンディスプレイ 表示装置、及び表示装置の製造方法
CN109545085B (zh) * 2018-11-22 2021-06-04 武汉天马微电子有限公司 显示面板和显示装置
KR20210113531A (ko) 2020-03-06 2021-09-16 삼성디스플레이 주식회사 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100490040B1 (ko) * 1997-12-05 2005-09-06 삼성전자주식회사 두개이상의쇼팅바를갖는액정표시장치및그제조방법
JP3033548B2 (ja) * 1997-11-12 2000-04-17 日本電気株式会社 半導体装置、静電保護素子及び絶縁破壊防止方法
KR100508031B1 (ko) * 1997-12-31 2005-10-27 삼성전자주식회사 정전기 보호 소자를 포함하는 배선 구조 및 그 제조방법
KR100505619B1 (ko) * 1998-09-29 2005-09-26 삼성전자주식회사 반도체소자의정전하방전회로,그구조체및그구조체의제조방법
JP5296450B2 (ja) * 2008-08-13 2013-09-25 セイコーインスツル株式会社 半導体装置
KR101893355B1 (ko) * 2011-06-30 2018-10-05 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 유기 발광 표시 장치
KR102651930B1 (ko) * 2016-07-29 2024-03-27 엘지디스플레이 주식회사 유기발광 표시장치 및 그 제조방법

Also Published As

Publication number Publication date
US10319711B2 (en) 2019-06-11
US20180076192A1 (en) 2018-03-15
KR20180030341A (ko) 2018-03-22

Similar Documents

Publication Publication Date Title
KR102512975B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102480110B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US10651265B2 (en) Organic light emitting display device
US10170525B2 (en) Organic light emitting display device
KR102447451B1 (ko) 유기 발광 표시 장치
KR102090703B1 (ko) 유기발광표시장치 및 그 제조방법
US10937838B2 (en) Organic light emitting display device
KR102538983B1 (ko) 유기 발광 표시 장치
KR102504436B1 (ko) 유기 발광 표시 장치
KR102560317B1 (ko) 유기 발광 표시 장치
KR102525343B1 (ko) 유기 발광 표시 장치
US11355568B2 (en) Organic light emitting diode display device
KR102523340B1 (ko) 유기 발광 표시 장치
KR102591727B1 (ko) 정전기 방지 다이오드 및 정전기 방지 구조물을 포함하는 유기 발광 표시 장치
KR20200094264A (ko) 유기 발광 표시 장치
KR20200093718A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20200111845A (ko) 유기 발광 표시 장치
KR102591549B1 (ko) 유기 발광 표시 장치
KR102247825B1 (ko) 칼라 필터를 구비한 하부 발광형 유기발광 다이오드 표시장치 및 그 제조 방법
KR102469294B1 (ko) 유기 발광 표시 장치
KR102525989B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20220121968A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant