JP7028616B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP7028616B2 JP7028616B2 JP2017224788A JP2017224788A JP7028616B2 JP 7028616 B2 JP7028616 B2 JP 7028616B2 JP 2017224788 A JP2017224788 A JP 2017224788A JP 2017224788 A JP2017224788 A JP 2017224788A JP 7028616 B2 JP7028616 B2 JP 7028616B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- region
- layer
- wirings
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010410 layer Substances 0.000 description 93
- 239000010408 film Substances 0.000 description 82
- 239000000758 substrate Substances 0.000 description 23
- 239000011229 interlayer Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 10
- 230000003014 reinforcing effect Effects 0.000 description 10
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 238000007789 sealing Methods 0.000 description 9
- 125000006850 spacer group Chemical group 0.000 description 7
- 239000006059 cover glass Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 239000013039 cover film Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 229920002284 Cellulose triacetate Polymers 0.000 description 2
- 229920000089 Cyclic olefin copolymer Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- NNLVGZFZQQXQNW-ADJNRHBOSA-N [(2r,3r,4s,5r,6s)-4,5-diacetyloxy-3-[(2s,3r,4s,5r,6r)-3,4,5-triacetyloxy-6-(acetyloxymethyl)oxan-2-yl]oxy-6-[(2r,3r,4s,5r,6s)-4,5,6-triacetyloxy-2-(acetyloxymethyl)oxan-3-yl]oxyoxan-2-yl]methyl acetate Chemical compound O([C@@H]1O[C@@H]([C@H]([C@H](OC(C)=O)[C@H]1OC(C)=O)O[C@H]1[C@@H]([C@@H](OC(C)=O)[C@H](OC(C)=O)[C@@H](COC(C)=O)O1)OC(C)=O)COC(=O)C)[C@@H]1[C@@H](COC(C)=O)O[C@@H](OC(C)=O)[C@H](OC(C)=O)[C@H]1OC(C)=O NNLVGZFZQQXQNW-ADJNRHBOSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 229910004304 SiNy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Description
本発明は、表示装置に関する。
有機ＥＬ（electroluminescence）表示装置などのフラットパネルディスプレイは、基板上に薄膜トランジスタ（thin film transistor）や有機発光ダイオード（organic light-emitting diode）などが形成された表示パネルを有する。表示パネルは、配線を介して電源や信号が入力されることによって、画像の表示を行っている。
例えば、下記特許文献１は、ドライバＩＣが生成した信号等が、配線を介して表示領域に入力される点を開示している。
近年、表示装置の高解像度化が進展し、それに伴ってドライバＩＣと表示領域の間に配置される配線の数が増大している。配線の数が増大すると、配線間の距離が短くなるため、配線を細くする必要が生じる。
また、当該配線は表示領域の一辺に対して垂直に配置されるわけではなく、傾斜して配置されることが通常である。配線が傾斜して配置されると、配線間の距離が短くなるため、配線を細くする必要が生じる。
しかし、配線を細くすると配線の抵抗が増大し、消費電力が増大してしまう。また、配線を太くすると隣接する配線が短絡し、表示不良が生じるおそれが高まる。
本発明は、上記問題点に鑑みてなされたものであり、その目的は、表示装置に設けられる配線の抵抗を低減することである。
本発明の一態様は、第１領域において、第１層に設けられ、かつ、それぞれ第１の方向に平行に配置され、前記第１領域と隣接する第２領域において、第２層に配置された複数の第１配線と、前記第１領域において、前記第１層に設けられ、かつ、前記複数の第１配線の間に配置され、前記第２領域において、前記第２層と異なる層に設けられた第２配線と、を有する表示装置であって、前記複数の第１配線の一部は、前記第２領域において、前記第１の方向に対してそれぞれ同じ側に傾斜して配置され、前記複数の第２配線は、前記第２領域において、前記複数の第１配線の一部と平面視で交差するように配置されることを特徴とする。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して詳細な説明を適宜省略することがある。
以下の実施形態においては、開示例として有機ＥＬ表示装置の場合を例示したが、その他の適用例として、液晶表示装置、その他の自発光表示装置、あるいは電気泳動素子等と有する電子ペーパー型表示装置など、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型から大型まで、特に限定することなく適用が可能であることは言うまでもない。
図１は、本発明の実施形態に係る表示パネル１００の構成を示す概略図である。図１に示すように、表示パネル１００は、第１基板２０２と、第２基板２０４と、ドライバＩＣ２０６と、を含んで構成される。
第１基板２０２は、表示領域２１０と、額縁領域２１２と、接続領域２１４と、湾曲領域２１６と、を含む。なお、本実施例においては、特許請求の範囲における第１領域は、湾曲領域２１６に相当し、第２領域は、接続領域２１４に相当し、第３領域は、額縁領域２１２に相当する。
表示領域２１０は、画素アレイ部を有する。画素アレイ部は、各画素に画素を点灯させるための電源や信号を供給する端子を含む。各画素は、複数のＴＦＴ３０２（後述）とコンデンサが配置される。画素アレイ部に含まれる端子は、例えば、後述する第１配線２１８乃至第３配線２２２を介して、ドライバＩＣ２０６から供給される走査信号、映像信号や電源電圧を入力される端子である。
額縁領域２１２は、画素アレイ部を有する表示領域２１０の周囲に配置された領域である。具体的には、例えば表示領域２１０の左右の額縁領域２１２には、画素アレイ部の行を選択する信号を生成する回路（以下、Ｙドライバとする）等が配置される。表示領域２１０の上下の額縁には、電源を引き回す配線や、後述する第１配線２１８乃至第３配線２２２等が配置される。
接続領域２１４は、表示領域２１０の裏面側に配置され、電源電圧及び映像信号を供給される領域である。具体的には、接続領域２１４は、湾曲領域２１６が湾曲されることで、後述する図４（ａ）及び図４（ｂ）のように表示領域２１０の裏面に配置される領域である。接続領域２１４は、第１配線２１８乃至第３配線２２２が配置される。接続領域２１４は、ドライバＩＣ２０６からＹドライバ制御信号および映像信号を供給され，ＦＰＣから電源電圧を供給される領域である。
湾曲領域２１６は、額縁領域２１２と接続領域２１４とを連結し、接続領域２１４が表示領域２１０の裏面に配置されるように湾曲される領域である。具体的には、湾曲領域２１６は、額縁領域２１２と接続領域２１４との間に配置されて、額縁領域２１２と接続領域２１４とを連結する。湾曲領域２１６が湾曲されることによって、接続領域２１４が表示領域２１０の裏面に配置される。
第２基板２０４は、ＦＰＣ（Flexible Printed Circuit）である。第２基板２０４は、第１基板２０２と接続され、回路部品等が配置される。第２基板２０４は、表示パネル１００に電源電圧や映像信号を供給する外部装置と接続される。第２基板２０４から供給される電源電圧は，第２配線２２０及び第３配線２２２を介して画素アレイ部に供給される。第２基板２０４から供給されるＹドライバ電源電圧は、Ｙドライバ電源線５００を介してＹドライバに供給される。
ドライバＩＣ２０６は、第１基板２０２に配置されるＩＣである。具体的には、例えば図１に示すように、ドライバＩＣ２０６は、第１基板２０２に直接配置されるＣＯＧ（Chip on Glass）である。ドライバＩＣ２０６は、第２基板２０４から供給された映像信号や電源電圧に基づいて、画素アレイ部に供給する映像信号及びＹドライバ制御信号等を生成するＩＣである。ドライバＩＣ２０６が生成した映像信号は、接続領域２１４、湾曲領域２１６及び額縁領域２１２に配置された第１配線２１８を介して画素アレイ部に供給される。Ｙドライバ制御信号は，Ｙドライバ信号線５０２を介してＹドライバに供給される。画素アレイ部は、当該データ信号及び第２基板２０４から供給される電源電圧によって画像を表示する。
なお、図２に示すように、表示パネル１００は、第２基板の代わりにＣＯＦ用フィルム２２４が設けられる構成（以下、変形例とする）であってもよい。具体的には、例えば、ＣＯＦ用フィルム２２４は、ポリイミド等で形成され、可撓性を有する。ドライバＩＣ２０６は、ＣＯＦ用フィルム２２４の上に配置される。ドライバＩＣ２０６は、ＣＯＦ（Chip on Film）である。ドライバＩＣ２０６が配置されたＣＯＦ用フィルム２２４は、第１基板と接続される。ドライバＩＣ２０６が生成した映像信号は、ＣＯＦ用フィルム２２４、接続領域２１４、湾曲領域２１６及び額縁領域２１２に配置された第１配線２１８乃至第３配線２２２を介して画素アレイ部に供給される。
続いて、表示領域２１０の断面について説明する。図３は、表示パネル１００の図１及び図２のIII－III断面を示す模式的な図である。表示パネル１００は、樹脂フィルムからなる絶縁性基材３００の上にＴＦＴ３０２などからなる回路層、有機ＥＬ素子、及び有機ＥＬ素子を封止する封止膜３２８などが積層された構造を有する。絶縁性基材３００は、例えば、ポリイミド膜を用いて形成される。封止膜３２８の上には粘着層３３４を挟んでカバーフィルム３３６が配置される。
本実施形態において画素アレイ部はトップエミッション型である。有機ＥＬ素子が発した光は、絶縁性基材３００とは反対側に出射される。なお、表示装置１００がカラーフィルタを用いてカラー表示を行う場合には、カラーフィルタは、封止膜３２８と保護膜３３４との間、あるいは対向基板側に配置される。有機ＥＬ素子が白色光を生成し、当該白色光はカラーフィルタを透過する。これにより、画素アレイ部に配置された各画素は、例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）などの色の光を発する。
表示領域２１０の回路層には、画素回路、走査信号線、映像信号線、駆動電源線などが形成される。具体的には、アンダーコート膜３０４は、絶縁性基材３００の上に窒化シリコン（ＳｉＮｙ）や酸化シリコン（ＳｉＯｘ）などの無機絶縁材料を用いて、下地層として形成される。アンダーコート膜３０４の上に、ポリシリコン（ｐ－Ｓｉ）膜が形成される。当該ｐ－Ｓｉ膜はパターニングされ、回路層で用いる箇所のｐ－Ｓｉ膜が選択的に残される。
例えば、ｐ－Ｓｉ膜を用いてトップゲート型のＴＦＴ３０２のチャネル部及びソース・ドレイン部となる半導体層３０６が形成される。ＴＦＴ３０２のチャネル部の上にはゲート絶縁膜３０８を介してゲート電極層３１０が配置される。ゲート電極層３１０は、スパッタリング等で形成した金属膜をパターニングして形成される。
この後、ゲート電極層３１０を覆う第１層間絶縁膜３１２が積層される。ＴＦＴ３０２のソース、ドレインとなるｐ－Ｓｉは、イオン注入により不純物が導入される。さらに、当該ソース及びドレインに電気的に接続された第１ＳＬ層３１４が形成される。このようにしてＴＦＴ３０２が形成される。
その後、第２層間絶縁膜３１６が積層される。第２層間絶縁膜３１６の表面には、スパッタリング等で第２ＳＬ層３１８が形成される。第２ＳＬ層３１８と、ゲート電極層３１０と、第１ＳＬ層３１４とを用いて、走査信号線、映像信号線、駆動電源線を多層配線構造で形成することができる。この上に例えば、アクリル樹脂等の有機材料を積層して平坦化膜３２０が形成される。平坦化膜３２０により平坦化された表示領域２１０の表面に有機ＥＬ素子が形成される。
有機ＥＬ素子は下部電極３２２、有機ＥＬ層３２４及び上部電極３２６で構成される。下部電極３２２、有機ＥＬ層３２４及び上部電極３２６は、絶縁性基材３００側から順に積層される。本実施形態では下部電極３２２が有機ＥＬ素子の陽極（アノード）であり、上部電極３２６が陰極（カソード）である。有機ＥＬ層３２４は正孔輸送層、発光層、電子輸送層等を含んで構成される。
図３に示すＴＦＴ３０２がｎチャネルを有した駆動ＴＦＴ３０２であるとすると、下部電極３２２は、ＴＦＴ３０２の第１ＳＬ層３１４に接続される。具体的には、上述した平坦化膜３２０の形成後、下部電極３２２をＴＦＴ３０２に接続するためのコンタクトホール３３０が形成される。ＴＦＴ３０２に接続された下部電極３２２は、平坦化膜３２０表面及びコンタクトホール３３０内に形成された導電体膜がパターニングされることで画素ごとに形成される。
下部電極３２２の形成後、画素境界にバンク３３２が形成される。バンク３３２で囲まれた画素の有効領域において、下部電極３２２が露出する。バンク３３２の形成後、有機ＥＬ層３２４を構成する各層が下部電極３２２の上に順番に積層される。上部電極３２６は、有機ＥＬ層３２４の上に透明電極材料を用いて形成される。
封止膜３２８は、上部電極３２６の表面に形成される。例えば、封止膜３２８は、無機膜、有機膜及び無機膜を下からこの順に含む三層積層構造を有している。無機膜は、例えばＳｉＯ２、ＳｉＮ、又はＳｉＯＮ等の無機絶縁材料で形成さる。有機膜は、例えばアクリル樹脂等の有機絶縁材料で形成され、封止膜の上面を平坦化させる。カバーフィルム３３６は、粘着層３３４を介して封止膜上に配置される。カバーフィルム３３６は、シクロオレフィンポリマー（ＣＯＰ）やトリアセチルセルロース（ＴＡＣ）等で形成される。
続いて、湾曲された状態の表示パネル１００について説明する。図４（ａ）は、湾曲領域２１６の近傍における表示パネル１００の模式的な断面を示す図である。なお、図４（ａ）は、図１に示す実施形態の表示パネル１００を示す図である。図４に示すように、表示パネル１００は、第１基板２０２と、第２基板２０４と、ドライバＩＣ２０６と、保護フィルム４００と、偏光板４０２と、補強フィルム４０４と、熱拡散シート４０６と、スペーサ４０８と、補強樹脂４１０と、カバーガラス４１２と、を含む。
第１基板２０２は、湾曲領域２１６において湾曲される。第２基板２０４及びドライバＩＣ２０６は上述した通りである。保護フィルム４００は、表示パネル１００を保護するフィルムである。偏光板４０２は、表示パネル１００に入射した外光の反射を低減する。これにより、表示装置１００の視認性が向上する。
補強フィルム４０４は、表示パネル１００を補強するフィルムである。具体的には、補強フィルム４０４は、湾曲された状態の表示パネル１００の裏面の平坦な領域に配置される。
熱拡散シート４０６は、表示パネル１００の熱を拡散するシートである。具体的には、熱拡散シート４０６は、表示パネル１００の周囲に配置された駆動回路で生じた熱を、表示パネル１００全体に拡散する。これにより、表示パネル１００の一部だけ高温になる状態を防止する。
スペーサ４０８は、折り曲げられた表示パネル１００の表面側の部分と裏面側の部分との間に配置される。スペーサ４０８は、表面側の部分と裏面側の部分との間隔を一定以上に保つ。これにより、表示パネル１００に厚み方向の圧力が加わっても湾曲領域２１６の曲率が許容範囲に保たれる。
また、スペーサ４０８の端部は、湾曲領域２１６の背面に応じた曲率の曲面となるように形成される。スペーサ４０８の端部を湾曲領域２１６の背面に当接させることで、湾曲領域２１６の表面に圧力が加わっても湾曲領域２１６の形状を一定に保つことができる。スペーサ４０８によって、湾曲領域２１６に配置された第１配線２１８乃至第３配線２２２にかかる応力を小さくし、第１配線２１８乃至第３配線２２２の断線を起こりにくくすることができる。
補強樹脂４１０は、表示パネル１００を補強する樹脂である。補強樹脂４１０は、湾曲された状態の表示パネル１００の湾曲領域２１６に配置される。補強樹脂４１０は、表示パネル１００の折り曲げられた領域に塗布される。
カバーガラス４１２は、表示パネル１００の表面を保護するガラスである。カバーガラス４１２は、折り曲げた状態の表示パネル１００に対して、偏光板４０２の上に配置される。なお、カバーガラス４１２は、アクリル等の樹脂製であってもよい。
なお、湾曲領域２１６には補強樹脂４１０を貼り付けない構成としてもよい。当該構成によれば、湾曲領域２１６の柔軟性を増し、より小さい曲率半径で表示パネル１００を湾曲させることができる。湾曲領域２１６の曲率半径が小さくなるほど、折り曲げられた表示パネル１００の平面視でのサイズも小さくなり、また折り曲げられた表示パネル１００の厚さも小さくなる。
図４（ｂ）は、変形例において、表示パネル１００の湾曲領域２１６の近傍における模式的な断面を示す図である。表示パネルは、ＣＯＦ用フィルム２２４を有する。ドライバＩＣ２０６は、ＣＯＦ用フィルム２２４に配置される。他の構成は、図４（ａ）に示した構成と同様である。
続いて、額縁領域２１２、湾曲領域２１６及び接続領域２１４の詳細について説明する。図５は、額縁領域２１２、湾曲領域２１６及び接続領域２１４を拡大した図である。図６は、変形例における額縁領域２１２、湾曲領域２１６及び接続領域２１４を拡大した図である。また、図７（ａ）乃至図７（ｃ）は、それぞれ図５及び図６のVII-VII断面、VII'-VII'断面、VII''-VII''断面を示す図である。また、図８（ａ）及び図８（ｂ）は、図５及び図６のVIII-VIII断面及びVIII'-VIII'断面を示す図である。
図５に示すように、表示領域２１０からドライバＩＣ２０６に向かって順に、額縁領域２１２、湾曲領域２１６及び接続領域２１４が配置される。額縁領域２１２、湾曲領域２１６及び接続領域２１４は、それぞれ、複数の第１配線２１８と、第２配線２２０と、第３配線２２２と、Ｙドライバ電源線５００と、Ｙドライバ信号線５０２と、が配置される。
図５に示すように、ドライバＩＣ２０６は、第１基板２０２の接続領域２１４に配置される。一方、変形例においては、図６に示すように、ドライバＩＣ２０６は、ＣＯＦ用フィルム２２４に配置される。ＣＯＦ用フィルム２２４は、第１基板２０２に配置される。
第１配線２１８は、表示領域２１０において画素アレイ部と接続され、接続領域２１４においてドライバＩＣ２０６と接続される。第２配線２２０及び第３配線２２２は、表示領域２１０において画素アレイ部と接続され、接続領域２１４において第２基板２０４と接続される。具体的には、第１配線２１８は、ドライバＩＣ２０６から供給された映像信号を画素アレイ部に供給する。第２配線２２０及び第３配線２２２は、第２基板２０４から供給された異なる電源電圧を画素アレイ部に供給する。なお、第１配線２１８乃至第３配線２２２に供給される信号及び電源はこれに限られず、他の信号や電源であってもよい。
Ｙドライバ電源線５００及びＹドライバ信号線５０２は、額縁領域２１２においてＹドライバと接続される。Ｙドライバ電源線５００は、接続領域２１４において第２基板２０４と接続される。Ｙドライバ信号線５０２は、接続領域２１４においてドライバＩＣ２０６と接続される。Ｙドライバ電源線５００は、第２基板２０４から供給された電源電圧をＹドライバに供給する。Ｙドライバ信号線５０２は、ドライバＩＣ２０６から供給されたＹドライバ制御信号をＹドライバに供給する。Ｙドライバは、画素を選択する信号等を画素アレイ部に供給する。
複数の第１配線２１８は、湾曲領域２１６において、第１層に設けられる。複数の第１配線２１８は、湾曲領域２１６と隣接する接続領域２１４及び額縁領域２１２において、第２層に配置される。
具体的には、例えば図７（ａ）に示すように、第１配線２１８は、ゲート電極層３１０と第２ＳＬ層３１８によって構成される。湾曲領域２１６における第１配線２１８は、絶縁性基材３００の上に配置された第２ＳＬ層３１８である。接続領域２１４における第１配線２１８は、アンダーコート膜３０４の上から第２層間絶縁膜３１６の上にかけて配置された第２ＳＬ層３１８と、当該第２ＳＬ層３１８とコンタクトホール３３０を介して接続されたゲート電極層３１０と、によって構成される。額縁領域２１２における第１配線２１８は、アンダーコート膜３０４の上から第２層間絶縁膜３１６の上にかけて配置された第２ＳＬ層３１８と、当該第２ＳＬ層３１８とコンタクトホール３３０を介して接続されたゲート電極層３１０と、によって構成される。
また、複数の第１配線２１８は、湾曲領域２１６において互いに平行に配置される。具体的には、図５に示すように、複数の第１配線２１８は、湾曲領域２１６において、第１方向に平行に配置される。第１方向は、接続領域２１４から額縁領域２１２へ向かう方向（図５において右から左へ向かう方向）である。
複数の第１配線２１８の一部は、接続領域２１４において、第１の方向に対してそれぞれ同じ側に傾斜して配置される。具体的には、例えば、接続領域２１４において、図５の中央部より上端側に配置された複数の第１配線２１８は、第１方向に対してそれぞれ右側に傾斜して配置される。
なお、接続領域２１４において、複数の第１配線２１８には、第１の方向に対して同じ側に傾斜して配置される第１配線が複数含まれていればよく、反対側に傾斜して配置される第１配線２１８が含まれていてもよい。例えば、図５の中央部より下端側に配置された複数の第１配線２１８は、第１方向に対してそれぞれ左側に傾斜して配置される。また、図５の中央部付近において、複数の第１配線２１８は、第１方向に対してそれぞれ右側に傾斜して配置された第１配線２１８と左側に傾斜して配置された第１配線２１８と、を含む。
複数の第１配線２１８の一部は、額縁領域２１２において、第１の方向に対してそれぞれ同じ側に傾斜して配置される。また、複数の第１配線２１８の他の一部は、額縁領域２１２において、第１の方向に対して反対側に傾斜して配置される。具体的には、例えば、額縁領域２１２において、図５の表示パネル１００の中央より上側に配置された複数の第１配線２１８は、第１方向に対してそれぞれ右側に傾斜して配置される。図５の表示パネル１００の中央より下側に配置された複数の第１配線２１８は、第１方向に対してそれぞれ左側に傾斜して配置される。
第２配線２２０は、湾曲領域２１６において、第１層に設けられ、かつ、複数の第１配線２１８の間に配置される。第２配線２２０は、接続領域２１４及び額縁領域２１２において、第２層と異なる層に設けられ、かつ、少なくとも複数の第１配線２１８の一部と平面視で交差するように配置される。
具体的には、例えば図７（ｂ）に示すように、第２配線２２０は、第１ＳＬ層３１４と第２ＳＬ層３１８によって構成される。第２配線２２０は、湾曲領域２１６において、絶縁性基材３００の上に配置された第２ＳＬ層３１８である。第２配線２２０は、接続領域２１４において、アンダーコート膜３０４の上から第２層間絶縁膜３１６の上にかけて配置された第２ＳＬ層３１８である。また、第２配線２２０は、額縁領域２１２において、アンダーコート膜３０４の上から第２層間絶縁膜３１６の上にかけて配置された第２ＳＬ層３１８と、当該第２ＳＬ層３１８とコンタクトホール３３０を介して接続された第１ＳＬ層３１４と、当該第１ＳＬ層３１４とコンタクトホール３３０を介して接続された第２ＳＬ層３１８と、によって構成される。
また、図５に示すように、第２配線２２０は、湾曲領域２１６において、複数の第１配線２１８の間に、互いに平行に配置される。接続領域２１４において、第２配線２２０と第１配線２１８は平面視で交差する。当該交差する領域において、第１配線２１８はゲート電極層３１０によって構成され、第２配線２２０は第２ＳＬ層３１８によって構成される。これにより交差する領域５０４で、第１配線２１８と第２配線２２０が短絡することを防止できる。同様に、額縁領域２１２において、第２配線２２０と第１配線２１８は平面視で交差して配置されるが、それぞれ異なる層に配置されるため、第２配線２２０と第１配線２１８の短絡が防止される。
第３配線２２２は、湾曲領域２１６において、第１層に設けられ、かつ、複数の第１配線２１８の間に配置される。第３配線２２２は、接続領域２１４及び額縁領域２１２において、第２層と異なる層に設けられ、かつ、少なくとも複数の第１配線２１８の一部と平面視で交差するように配置される。
具体的には、例えば図７（ｃ）に示すように、第３配線２２２は、第１ＳＬ層３１４と第２ＳＬ層３１８によって構成される。第３配線２２２は、湾曲領域２１６において、絶縁性基材３００の上に配置された第２ＳＬ層３１８である。第３配線２２２は、接続領域２１４において、アンダーコート膜３０４の上から第２層間絶縁膜３１６の上にかけて配置された第２ＳＬ層３１８と、当該第２ＳＬ層３１８とコンタクトホール３３０を介して接続された第１ＳＬ層３１４と、当該第１ＳＬ層３１４とコンタクトホール３３０を介して接続された第２ＳＬ層３１８と、によって構成される。第３配線２２２は、額縁領域２１２において、アンダーコート膜３０４の上から第２層間絶縁膜３１６の上にかけて配置された第２ＳＬ層３１８と、当該第２ＳＬ層３１８とコンタクトホール３３０を介して接続された第１ＳＬ層３１４と、によって構成される。
また、図５に示すように、第３配線２２２は、湾曲領域２１６において、複数の第１配線２１８の間に、互いに平行に配置される。接続領域２１４において、第３配線２２２と第１配線２１８は平面視で交差する。当該交差する領域５０６において、第１配線２１８はゲート電極層３１０によって構成され、第３配線２２２は第１ＳＬ層３１４によって構成される。これにより交差する領域で、第１配線２１８と第３配線２２２が短絡することを防止できる。同様に、額縁領域２１２において、第３配線２２２と第１配線２１８は平面視で交差して配置されるが、それぞれ異なる層に配置されるため、第３配線２２２と第１配線２１８の短絡が防止される。
接続領域２１４において、第２配線２２０及び第３配線２２２は、交差して配置される。当該交差する領域において、第２配線２２０は第２ＳＬ層３１８によって構成され、第３配線２２２は第１ＳＬ層３１４によって構成される。これにより交差する領域５０８で、第２配線２２０と第３配線２２２が短絡することを防止できる。
接続領域２１４において、第２配線２２０は、分岐点５１０を有する。具体的には、例えば図５に示すように、第２配線２２０は、第１方向に平行な領域と、第１方向と直交する第２方向に平行な領域と、を有する。第１方向に平行な２本の第２配線２２０は、第２基板２０４と２か所で接続される。当該２本の第２配線２２０は、接続領域２１４の第２方向に平行に配置された領域において１本に結合される。１本に結合された第２配線２２０は、湾曲領域２１６側に向かって６本に分岐される。
同様に、接続領域２１４において、第３配線２２２は、分岐点５１２を有する。具体的には、例えば、第３配線２２２は、第１方向に平行な領域と、第２方向に平行な領域と、を有する。第１方向に平行な２本の第３配線２２２は、第２基板２０４と２か所で接続される。当該２本の第３配線２２２は、接続領域２１４の第２方向に平行に配置された領域において１本に結合される。１本に結合された第３配線２２２は、湾曲領域２１６側に向かって６本に分岐される。分岐された第２配線２２０及び第３配線２２２は、湾曲領域２１６において、それぞれ第１方向に平行に配置される。なお、分岐点の数は図５に示した実施例に限られず、第２配線２２０及び第３配線２２２は、上記より多くのまたは少ない分岐点の数を有するようにしてもよい。また、第２配線２２０及び第３配線２２２は、分岐５１０，５１２を有しなくてもよい。
湾曲領域２１６の少なくとも一部の領域において、分岐された第２配線２２０及び第３配線２２２は、交互に配置され、複数の第１配線２１８は、第２配線２２０と第３配線２２２の間に配置される。具体的には、例えば、湾曲領域２１６において、第２配線２２０と第３配線２２２は、図５の上側及び下側から中央部に向かって、それぞれ交互に配置される。当該交互に配置された第２配線２２０と第３配線２２２の間には、それぞれ複数の第１配線２１８が配置される。なお、後述するように、第２配線２２０と第３配線２２２の間に、第１配線２１８が配置されない領域を設けてもよい。
Ｙドライバ電源線５００及びＹドライバ信号線５０２は、第１配線２１８乃至第３配線２２２の外側に配置される。具体的には、Ｙドライバ信号線５０２は第１配線２１８乃至第３配線２２２の外側を第２基板２０４とＹドライバを接続するように配置される。Ｙドライバ電源線５００は、Ｙドライバ信号線５０２のさらに外側に第２基板２０４とＹドライバを接続するように配置される。
Ｙドライバ電源線５００及びＹドライバ信号線５０２は、ゲート電極層３１０と第２ＳＬ層３１８によって構成される。湾曲領域２１６におけるＹドライバ電源線５００及びＹドライバ信号線５０２は、例えば図８（ａ）及び図８（ｂ）に示すように、第１基板２０２の上に配置された第２ＳＬ層３１８である。接続領域２１４におけるＹドライバ電源線５００及びＹドライバ信号線５０２は、アンダーコート膜３０４の上から第２層間絶縁膜３１６の上にかけて配置された第２ＳＬ層３１８によって構成される。額縁領域２１２におけるＹドライバ電源線５００は、アンダーコート膜３０４の上から第２層間絶縁膜３１６の上にかけて配置された第２ＳＬ層３１８と、当該第２ＳＬ層３１８とコンタクトホール３３０を介して接続されたゲート電極層３１０と、当該ゲート電極層３１０とコンタクトホール３３０を介して接続された第２ＳＬ層３１８と、によって構成される。額縁領域２１２におけるＹドライバ信号線５０２は、アンダーコート膜３０４の上から第２層間絶縁膜３１６の上にかけて配置された第２ＳＬ層３１８と、当該第２ＳＬ層３１８とコンタクトホール３３０を介して接続されたゲート電極層３１０と、によって構成される。
なお、額縁領域２１２において、第２配線２２０及び第３配線２２２は、それぞれ分岐点を有し、かつ、第１配線２１８と平面視で交差する構成としてもよい。図５では、第３配線２２２のみが額縁領域２１２において分岐点５１２を有する実施例を記載しているが、第２配線２２０及び第３配線２２２は、それぞれ額縁領域２１２において分岐点を有する構成としても、分岐点を有しない構成としてもよい。
また、図７（ａ）乃至（ｃ）、図８（ａ）及び図８（ｂ）に示すように、有機絶縁膜６００また平坦化膜３２０は、額縁領域２１２の一部に切れ目（以下、水分遮断構造６０２とする）を有していてもよい。有機絶縁膜６００また平坦化膜３２０の材質は、感光性のアクリルやポリイミドなどである。水分遮断構造６０２によって、有機絶縁膜６００また平坦化膜を介して表示領域２１０に水分が侵入することを防止できる。これにより、水分による画素アレイ部及びＥＬ素子の劣化を低減できる。水分遮断構造６０２を有しない構成とする場合には、額縁領域２１２における第１ＳＬ層３１４を設けない構成としてもよい。この場合、額縁領域２１２における第２配線２２０及び第３配線２２２は、第２ＳＬ層３１８で構成される。なお、図７（ａ）乃至（ｃ）、図８（ａ）及び図８（ｂ）に示す有機絶縁膜６００は、図３における平坦化膜３２０及び／またはバンク３３２に相当する。
図９は、表示領域２１０の角部５１４を拡大した図である。図１０は、図５の額縁領域２１２の端部５１６を拡大した図である。
図９に示すように、表示パネル１００の外側から順に、Ｙドライバ電源線５００、Ｙドライバ信号線５０２、第２配線２２０、第３配線２２２、第１配線２１８が配置される。なお、第２配線２２０と第３配線２２２の位置を入れ替えてもよい。図１０に示すように、額縁領域２１２の端部５１６近傍では、第１配線２１８、第２配線２２０、第３配線２２２が順に配置される。なお、さらに、第２配線２２０と第３配線２２２の全ての間に、第１配線２１８を設ける構成としてもよい。
接続領域２１４及び額縁領域２１２における第２配線２２０、第３配線２２２、Ｙドライバ電源線５００、及び、Ｙドライバ信号線５０２は、１本の配線で構成される。一方、図９及び図１０に示すように、第１配線２１８だけでなく、湾曲領域２１６における第２配線２２０、第３配線２２２、Ｙドライバ電源線５００、及び、Ｙドライバ信号線５０２は、それぞれ、複数の配線の集合で構成される。これにより、湾曲部に配置された配線の電気抵抗を低減できる。
さらに、湾曲領域２１６において、第１配線２１８乃至第３配線２２２を構成する各配線は、第１配線２１８乃至第３配線２２２の延伸方向に対して、右側に傾斜して配置された領域と、左側に傾斜して配置された領域と、を交互に有する構成としてもよい。図１１は、図９の湾曲領域２１６における第２配線２２０の一部１０００を拡大した図である。図１１に示すように、第２配線２２０は、複数の配線の束であって、各配線は、ジグザグの形状に形成される。これにより、湾曲された場合に、第２配線２２０が切断される可能性をさらに、低減できる。第１配線２１８、第３配線２２２、Ｙドライバ電源線５００、及び、Ｙドライバ信号線５０２も同様の形状としてもよい。
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
１００ 表示パネル、２０２ 第１基板、２０４ 第２基板、２０６ ドライバＩＣ、２１０ 表示領域、２１２ 額縁領域、２１４ 接続領域、２１６ 湾曲領域、２１８ 第１配線、２２０ 第２配線、２２２ 第３配線、２２４ ＣＯＦ用フィルム、３００ 絶縁性基材、３０２ ＴＦＴ、３０４ アンダーコート膜、３０６ 半導体層、３０８ ゲート絶縁膜、３１０ ゲート電極層、３１２ 第１層間絶縁膜、３１４ 第１ＳＬ層、３１６ 第２層間絶縁膜、３１８ 第２ＳＬ層、３２０ 平坦化膜、３２２ 下部電極、３２４ 有機ＥＬ層、３２６ 上部電極、３２８ 封止膜、３３０ コンタクトホール、３３２ バンク、３３４ 粘着層、３３６ カバーフィルム、４００ 保護フィルム、４０２ 偏光板、４０４ 補強フィルム、４０６ 熱拡散シート、４０８ スペーサ、４１０ 補強樹脂、４１２ カバーガラス、５００ Ｙドライバ電源線、５０２ Ｙドライバ信号線、５０４ 第１配線と第２配線の交差する領域、５０６ 第１配線と第３配線の交差する領域、５０８ 第２配線と第３配線の交差する領域、５１０ 第２配線の分岐点、５１２ 第３配線の分岐点、５１４ 角部、５１６ 端部、６００ 有機絶縁膜、６０２ 水分遮断構造、１０００ 第２配線の一部。
Claims (5)
- 第１領域において、第１層に設けられ、かつ、それぞれ第１の方向に平行に配置され、前記第１領域と隣接する第２領域において、第２層に配置された複数の第１配線と、
前記第１領域において、前記第１層に設けられ、かつ、前記複数の第１配線の間に配置され、前記第２領域において、前記第２層と異なる層に設けられた第２配線と、
前記第１領域において、前記第１層に設けられ、かつ、前記複数の第１配線の間に配置され、前記第２領域において、前記第２層と異なる層に設けられ、かつ、少なくとも前記複数の第１配線の一部と平面視で交差するように配置された第３配線と、
を有する表示装置であって、
前記複数の第１配線の一部は、前記第２領域において、前記第１の方向に対してそれぞれ同じ側に傾斜して配置され、
前記複数の第２配線は、前記第２領域において、前記複数の第１配線の一部と平面視で交差するように配置され、
前記第２領域において、前記第２配線及び前記第３配線は、それぞれ分岐点を有し、
前記第１領域において、分岐された前記第２配線及び前記第３配線は、それぞれ平行に配置され、
前記第１領域の少なくとも一部の領域において、分岐された前記第２配線及び前記第３配線は、交互に配置され、前記複数の第１配線は、前記第２配線と前記第３配線の間に配置されることを特徴とする表示装置。 - 第１領域において、第１層に設けられ、かつ、それぞれ第１の方向に平行に配置され、前記第１領域と隣接する第２領域において、第２層に配置された複数の第１配線と、
前記第１領域において、前記第１層に設けられ、かつ、前記複数の第１配線の間に配置され、前記第２領域において、前記第２層と異なる層に設けられた第２配線と、
前記第１領域において、前記第１層に設けられ、かつ、前記複数の第１配線の間に配置され、前記第２領域において、前記第２層と異なる層に設けられ、かつ、少なくとも前記複数の第１配線の一部と平面視で交差するように配置された第３配線と、
を有する表示装置であって、
前記複数の第１配線の一部は、前記第２領域において、前記第１の方向に対してそれぞれ同じ側に傾斜して配置され、
前記複数の第２配線は、前記第２領域において、前記複数の第１配線の一部と平面視で交差するように配置され、
前記第１領域において、前記第１配線乃至第３配線は、それぞれ複数の配線の集合で構成され、
前記第１配線乃至第３配線を構成する各配線は、前記第１配線乃至第３配線の延伸方向に対して、右側に傾斜して配置された領域と、左側に傾斜して配置された領域と、を交互に有する、
ことを特徴とする表示装置。 - さらに、前記第１領域の前記第２領域とは反対側に、第３領域を有し、
前記第３領域において、前記第２配線及び前記第３配線は、それぞれ分岐点を有し、かつ、前記第１配線と平面視で交差する、
ことを特徴とする請求項１又は２に記載の表示装置。 - 前記第３領域は、画素アレイ部を有する表示領域の周囲に配置された額縁領域であり、
前記第２領域は、前記表示領域の裏面側に配置され、電源電圧及び映像信号を供給される接続領域であり、
前記第１領域は、前記額縁領域と前記接続領域とを連結し、前記接続領域が前記表示領域の裏面に配置されるように湾曲される湾曲領域である、
ことを特徴とする請求項３に記載の表示装置。 - 前記第１配線は、映像信号が入力され、
前記第２配線及び前記第３配線は、異なる電源電圧が入力される、
ことを特徴とする請求項１又は２に記載の表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017224788A JP7028616B2 (ja) | 2017-11-22 | 2017-11-22 | 表示装置 |
| PCT/JP2018/031193 WO2019102670A1 (ja) | 2017-11-22 | 2018-08-23 | 表示装置 |
| US16/879,773 US11393892B2 (en) | 2017-11-22 | 2020-05-21 | Display device |
| JP2022022522A JP7246534B2 (ja) | 2017-11-22 | 2022-02-17 | アレイ基板 |
| US17/841,669 US11963411B2 (en) | 2017-11-22 | 2022-06-16 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017224788A JP7028616B2 (ja) | 2017-11-22 | 2017-11-22 | 表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022022522A Division JP7246534B2 (ja) | 2017-11-22 | 2022-02-17 | アレイ基板 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2019095592A JP2019095592A (ja) | 2019-06-20 |
| JP2019095592A5 JP2019095592A5 (ja) | 2021-01-07 |
| JP7028616B2 true JP7028616B2 (ja) | 2022-03-02 |
Family
ID=66631490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017224788A Active JP7028616B2 (ja) | 2017-11-22 | 2017-11-22 | 表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US11393892B2 (ja) |
| JP (1) | JP7028616B2 (ja) |
| WO (1) | WO2019102670A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200034876A (ko) * | 2018-09-21 | 2020-04-01 | 삼성디스플레이 주식회사 | 표시 장치 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160064466A1 (en) | 2014-08-31 | 2016-03-03 | Lg Display Co., Ltd. | Display Device with Micro Cover Layer and Manufacturing Method for the Same |
| US20160093685A1 (en) | 2014-09-30 | 2016-03-31 | Lg Display Co., Ltd. | Flexible display device with bend stress reduction member and manufacturing method for the same |
| WO2016080291A1 (ja) | 2014-11-21 | 2016-05-26 | シャープ株式会社 | 表示装置 |
| WO2017138469A1 (ja) | 2016-02-10 | 2017-08-17 | シャープ株式会社 | アクティブマトリクス基板及び表示パネル |
| US20170285823A1 (en) | 2016-12-21 | 2017-10-05 | Xiamen Tianma Micro-Electronics Co., Ltd. | Array substrate, touch display panel, and touch display device |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10198292A (ja) * | 1996-12-30 | 1998-07-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2006285058A (ja) | 2005-04-04 | 2006-10-19 | Seiko Epson Corp | 発光装置及び電子機器 |
| US7863612B2 (en) * | 2006-07-21 | 2011-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and semiconductor device |
| US8269744B2 (en) * | 2008-09-05 | 2012-09-18 | Mitsubishi Electric Corporation | Touch screen, touch panel and display device |
| JP2011209405A (ja) | 2010-03-29 | 2011-10-20 | Sony Corp | 表示装置及び電子機器 |
| WO2013077262A1 (ja) * | 2011-11-25 | 2013-05-30 | シャープ株式会社 | 液晶表示装置 |
| KR102086644B1 (ko) | 2013-12-31 | 2020-03-09 | 엘지디스플레이 주식회사 | 플렉서블표시장치 및 이의 제조방법 |
| KR102175991B1 (ko) * | 2014-12-26 | 2020-11-09 | 삼성디스플레이 주식회사 | 디스플레이 장치 및 그 제조방법 |
| JP6560887B2 (ja) * | 2015-04-08 | 2019-08-14 | 株式会社ジャパンディスプレイ | トランジスタ基板および表示装置 |
| JP2017049483A (ja) | 2015-09-03 | 2017-03-09 | 株式会社ジャパンディスプレイ | 表示装置 |
| TWI740908B (zh) * | 2016-03-11 | 2021-10-01 | 南韓商三星顯示器有限公司 | 顯示設備 |
| KR102451726B1 (ko) * | 2016-03-28 | 2022-10-07 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| KR102586046B1 (ko) * | 2016-03-31 | 2023-10-10 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| KR102591727B1 (ko) * | 2016-09-13 | 2023-10-23 | 삼성디스플레이 주식회사 | 정전기 방지 다이오드 및 정전기 방지 구조물을 포함하는 유기 발광 표시 장치 |
-
2017
- 2017-11-22 JP JP2017224788A patent/JP7028616B2/ja active Active
-
2018
- 2018-08-23 WO PCT/JP2018/031193 patent/WO2019102670A1/ja active Application Filing
-
2020
- 2020-05-21 US US16/879,773 patent/US11393892B2/en active Active
-
2022
- 2022-06-16 US US17/841,669 patent/US11963411B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160064466A1 (en) | 2014-08-31 | 2016-03-03 | Lg Display Co., Ltd. | Display Device with Micro Cover Layer and Manufacturing Method for the Same |
| US20160093685A1 (en) | 2014-09-30 | 2016-03-31 | Lg Display Co., Ltd. | Flexible display device with bend stress reduction member and manufacturing method for the same |
| WO2016080291A1 (ja) | 2014-11-21 | 2016-05-26 | シャープ株式会社 | 表示装置 |
| WO2017138469A1 (ja) | 2016-02-10 | 2017-08-17 | シャープ株式会社 | アクティブマトリクス基板及び表示パネル |
| US20170285823A1 (en) | 2016-12-21 | 2017-10-05 | Xiamen Tianma Micro-Electronics Co., Ltd. | Array substrate, touch display panel, and touch display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019095592A (ja) | 2019-06-20 |
| US11963411B2 (en) | 2024-04-16 |
| WO2019102670A1 (ja) | 2019-05-31 |
| US20220310766A1 (en) | 2022-09-29 |
| US20200286978A1 (en) | 2020-09-10 |
| US11393892B2 (en) | 2022-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10381427B2 (en) | Curved display device | |
| KR102596956B1 (ko) | 표시 장치 | |
| JP6756538B2 (ja) | 表示装置 | |
| JP6253541B2 (ja) | 表示装置 | |
| KR102433889B1 (ko) | 표시 장치 | |
| CN106920821B (zh) | 显示装置 | |
| US20160374193A1 (en) | Display device | |
| US10923558B2 (en) | Display device and method of manufacturing display device | |
| JP7029948B2 (ja) | 表示装置 | |
| US10706773B2 (en) | Display device | |
| JP6842362B2 (ja) | 表示装置 | |
| US10608018B2 (en) | Display device | |
| JP2018180110A (ja) | 表示装置 | |
| US10573706B2 (en) | Display device | |
| JP2018116236A (ja) | 表示装置 | |
| US10734468B2 (en) | Display device | |
| JP2019095507A (ja) | 表示装置 | |
| JP7046627B2 (ja) | 表示装置 | |
| US11963411B2 (en) | Display device | |
| WO2018220683A1 (ja) | 表示装置及び表示装置の製造方法 | |
| JP7246534B2 (ja) | アレイ基板 | |
| WO2019187074A1 (ja) | 表示デバイス | |
| JP2020035704A (ja) | 表示装置及び表示装置の製造方法 | |
| WO2021009811A1 (ja) | 表示装置 | |
| KR20230094228A (ko) | 발광 표시 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201120 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211015 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220217 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7028616 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |