WO2017138469A1

WO2017138469A1 - アクティブマトリクス基板及び表示パネル

Info

Publication number: WO2017138469A1
Application number: PCT/JP2017/004145
Authority: WO
Inventors: 陽介藤川
Original assignee: シャープ株式会社
Priority date: 2016-02-10
Filing date: 2017-02-06
Publication date: 2017-08-17
Also published as: US11604392B2; CN108700786B; US20200142270A1; JPWO2017138469A1; US10845663B2; US20210055617A1; US10564501B2; CN108700786A; US20190041711A1; JP6681926B2; US11409173B2; US20200292898A1; US20230194942A1; US10705398B2; US11796878B2; US20220350214A1

Abstract

アレイ基板１１ｂは、表示部ＡＡと、表示部ＡＡに接続されるソース配線２０と、ソース配線２０に接続されて表示部ＡＡを検査可能な検査回路部４０と、表示部ＡＡとの間に検査回路部４０を挟む形で配されてソース配線２０に供給するための信号が入力されるパネル側画像入力端子部３５Ａと、ソース配線２０をパネル側画像入力端子部３５Ａに接続する端子接続配線５１であって、検査回路部４０に対して少なくとも一部が重畳する形で配される端子接続配線５１と、少なくとも検査回路部４０と端子接続配線５１との重畳部位間に介在する平坦化膜（絶縁膜）２８と、を備える。

Description

アクティブマトリクス基板及び表示パネル

　本発明は、アクティブマトリクス基板及び表示パネルに関する。

　従来の表示装置の一例として下記特許文献１，２に記載されたものが知られている。特許文献１には、任意のソース線を複数のビデオ信号供給配線の１つと選択的に接続するビデオ信号選択用スイッチング素子と、任意のゲート線を複数の走査信号供給配線の１つと選択的に接続する走査信号選択素子と、複数の外部信号接続用端子及び複数の検査用端子と、を備え、複数のビデオ信号供給配線のそれぞれには検査用スイッチング素子が接続され、複数の検査用スイッチング素子は、入力端子側が互いに並列に接続されて第１検査用端子に接続され、制御端子側が互いに並列に接続されて第２検査用端子に接続され、複数の色選択信号供給配線はそれぞれ複数の第３検査用端子に接続されており、複数の走査信号供給配線はそれぞれ複数の第４検査用端子に接続されているものが記載されている。

　一方、特許文献２には、ソースドライバから引き出されたビデオ信号配線群の、その引き出し位置とドライバに対応する外部接続端子との間の途中区間を分離して、その分離したビデオ信号配線群をバイパス配線群として対向電極基板の液晶層に対向する面上に配設し、そのバイパス配線群の両端のバイパス電極とアレイ基板上のビデオ信号配線群が分断されて残った残留ビデオ信号配線群の二つの端部のバイパス電極とを、シール材中に埋設した導電部材を介して直列に接続し、かつ、パネルを平面視した際、アレイ基板上のソースドライバと対向電極基板上の対応するバイパス配線群とが幅方向に重なるようにしたものが記載されている。

特開２０１０－２４３５２６号公報

特開２００７－２６４４４７号公報

（発明が解決しようとする課題）
　上記した特許文献１に記載されたものでは、画素電極やＴＦＴが形成された表示領域の周囲に位置する周縁領域に、ビデオ信号選択用スイッチング素子などの信号選択回路部と、検査用スイッチング素子などの検査回路部と、ソース配線に接続される引き回し配線と、引き回し配線に接続されるドライバーＩＣ実装端子と、が互いに非重畳で並んで配されている。このため、アレイ基板の額縁が広くなりがちとされており、特に高精細化を図る上で問題となっていた。

　これに対し、上記した特許文献２に記載されたものでは、外部接続端子とソースドライバとを接続する引き回し配線群の一部を「バイパス配線群」として、アレイ基板と対向する対向電極基板側に設けるようにし、それにより狭額縁化を図るようにしている。しかしながら、このような手法では、引き回し配線群の平面配置に制約があって配置自由度が乏しいのに加えて、対向電極基板側に設けたバイパス配線群とアレイ基板側の回路とが重畳する位置関係になった場合にノイズの影響を受け易くなり、別途にシールド電極を設置するなどのノイズ対策が必要となるおそれがあった。

　本発明は上記のような事情に基づいて完成されたものであって、狭額縁化を図るとともに、配置自由度を確保し且つノイズの影響を受け難くすることを目的とする。

（課題を解決するための手段）
　本発明のアクティブマトリクス基板は、画素部と、前記画素部に接続される画素接続配線と、前記画素接続配線に接続されて前記画素部を検査可能な検査回路部と、前記画素部との間に前記検査回路部を挟む形で配されて前記画素接続配線に供給するための信号が入力される端子部と、前記画素接続配線を前記端子部に接続する端子接続配線であって、前記検査回路部に対して少なくとも一部が重畳する形で配される端子接続配線と、少なくとも前記検査回路部と前記端子接続配線との重畳部位間に介在する絶縁膜と、を備える。

　まず、端子部に入力された信号は、端子接続配線及び画素接続配線を順次に伝送されることで、画素部に供給される。画素部は、供給された信号に基づいて駆動される。一方、製造過程などにおいて画素部の検査を行う際には、検査回路部から検査信号が画素接続配線を介して画素部に供給される。画素部は、供給された検査信号に基づいて駆動される。そして、画素接続配線を、画素部との間に検査回路部を挟む形で配される端子部に接続する端子接続配線は、少なくとも一部が検査回路部に対して絶縁膜を介して重畳する形で配されているので、仮に検査回路部に対して非重畳となる配置に比べると、端子接続配線及び検査回路部の配置に要する領域が狭くなる。これにより、当該アクティブマトリクス基板の狭額縁化を図ることができ、特に高精細化を図る上で好適となる。しかも、端子接続配線及び検査回路部に係る配置自由度も十分に高いものとなる。また、検査回路部は、端子部に信号が入力される際には使用されることがないので、端子接続配線に対して絶縁膜を介して重畳する位置関係となっても、端子接続配線に伝送される信号がノイズの影響を受け難く、信号鈍りなどが生じ難くなっている。

　本発明の実施態様として、次の構成が好ましい。
（１）前記端子部は、前記画素接続配線に対して前記画素接続配線の延在方向と直交する方向にずれた配置とされており、前記端子接続配線は、前記画素接続配線の延在方向に対して斜め方向に沿って延在する斜め延在部を有していて前記斜め延在部が前記検査回路部と重畳する形で配されている。このようにすれば、検査回路部の配置領域を利用して斜め延在部を配置することができるので、狭額縁化を図ることができる。

（２）前記画素部は、マトリクス状に並ぶ複数の画素により構成されるのに対し、前記画素接続配線は、複数の前記画素にそれぞれ接続される形で複数備えられ、前記検査回路部は、前記画素接続配線の延在方向と交差する方向に沿って延在して検査信号が伝送される検査配線と、前記検査配線と前記画素接続配線とに接続されて前記検査信号の供給を制御する検査スイッチング素子と、を少なくとも有しており、前記検査配線には、複数の前記画素のうち、前記検査配線の延在方向について端から奇数番目の前記画素に接続された前記画素接続配線に接続されるものと、前記端から偶数番目の前記画素に接続された前記画素接続配線に接続されるものと、が含まれている。このようにすれば、検査回路部によって検査配線の延在方向について端から奇数番目の画素及び画素接続配線と、偶数番目の画素及び画素接続配線と、の間に短絡などが生じていないか、を検査することができる。仮に検査配線を３本以上配置した場合に比べると、検査回路部を配置するのに必要な領域を狭く保つことができるので、狭額縁化を図る上でより好適となる。

（３）前記画素部には、互いに異なる色を呈する複数色の着色画素が含まれるのに対し、前記画素接続配線は、複数色の前記着色画素にそれぞれ接続される形で複数備えられ、前記検査回路部は、検査信号が伝送される検査配線と、前記検査配線と前記画素接続配線とに接続されて前記検査信号の供給を制御する検査スイッチング素子と、を少なくとも有しており、前記検査配線は、複数の前記画素接続配線にそれぞれ接続される形で前記着色画素の色数と同数備えられている。このようにすれば、検査回路部によって各色の着色画素を選択的に駆動して単色表示させたり、複数色の着色画素を同時に駆動して混色表示させたりすることでより多彩な検査を行うことができる。このように検査配線が着色画素の色数と同数備えられる構成では、検査回路部の配置領域が広くなりがちとされるものの、上記したように端子接続配線が検査回路部と重畳する形で配されることで、端子接続配線及び検査回路部に係る配置効率が向上し、狭額縁に保つことができる。

（４）前記画素部には、互いに異なる色を呈する複数色の着色画素が含まれるのに対し、前記画素接続配線は、複数色の前記着色画素にそれぞれ接続される形で複数備えられており、複数の前記画素接続配線に対してそれぞれ接続されてそれら複数の前記画素接続配線に対して選択的に信号を供給するスイッチ回路部が、前記画素部と前記検査回路部との間に挟まれる形で備えられており、前記端子接続配線は、前記スイッチ回路部を介して前記画素接続配線に接続されている。このようにすれば、スイッチ回路部によって複数の画素接続配線に対して選択的に信号を供給することで、各色の着色画素を所定の階調でもってそれぞれ選択的に駆動することができる。このようなスイッチ回路部が備えられる構成では、スイッチ回路部の配置領域を要する分だけ額縁が広くなりがちであるものの、端子接続配線の数が大幅に減ることによること及び上記したように端子接続配線が検査回路部と重畳する形で配されることで、端子接続配線及び検査回路部に係る配置効率が向上し、狭額縁に保つことができる。

（５）前記画素部は、マトリクス状に並ぶ複数の画素により構成され、前記画素は、供給される信号に基づいた電位が印加される画素電極と、共通電位が印加される共通電極と、を少なくとも有しており、前記共通電極は、複数の前記画素電極に跨る範囲にわたって配されていてマトリクス状に並ぶ複数の分割共通電極から構成されており、前記画素接続配線には、複数の前記画素電極に接続される複数の画素電極用画素接続配線と、複数の前記分割共通電極のそれぞれに接続される複数の共通電極用画素接続配線と、が含まれており、前記端子接続配線には、前記画素電極用画素接続配線に接続されるものと、前記共通電極用画素接続配線に接続されるものと、の少なくともいずれか一方が含まれている。このようにすれば、画素電極には、画素電極用画素接続配線によって供給される信号に基づいた電位が印加されるのに対し、共通電極を構成する分割共通電極には、共通電極用画素接続配線によって供給される共通電位が印加される。各画素では、画素電極と共通電極との間に生じる電位差に基づいた階調の表示が行われる。端子接続配線に画素電極用画素接続配線に接続されるものが含まれる場合は、端子部に供給される信号が検査回路部と重畳する配置の端子接続配線を介して画素電極用画素接続配線に伝送される。端子接続配線に共通電極用画素接続配線に接続されるものが含まれる場合は、端子部に供給される共通電位が検査回路部と重畳する配置の端子接続配線を介して共通電極用画素接続配線に伝送される。

（６）前記端子接続配線には、前記共通電極用画素接続配線に接続されるものが選択的に含まれ、前記検査回路部は、前記画素電極用画素接続配線に接続されて前記画素電極用画素接続配線を検査するものとされており、前記共通電極用画素接続配線を検査する第２の検査回路部が、前記検査回路部と前記画素部との間に挟まれる形で備えられており、前記共通電極用画素接続配線に接続される前記端子接続配線は、前記検査回路部に加えて前記第２の検査回路部に対しても前記絶縁膜を介して重畳する形で配されている。このようにすれば、第２の検査回路部によって隣り合う分割共通電極の間に短絡などが生じていないかを検査することができ、また検査回路部によって隣り合う画素電極の間に短絡などが生じていないかを検査することができる。このように第２の検査回路部が備えられる構成では、第２の検査回路部の配置領域を要する分だけ額縁が広くなりがちであるものの、上記したように端子接続配線が検査回路部及び第２の検査回路部と重畳する形で配されることで、端子接続配線、検査回路部及び第２の検査回路部に係る配置効率が向上し、狭額縁に保つことができる。

　次に、上記課題を解決するために、本発明の表示パネルは、上記記載のアクティブマトリクス基板と、前記アクティブマトリクス基板に対して貼り合わせられる対向基板と、を備える。このような構成の表示パネルによれば、アクティブマトリクス基板の狭額縁化が図られているので、表示パネルのデザイン性が高いものとなる。

（発明の効果）
　本発明によれば、狭額縁化を図るとともに、配置自由度を確保し且つノイズの影響を受け難くすることができる。

本発明の実施形態１に係るドライバを実装した液晶パネルとフレキシブル基板と制御回路基板との接続構成を示す概略平面図液晶表示装置の長辺方向に沿った断面構成を示す概略断面図液晶パネルの表示部における断面構成を示す概略断面図液晶パネルを構成するアレイ基板の表示部における配線構成を概略的に示す平面図液晶パネルを構成するＣＦ基板の表示部における平面構成を示す拡大平面図液晶パネルを構成するアレイ基板を図４のＡ－Ａ線に沿って切断した断面図アレイ基板のうち、ドライバ及びフレキシブル基板の実装領域における配線などの構成を示す平面図ドライバ及びアレイ基板をＹ軸方向に沿って切断した断面図図７における検査回路部付近を拡大した平面図アレイ基板における検査ＴＦＴの断面構成を示す断面図図９のＢ－Ｂ線断面図図９のＣ－Ｃ線断面図本発明の実施形態２に係るアレイ基板のうち、ドライバ及びフレキシブル基板の実装領域における配線などの構成を示す平面図本発明の実施形態３に係るアレイ基板のうち、ドライバ及びフレキシブル基板の実装領域における配線などの構成を示す平面図本発明の実施形態４に係るアレイ基板における共通電極及び第２の検査回路部の構成を概略的に示す平面図アレイ基板のうち、ドライバ及びフレキシブル基板の実装領域における配線などの構成を示す平面図

　＜実施形態１＞
　本発明の実施形態１を図１から図１２によって説明する。本実施形態では、液晶表示装置１０について例示する。なお、各図面の一部にはＸ軸、Ｙ軸及びＺ軸を示しており、各軸方向が各図面で示した方向となるように描かれている。また、上下方向については、図２などを基準とし、且つ同図上側を表側とするとともに同図下側を裏側とする。

　液晶表示装置１０は、図１及び図２に示すように、液晶パネル（表示パネル）１１と、液晶パネル１１を駆動するドライバ（画素駆動部）２１と、ドライバ２１を含む液晶パネル１１に対して各種入力信号を外部から供給する制御回路基板（外部の信号供給源）１２と、液晶パネル１１と外部の制御回路基板１２とを電気的に接続するフレキシブル基板（外部接続部品）１３と、液晶パネル１１に光を供給する外部光源であるバックライト装置（照明装置）１４と、を備える。また、液晶表示装置１０は、相互に組み付けた液晶パネル１１及びバックライト装置１４を収容・保持するための表裏一対の外装部材１５，１６をも備えており、このうち表側の外装部材１５には、液晶パネル１１に表示された画像を外部から視認させるための開口部１５ａが形成されている。

　先にバックライト装置１４について簡単に説明する。バックライト装置１４は、図２に示すように、表側（液晶パネル１１側）に向けて開口した略箱形をなすシャーシ１４ａと、シャーシ１４ａ内に配された図示しない光源（例えば冷陰極管、ＬＥＤ、有機ＥＬなど）と、シャーシ１４ａの開口部を覆う形で配される図示しない光学部材と、を少なくとも備える。光学部材は、光源から発せられる光を面状に変換するなどの機能を有するものである。

　続いて、液晶パネル１１について説明する。液晶パネル１１は、図１に示すように、全体として縦長な方形状（矩形状）をなしており、その長辺方向における一方の端部側（図１に示す上側）に片寄った位置に表示部（画素部、アクティブエリア、表示領域）ＡＡが配されるとともに、長辺方向における他方の端部側（図１に示す下側）に片寄った位置にドライバ２１及びフレキシブル基板１３がそれぞれ取り付けられている。この液晶パネル１１において表示部ＡＡ外の領域が、画像が表示されない非表示部（ノンアクティブエリア、非表示領域）ＮＡＡとされる。液晶パネル１１における短辺方向が各図面のＸ軸方向と一致し、長辺方向が各図面のＹ軸方向と一致している。なお、図１及び図７では、ＣＦ基板１１ａよりも一回り小さな枠状の一点鎖線が表示部ＡＡの外形を表しており、当該一点鎖線よりも外側の領域が非表示部ＮＡＡとなっている。

　液晶パネル１１は、図３に示すように、一対の透明な（透光性を有する）ガラス製の基板１１ａ，１１ｂと、両基板１１ａ，１１ｂ間に介在し、電界印加に伴って光学特性が変化する物質である液晶分子を含む液晶層１１ｃと、を備え、両基板１１ａ，１１ｂが液晶層１１ｃの厚さ分のギャップを維持した状態で図示しないシール剤によって貼り合わせられている。両基板１１ａ，１１ｂのうち表側（正面側）がＣＦ基板（対向基板）１１ａとされ、裏側（背面側）がアレイ基板（アクティブマトリクス基板、素子基板）１１ｂとされる。このうち、ＣＦ基板１１ａは、図１及び図２に示すように、短辺寸法がアレイ基板１１ｂと概ね同等であるものの、長辺寸法がアレイ基板１１ｂよりも小さなものとされるとともに、アレイ基板１１ｂに対して長辺方向についての一方（図１に示す上側）の端部を揃えた状態で貼り合わせられている。従って、アレイ基板１１ｂのうち長辺方向についての他方（図１に示す下側）の端部は、所定範囲にわたってＣＦ基板１１ａが重なり合うことがなく、表裏両板面が外部に露出した状態とされており、ここに後述するドライバ２１及びフレキシブル基板１３の実装領域（各端子部３３～３５の配置領域）が確保されている。なお、両基板１１ａ，１１ｂの内面側には、液晶層１１ｃに含まれる液晶分子を配向させるための配向膜１１ｄ，１１ｅがそれぞれ形成されている。また、両基板１１ａ，１１ｂの外面側には、それぞれ偏光板１１ｆ，１１ｇが貼り付けられている。

　続いて、アレイ基板１１ｂ及びＣＦ基板１１ａにおける表示部ＡＡ内に存在する構成について順次に詳しく説明する。アレイ基板１１ｂの内面側（液晶層１１ｃ側、ＣＦ基板１１ａとの対向面側）には、図３及び図４に示すように、スイッチング素子（表示素子）である画素ＴＦＴ（Thin Film Transistor）１７及び画素電極１８が多数個ずつマトリクス状に並んで設けられるとともに、これら画素ＴＦＴ１７及び画素電極１８の周りには、格子状をなすゲート配線（行制御線、走査線）１９及びソース配線（画素接続配線、列制御線、データ線）２０が取り囲むようにして配設されている。言い換えると、格子状をなすゲート配線１９及びソース配線２０の交差部に、画素ＴＦＴ１７及び画素電極１８が行方向（Ｘ軸方向）及び列方向（Ｙ軸方向）に沿って行列状（マトリクス状）に並んで配置されている。また、アレイ基板１１ｂには、共通電位（基準電位）が供給されることで上記した画素電極１８との間で電界を形成する共通電極３２が設けられている。つまり、本実施形態に係る液晶パネル１１は、動作モードがＩＰＳ（In-Plane Switching）モードをさらに改良したＦＦＳ（Fringe Field Switching）モードとされていて、アレイ基板１１ｂ側に画素電極１８及び共通電極３２を共に形成し、且つこれら画素電極１８と共通電極３２とを異なる層に配してなるものである。画素電極１８には、平面に視てＸ軸方向及びＹ軸方向に対する斜め方向に沿って延在するスリット１８ａが間欠的に並んで形成されている。このスリット１８ａによって画素電極１８と異なる層に配された共通電極３２との間に電位差が生じたとき、アレイ基板１１ｂの板面に沿う成分に加えて、アレイ基板１１ｂの板面に対する法線方向の成分を含むフリンジ電界（斜め電界）が印加されるようになっており、そのフリンジ電界を利用して液晶層１１ｃに含まれる液晶分子の配向状態を適切にスイッチングすることができる。

　一方、ＣＦ基板１１ａには、図３及び図５に示すように、赤色（Ｒ），緑色（Ｇ），青色（Ｂ）を呈する３色の着色部からなるカラーフィルタ１１ｈが設けられている。カラーフィルタ１１ｈを構成する各着色部は、行方向（Ｘ軸方向）及び列方向（Ｙ軸方向）に沿って行列状（マトリクス状）に並んで複数ずつ配列されており、それぞれがアレイ基板１１ｂ側の各画素電極１８と平面に視て重畳する配置とされている。カラーフィルタ１１ｈを構成する各着色部間には、混色を防ぐための略格子状の遮光層（ブラックマトリクス）１１ｉが形成されている。遮光層１１ｉは、上記したゲート配線１９及びソース配線２０と平面に視て重畳する配置とされる。また、カラーフィルタ１１ｈ及び遮光層１１ｉの表面には、オーバーコート膜（平坦化膜）１１ｊが内側に重なって設けられている。

　次に、アレイ基板１１ｂの内面側に既知のフォトリソグラフィー法などによって積層形成された各種の膜の具体的な積層順などについて詳しく説明する。アレイ基板１１ｂには、液晶パネル１１が有する機能のうちの、画像を表示する機能（表示機能）を発揮するための構造物が主に設けられている。詳しくは、アレイ基板１１ｂには、図６に示すように、下層側（ガラス基板ＧＳ側、裏側）から順に、ベースコート膜２２、半導体膜２３、ゲート絶縁膜（無機絶縁膜）２４、第１金属膜（ゲート金属膜）２５、第１層間絶縁膜（無機絶縁膜）２６、第２金属膜（ソース金属膜）２７、平坦化膜（有機絶縁膜）２８、第１透明電極膜２９、第２層間絶縁膜（無機絶縁膜）３０、第２透明電極膜３１、が少なくとも積層形成されている。また、図示は省略しているが、第２層間絶縁膜３０及び第２透明電極膜３１の上層側には、既述した配向膜１１ｅが形成されている。なお、後述する第３金属膜５３を他の導電膜と絶縁させて配置できるように、平坦化膜２８の上層に絶縁膜５２を設けている。第３金属膜５３は平坦化膜２８と絶縁膜５２の間に形成される。

　ベースコート膜２２は、アレイ基板１１ｂのガラス基板ＧＳにおける表面の全体を覆うベタ状のパターンとされており、例えば酸化珪素（ＳｉＯ_２）、窒化珪素（ＳｉＮ_ｘ）、窒化酸化珪素（ＳｉＮＯ）などからなる。半導体膜２３は、図６に示すように、ベースコート膜２２の上層側に積層されるとともに、表示部ＡＡと非表示部ＮＡＡとにそれぞれ配されるようパターニングされている。半導体膜２３は、少なくとも表示部ＡＡにおいては、後述する画素ＴＦＴ１７の配置に応じて島状にパターニングされている。半導体膜２３は、多結晶化されたシリコン薄膜（多結晶シリコン薄膜）の一種であるＣＧシリコン（Continuous Grain Silicon）薄膜からなる。ＣＧシリコン薄膜は、例えばアモルファスシリコン薄膜に金属材料を添加し、５５０℃以下程度の低温で短時間の熱処理を行うことで形成されており、それによりシリコン結晶の結晶粒界における原子配列に連続性を有している。ゲート絶縁膜２４は、ベースコート膜２２及び半導体膜２３の上層側に積層されるとともに、表示部ＡＡと非表示部ＮＡＡとに跨る形のベタ状のパターンとされており、例えば酸化珪素（ＳｉＯ_２）からなる。

　第１金属膜２５は、図６に示すように、ゲート絶縁膜２４の上層側に積層されるとともに、表示部ＡＡと非表示部ＮＡＡとにそれぞれ配されるようパターニングされており、例えばタンタル（Ｔａ）やタングステン（Ｗ）などの融点が高く且つシート抵抗が大きな金属材料からなる。この第１金属膜２５により、既述したゲート配線１９などが構成されている。第１層間絶縁膜２６は、ゲート絶縁膜２４及び第１金属膜２５の上層側に積層されるとともに、表示部ＡＡと非表示部ＮＡＡとに跨る形のベタ状のパターンとされており、例えば酸化珪素（ＳｉＯ_２）からなる。この第１層間絶縁膜２６により、既述したゲート配線１９とソース配線２０との交差部間が絶縁状態に保たれている。第２金属膜２７は、第１層間絶縁膜２６の上層側に積層されるとともに、表示部ＡＡと非表示部ＮＡＡとにそれぞれ配されるようパターニングされており、例えばアルミニウム（Ａｌ）やクロム銅（Ｃｒ）などの腐食などには弱いがシート抵抗が小さな金属材料からなる。この第２金属膜２７により、既述したソース配線２０などが構成されている。平坦化膜２８は、絶縁膜であり、第１層間絶縁膜２６及び第２金属膜２７の上層側に積層されるとともに、表示部ＡＡと非表示部ＮＡＡとに跨る形のベタ状のパターンとされており、例えばポリメタクリル酸メチル樹脂（ＰＭＭＡ）などのアクリル系樹脂材料などからなる。平坦化膜２８は、その膜厚が、無機絶縁膜である他の絶縁膜２４，２６，３０に比べて相対的に大きなものとされ、それによりアレイ基板１１ｂにおける液晶層１１ｃ側の面（配向膜が配される面）を好適に平坦化している。なお第３金属膜５３で形成された配線が存在する場合、この配線と第１金属膜２５で形成された配線や第２金属膜２７で形成された配線との重畳位置にて容量成分が生じる。しかし平坦化膜２８が比較的厚い為この容量成分に起因した負荷を減らすことができる。第３金属膜５３は他の導電膜に対して絶縁膜を介すれば任意の層に形成することが考えられるが、上記の理由により第３金属膜５３は平坦化膜２８の上層に形成することが好ましい。

　第１透明電極膜２９は、図６に示すように、平坦化膜２８の上層側に積層されるとともに、少なくとも表示部ＡＡにおいて概ねベタ状のパターンとして形成されており、例えばＩＴＯ（Indium Tin Oxide）或いはＺｎＯ（Zinc Oxide）といった透明電極材料からなる。この第１透明電極膜２９により、概ねベタ状のパターンである共通電極３２が構成されている。第２層間絶縁膜３０は、平坦化膜２８及び第１透明電極膜２９の上層側に積層されるとともに、表示部ＡＡと非表示部ＮＡＡとに跨る形のベタ状のパターンとされており、例えば窒化珪素（ＳｉＮ_ｘ）からなる。第２透明電極膜３１は、第２層間絶縁膜３０の上層側に積層されるとともに、表示部ＡＡにおいて画素ＴＦＴ１７の配置に応じて島状にパターニングされており、第１透明電極膜２９と同様の透明電極材料からなる。この第２透明電極膜３１により画素電極１８が構成されている。なお、ゲート絶縁膜２４、第１層間絶縁膜２６、平坦化膜２８、及び第２層間絶縁膜３０には、アレイ基板１１ｂの製造工程においてパターニングされることで、それぞれの所定の位置にコンタクトホールＣＨ１，ＣＨ２などの開口が形成されるようになっている。

　アレイ基板１１ｂにおける表示部ＡＡに配される画素ＴＦＴ１７は、図６に示すように、半導体膜２３からなるチャネル部１７ｄと、チャネル部１７ｄに対してゲート絶縁膜２４を介して上層側に重畳する形で配されるゲート電極１７ａと、ゲート電極１７ａに対して第１層間絶縁膜２６を介して上層側に配されるソース電極１７ｂ及びドレイン電極１７ｃと、を備えており、いわゆるトップゲート型（スタガ型）とされている。ゲート電極１７ａは、第１金属膜２５からなるのに対し、ソース電極１７ｂ及びドレイン電極１７ｃは、第２金属膜２７からなる。このうち、ソース電極１７ｂ及びドレイン電極１７ｃは、ゲート絶縁膜２４及び第１層間絶縁膜２６にそれぞれ開口形成されたコンタクトホールＣＨ１を通してチャネル部１７ｄに対して接続されており、それによりソース電極１７ｂとドレイン電極１７ｃとの間での電子の移動が可能とされている。チャネル部１７ｄをなす半導体膜２３は、既述した通りＣＧシリコン薄膜からなるものとされる。このＣＧシリコン薄膜は、アモルファスシリコン薄膜などに比べると、電子移動度が例えば２００～３００ｃｍ^２／Ｖｓ程度と高くなっているので、このＣＧシリコン薄膜からなる半導体膜２３を画素ＴＦＴ１７のチャネル部１７ｄとすることで、画素ＴＦＴ１７を小型化して画素電極１８の透過光量を極大化することができ、もって高精細化及び低消費電力化を図る上で好適とされる。画素ＴＦＴ１７のドレイン電極１７ｃには、平坦化膜２８及び第２層間絶縁膜３０及び後述する絶縁膜５２にそれぞれ開口形成されたコンタクトホールＣＨ２を通して第２透明電極膜３１からなる画素電極１８が接続されている。これにより、画素ＴＦＴ１７のゲート電極１７ａを通電すると、チャネル部１７ｄを介してソース電極１７ｂとドレイン電極１７ｃとの間に電流が流されるとともに画素電極１８に所定の電位が印加される。なお、第１透明電極膜２９からなる共通電極３２は、第２層間絶縁膜３０を挟み込む形で各画素電極１８と平面に視て重畳する配置とされている。なお、既述した通り、概ねベタ状のパターンとされる共通電極３２のうち、平坦化膜２８及び第２層間絶縁膜３０のコンタクトホールＣＨ２と平面に視て重畳する位置には、画素電極１８のコンタクト部分を通すための開口が形成されている。

　アレイ基板１１ｂに設けられた画素ＴＦＴ１７、画素電極１８及び共通電極３２は、図３から図５に示すように、画素ＰＸを構成しており、当該画素ＰＸは、自身を構成する画素電極１８と対向するカラーフィルタ１１ｈの着色部に応じた色を呈する「着色画素」であると言える。具体的には、画素ＰＸには、赤色を呈する赤色画素（着色画素）ＲＰＸと、緑色を呈する緑色画素（着色画素）ＧＰＸと、青色を呈する青色画素（着色画素）ＢＰＸと、が含まれており、これらが１つの表示単位を構成するとともに、行方向（Ｘ軸方向）及び列方向（Ｙ軸方向）に沿って行列状（マトリクス状）に並んで複数ずつ繰り返し配列されている。このように行列状に配列された多数の画素ＰＸのうち、行方向に沿って並ぶ複数の画素ＰＸが同じゲート配線１９に接続されることで画素行を構成し、列方向に沿って並ぶ複数の画素ＰＸが同じソース配線２０に接続されることで画素列を構成している。従って、画素行を構成する各画素ＰＸの各画素ＴＦＴ１７には、同じゲート配線１９からの走査信号が供給されるのに対し、画素列を構成する各画素ＰＸの各画素ＴＦＴ１７には、同じソース配線２０からの画像信号（データ信号、ビデオ信号）が供給されるようになっている。画素行は、列方向に沿って複数が並んで配されているのに対し、画素列は、行方向に沿って複数が並んで配されている。画素行を構成する複数の画素ＰＸは、隣り合うものの色が互いに異なるのに対し、画素列を構成する複数の画素ＰＸは、隣り合う者の色が同一とされる。

　次に、液晶パネル１１に接続される部品について説明する。制御回路基板１２は、図２に示すように、バックライト装置１４におけるシャーシ１４ａの裏面（液晶パネル１１側とは反対側の外面）にネジなどにより取り付けられている。この制御回路基板１２は、紙フェノールないしはガラスエポキシ樹脂製の基板上に、ドライバ２１に各種入力信号を供給するための電子部品が実装されるとともに、図示しない所定のパターンの配線（導電路）が配索形成されている。この制御回路基板１２には、フレキシブル基板１３の一方の端部（一端側）が図示しない異方性導電膜（ＡＣＦ：Anisotropic Conductive Film）を介して電気的に且つ機械的に接続されている。

　フレキシブル基板（ＦＰＣ基板）１３は、図２に示すように、絶縁性及び可撓性を有する合成樹脂材料（例えばポリイミド系樹脂等）からなる基材を備え、その基材上に多数本の配線パターン（図示せず）を有しており、長さ方向についての一方の端部が既述した通りシャーシ１４ａの裏面側に配された制御回路基板１２に接続されるのに対し、他方の端部（他端側）が液晶パネル１１におけるアレイ基板１１ｂに接続されているため、液晶表示装置１０内では断面形状が略Ｕ型となるよう折り返し状に屈曲されている。フレキシブル基板１３における長さ方向についての両端部においては、配線パターンが外部に露出して端子部（図示せず）を構成しており、これらの端子部がそれぞれ制御回路基板１２及びアレイ基板１１ｂに対して電気的に接続されている。これにより、制御回路基板１２側から供給される入力信号を液晶パネル１１側に伝送することが可能とされている。

　ドライバ２１は、図１に示すように、内部に駆動回路を有するＬＳＩチップからなるものとされ、信号供給源である制御回路基板１２から供給される信号に基づいて作動することで、信号供給源である制御回路基板１２から供給される入力信号を処理して出力信号を生成し、その出力信号を液晶パネル１１の表示部ＡＡへと出力するものとされる。このドライバ２１は、平面に視て横長の方形状をなす（液晶パネル１１の短辺に沿って長手状をなす）とともに、液晶パネル１１のアレイ基板１１ｂにおける非表示部ＮＡＡに対して直接実装され、つまりＣＯＧ（Chip On Glass）実装されている。なお、ドライバ２１の長辺方向がＸ軸方向（液晶パネル１１の短辺方向）と一致し、同短辺方向がＹ軸方向（液晶パネル１１の長辺方向）と一致している。

　次に、アレイ基板１１ｂの非表示部ＮＡＡに対する、フレキシブル基板１３及びドライバ２１の接続構造について説明する。アレイ基板１１ｂの非表示部ＮＡＡのうちＣＦ基板１１ａとは重畳しない非重畳部分には、図１に示すように、フレキシブル基板１３の端部及びドライバ２１がそれぞれ取り付けられており、フレキシブル基板１３の端部がアレイ基板１１ｂにおける短辺方向（Ｘ軸方向）に沿った端部に配されるのに対して、ドライバ２１がアレイ基板１１ｂにおいてＹ軸方向についてフレキシブル基板１３と表示部ＡＡとの間にそれぞれ所定の間隔を空けた位置に配されている。アレイ基板１１ｂにおけるフレキシブル基板１３の実装領域には、図７に示すように、フレキシブル基板１３側から入力信号の供給を受ける外部接続端子部３３が形成されている。その一方、アレイ基板１１ｂにおけるドライバ２１の実装領域には、ドライバ２１に信号を出力するためのパネル側出力端子部３４と、ドライバ２１からの信号が入力されるパネル側入力端子部（端子部）３５と、が設けられている。また、外部接続端子部３３の一部とパネル側出力端子部３４とは、非表示部ＮＡＡのうち、フレキシブル基板１３の実装領域とドライバ２１の実装領域との間を横切る形で配索形成された接続配線３８によって電気的に接続されている。これに対して、ドライバ２１には、図８に示すように、パネル側出力端子部３４に電気的に接続されるドライバ側入力端子部３６と、パネル側入力端子部３５に電気的に接続されるドライバ側出力端子部３７とが設けられている。なお、図７では、ドライバ２１を一点鎖線により図示している。また、図７では、ゲート配線１９及びソース配線２０などからなる表示に係る配線群を取り囲む形で描かれた一点鎖線が表示部ＡＡの外形を表しており、当該一点鎖線よりも外側の領域が非表示部ＮＡＡとなっている。

　外部接続端子部３３、パネル側出力端子部３４、パネル側入力端子部３５及び接続配線３８は、図７に示すように、それぞれ例えばゲート配線１９と同じ第１金属膜２５からなり、その表面が画素電極１８や共通電極３２と同じＩＴＯ或いはＺｎＯといった透明電極材料（第１透明電極膜２９または第２透明電極膜３１）によって覆われてなる。従って、外部接続端子部３３、パネル側出力端子部３４、パネル側入力端子部３５及び接続配線３８は、液晶パネル１１（アレイ基板１１ｂ）の製造工程においてゲート配線１９や画素電極１８をパターニングする際に既知のフォトリソグラフィー法によりこれらと同時にアレイ基板１１ｂ上にパターニングされている。このうち、外部接続端子部３３には、接続配線３８を介してパネル側出力端子部３４に接続されてドライバ２１に信号を供給するための複数のドライバ用外部接続端子部３３Ａと、ドライバ２１以外のもの、例えば後述するゲート回路部３９に電源用電力などを供給するなどの機能を有する複数の非ドライバ用外部接続端子部３３Ｂと、が含まれている。このうち、非ドライバ用外部接続端子部３３Ｂには、共通電極３２に接続された共通電極接続配線４７の端部に接続される共通電極端子部４８が含まれている。

　パネル側出力端子部３４及びパネル側入力端子部３５上には、図８に示すように、異方性導電膜（ＡＣＦ：Anisotropic Conductive Film）ＡＣＦが塗布されており、この異方性導電膜ＡＣＦに含まれる導電性粒子ＡＣＦａを介してドライバ２１のドライバ側入力端子部３６がパネル側出力端子部３４に対して、ドライバ側出力端子部３７がパネル側入力端子部３５に対してそれぞれ電気的に接続されている。なお、図示は省略するが、外部接続端子部３３についても上記したパネル側出力端子部３４及びパネル側入力端子部３５と同様に第１金属膜２５及び透明電極材料（第１透明電極膜２９または第２透明電極膜３１）からなる断面構造を有しており、異方性導電膜を介してフレキシブル基板１３の端子部に対して電気的に接続されている。パネル側出力端子部３４及びパネル側入力端子部３５は、図７に示すように、アレイ基板１１ｂの非表示部ＮＡＡのうちドライバ２１と平面に視て重畳する位置、つまりドライバ２１の実装領域に配されている。パネル側出力端子部３４とパネル側入力端子部３５とは、間に所定の間隔を空けつつＹ軸方向（ドライバ２１と表示部ＡＡとの並び方向）に沿って並んで配されている。このうち、パネル側出力端子部３４は、アレイ基板１１ｂにおけるドライバ２１の実装領域のうち、フレキシブル基板１３側に配されているのに対し、パネル側入力端子部３５は、表示部ＡＡ側に配されている。パネル側出力端子部３４及びパネル側入力端子部３５は、Ｘ軸方向、つまりドライバ２１の長辺方向（ドライバ２１と表示部ＡＡとの並び方向と直交する方向）に沿って多数個ずつがそれぞれ所定の間隔を空けて直線的に並んで配置されている。

　パネル側入力端子部３５には、図７に示すように、ドライバ２１から出力される出力信号に含まれる画像信号（データ信号、ビデオ信号）が入力される複数のパネル側画像入力端子部３５Ａと、同出力信号に含まれる制御信号が入力される複数のパネル側制御入力端子部３５Ｂと、が含まれている。パネル側画像入力端子部３５Ａは、パネル側入力端子部３５群のうちＸ軸方向について図７に示す右端位置（一方の端位置）から左側に向けて多数個がＸ軸方向に沿って間欠的に並んで配されており、パネル側入力端子部３５群の大部分（大多数）を占めている。これに対し、パネル側制御入力端子部３５Ｂは、パネル側入力端子部３５群のうちＸ軸方向について図７に示す左端位置（他方の端位置）から右側に向けて３つがＸ軸方向に沿って間欠的に並んで配されており、パネル側入力端子部３５群のごく一部（小数）を占めている。パネル側画像入力端子部３５Ａ及びパネル側制御入力端子部３５Ｂは、Ｙ軸方向についてほぼ同じ位置に配されるとともに、Ｘ軸方向に沿って一直線状に並んで配置されている。

　ドライバ側入力端子部３６及びドライバ側出力端子部３７は、図８に示すように、金などの導電性に優れた金属材料からなるとともにドライバ２１の底面（アレイ基板１１ｂとの対向面）から突出するバンプ状をなしている。ドライバ側入力端子部３６及びドライバ側出力端子部３７は、ドライバ２１内に有される処理回路にそれぞれ接続されており、ドライバ側入力端子部３６から入力された入力信号を処理回路にて処理した後、ドライバ側出力端子部３７へと出力することが可能とされる。ドライバ側入力端子部３６及びドライバ側出力端子部３７は、パネル側出力端子部３４及びパネル側入力端子部３５と同様にＸ軸方向、つまりドライバ２１の長辺方向に沿って多数個ずつがそれぞれ所定の間隔を空けて直線的に並んで配されている。

　一方、アレイ基板１１ｂにおける非表示部ＮＡＡのうち、表示部ＡＡにおける短辺部と長辺部とにそれぞれ隣り合う位置には、図７に示すように、表示部ＡＡのゲート配線１９に接続されるゲート回路部３９と、ソース配線２０に接続される検査回路部４０と、が設けられている。ゲート回路部３９及び検査回路部４０は、画素ＴＦＴ１７と同じＣＧシリコン薄膜（半導体膜２３）をベースとしてアレイ基板１１ｂ上にモノリシックに形成されている。従って、ゲート回路部３９及び検査回路部４０は、アレイ基板１１ｂの製造工程において各金属膜２５，２７、各絶縁膜２４，２６及び半導体膜２３などをパターニングする際に既知のフォトリソグラフィー法により同時にアレイ基板１１ｂ上にパターニングされている。

　ゲート回路部３９は、図７に示すように、表示部ＡＡにおける図７に示す左側の長辺部に隣り合う位置に配されており、Ｙ軸方向に沿って延在する縦長の方形状の範囲に形成されている。ゲート回路部３９は、表示部ＡＡに配されたゲート配線１９に接続されるとともに、非表示部ＮＡＡに配された複数ずつのゲート回路制御配線４１及びゲート回路電源配線４２に接続されている。ゲート回路制御配線４１は、ゲート回路部３９の駆動を制御する信号（クロック信号など）を供給するためのものであり、一端側がゲート回路部３９に、他端側がパネル側制御入力端子部３５Ｂに、それぞれ接続されている。また、ゲート回路制御配線４１には、ゲート回路部３９に検査信号を供給するためのゲート回路検査配線４１ａが接続されており、そのゲート回路検査配線４１ａの端部が非ドライバ用外部接続端子部３３Ｂの一部に接続されている。ゲート回路電源配線４２は、ゲート回路部３９に電源電力を供給するためのものである。ゲート回路電源配線４２は、一端側がゲート回路部３９に、他端側が非ドライバ用外部接続端子部３３Ｂの一部に、それぞれ接続されている。そして、このゲート回路部３９は、ゲート回路制御配線４１を介して供給される信号に基づいて走査信号を、各ゲート配線１９に所定のタイミングで供給して各ゲート配線１９を順次に走査する走査回路を有している。具体的には、ゲート配線１９は、アレイ基板１１ｂの表示部ＡＡにおいてＹ軸方向に沿って多数本が並んで配置されているのに対して、ゲート回路部３９は、走査回路によってドライバ２１からの出力信号に含まれる走査信号を、表示部ＡＡにおいて図７（図１）に示す上端位置のゲート配線１９から下端位置のゲート配線１９に至るまで順次に供給することで、ゲート配線１９の走査を行っている。また、ゲート回路部３９には、レベルシフタ回路やバッファ回路などの付属回路が備えられている。

　検査回路部４０は、図７に示すように、多数の画素ＰＸが配されてなる表示部ＡＡにおける図７に示す下側の短辺部に隣り合う位置に配されており、行方向（Ｘ軸方向）に沿って延在する横長の方形状の範囲に形成されている。検査回路部４０は、表示部ＡＡに配されたソース配線２０に接続されることで、表示部ＡＡの画素ＰＸを構成する画素ＴＦＴ１７やソース配線２０などの検査を行うことが可能とされる。検査回路部４０は、ソース配線２０の延在方向であるＹ軸方向と直交（交差）する方向であるＸ軸方向に沿って延在して検査信号が伝送される検査配線４３と、検査配線４３とソース配線２０とに接続されて検査信号の供給を制御する検査ＴＦＴ（検査スイッチング素子）４４と、検査配線４３における検査ＴＦＴ４４側とは反対側の端部に接続される検査端子部４５と、を少なくとも有している。検査回路部４０において、検査配線４３が相対的にパネル側入力端子部３５側に、検査ＴＦＴ４４が相対的に表示部ＡＡ側に、それぞれ配されている。なお、本実施形態に係る検査回路部４０を構成する検査配線４３は第２金属膜２７からなり、検査端子部４５は、第１金属膜２５の単層若しくは第１金属膜２５及び透明電極材料（第１透明電極膜２９または第２透明電極膜３１）の積層からなる。

　検査ＴＦＴ４４は、図７に示すように、Ｘ軸方向（検査配線４３の延在方向）に沿って直線的に多数が並んで配されており、その設置数がソース配線２０の本数と同じとされている。つまり、検査ＴＦＴ４４は、ソース配線２０に対して個別に検査信号を供給するものとされる。検査ＴＦＴ４４は、図１０に示すように、半導体膜２３からなるチャネル部４４ｄと、チャネル部４４ｄに対してゲート絶縁膜２４を介して上層側に重畳する形で配されるゲート電極４４ａと、ゲート電極４４ａに対して第１層間絶縁膜２６を介して上層側に配されるソース電極４４ｂ及びドレイン電極４４ｃと、を備えており、ドレイン電極４４ｃが画素電極１８に接続されていない点を除いては、画素ＴＦＴ１７とほぼ同様の構成とされており、詳しい説明は割愛する。なお、半導体膜２３は、非表示部ＮＡＡにおいては、検査ＴＦＴ４４の配置に応じて島状にパターニングされていることになる。検査ＴＦＴ４４のゲート電極４４ａは、図７に示すように、ゲート中継配線４９を介して検査配線４３のうち検査ＴＦＴ４４に対してＯＮ／ＯＦＦ信号を伝送するもの（ゲート側検査配線４３ｂ）に接続されている。同様に、検査ＴＦＴ４４のソース電極４４ｂは、ソース中継配線５０を介して検査配線４３のうち検査信号を伝送するもの（ソース側検査配線４３ａ）に接続されている。検査ＴＦＴ４４のドレイン電極４４ｃは、ドレイン中継配線４６を介してソース配線２０に接続されている。ドレイン中継配線４６は、ドレイン電極４４ｃからソース配線２０との接続位置に至るまでの間にほぼ直角に屈曲されている。また、ドレイン中継配線４６は、例えばドレイン電極４４ｃ及びソース配線２０と同じ第２金属膜２７からなる。

　ゲート中継配線４９は、図９に示すように、ソース電極４４ｂに接続されたソース側検査配線４３ａを横切るものの、ソース側検査配線４３ａを構成する第２金属膜２７よりも下層側の第１金属膜２５によって構成されているので、上記ソース側検査配線４３ａとの間には第１層間絶縁膜２６が介在して絶縁状態に保たれている。また、第１層間絶縁膜２６には、図１２に示すように、ゲート中継配線４９とゲート側検査配線４３ｂとの重畳位置にこれらの接続をとるためのコンタクトホールＣＨ３が開口形成されている。ソース中継配線５０は、ソース側検査配線４３ａを横切る場合があるものの、ソース側検査配線４３ａを構成する第２金属膜２７よりも下層側の第１金属膜２５によって形成されているので、自身に接続されていないソース側検査配線４３ａとは第１層間絶縁膜２６が介在して絶縁状態が保たれている。そして接続すべきソース側検査配線４３ａとはソース中継配線５０とソース側検査配線４３ａとの重畳位置にこれらの接続をとるためのコンタクトホールが開口形成されている。その断面構造は図１２に示されるコンタクトホールＣＨ３と同様である為図示を省略する。

　検査回路部４０には、図７に示すように、検査配線４３（ソース側検査配線４３ａ及びゲート側検査配線４３ｂ）が互いに並行する形で３本備えられており、そのうちの１本のゲート側検査配線４３ｂの一端側が検査ＴＦＴ４４のゲート電極４４ａに、残りの２本のソース側検査配線４３ａの一端側が検査ＴＦＴ４４のソース電極４４ｂに、それぞれ接続されている。接続対象がソース電極４４ｂとされる２本のソース側検査配線４３ａのうちの一方が、Ｘ軸方向（検査配線４３の延在方向）について端（図７に示す左端）から奇数番目の画素ＰＸに接続されたソース配線２０に接続されるのに対し、他方が、端から偶数番目の画素ＰＸに接続されたソース配線２０に接続されている。従って、例えば、上記した接続対象がソース電極４４ｂとされる２本のソース側検査配線４３ａに対して交互に検査信号を供給すれば、Ｘ軸方向について端から奇数番目の画素ＰＸと、偶数番目の画素ＰＸと、が検査信号に基づいて交互に駆動されるので、検査回路部４０によってＸ軸方向について端から奇数番目の画素ＰＸ及びソース配線２０と、偶数番目の画素ＰＸ及びソース配線２０と、の間に短絡などが生じていないか、を検査することができる。仮に検査配線を３本以上配置した場合に比べると、検査回路部４０を配置するのに必要な領域を狭く保つことができるので、狭額縁化を図る上で好適となる。各検査配線４３は、他端側が検査回路部４０外へと引き出されることで検査端子部４５に接続されている。検査端子部４５は、非ドライバ用外部接続端子部３３Ｂの一部によって構成されており、それによりフレキシブル基板１３から供給される検査信号が入力されるようになっている。また、検査端子部４５は、検査配線４３の本数と同数備えられている。

　ここで、アレイ基板１１ｂにおける非表示部ＮＡＡには、図７に示すように、ソース配線２０とパネル側画像入力端子部３５Ａとを接続する端子接続配線５１が設けられている。この端子接続配線５１によってドライバ２１からパネル側画像入力端子部３５Ａに入力された信号がソース配線２０へと伝送され、伝送された信号に基づいてソース配線２０に接続された画素ＰＸが駆動されるようになっている。従って、端子接続配線５１は、赤色画素ＲＰＸ、緑色画素ＧＰＸ及び青色画素ＢＰＸのいずれかに対してソース配線２０を介して接続されている。そして、この端子接続配線５１は、検査回路部４０に対して絶縁膜５２を介して重畳する形で配されているので、仮に端子接続配線が検査回路部４０に対して非重畳となってＹ軸方向について隣り合う形で並ぶ配置に比べると、端子接続配線５１及び検査回路部４０の配置に要するＹ軸方向についての領域が狭くなる。これにより、アレイ基板１１ｂの狭額縁化を図ることができ、特に高精細化を図る上で好適となる。しかも、端子接続配線５１及び検査回路部４０に係る配置自由度も十分に高いものとなる。また、検査回路部４０は、パネル側画像入力端子部３５Ａに信号が入力される際には使用されることがないので、また検査ＴＦＴ４４が常時ＯＦＦとなるように検査端子部４５からＯＦＦ電圧を印加されているため、端子接続配線５１に対して平坦化膜２８を介して重畳する位置関係となっても、端子接続配線５１に伝送される信号がノイズの影響を受け難く、検査回路４０に起因した表示ムラが生じ難くなっている。なお、図７では、端子接続配線５１を破線によって図示している。

　詳しくは、端子接続配線５１は、図１１に示すように、第１金属膜２５及び第２金属膜２７よりも上層側に配される第３金属膜５３からなるものとされている。これに対し、絶縁膜５２は、第３金属膜５３を覆うように設けられている。第３金属膜５３は、そのパターニングに使われるエッチャントが既に形成されている回路や配線を侵さないものが選ばれる。絶縁膜５２も同様の観点で適宜選択された材料とされる。

　端子接続配線５１は、図９及び図１１に示すように、パネル側画像入力端子部３５Ａ側とは反対側の端部がソース配線２０の端部と重畳する形で配されており、これらの重畳部位同士が接続されている。

　ところで、パネル側画像入力端子部３５Ａは、図９に示すように、ソース配線２０に対してＸ軸方向（ソース配線２０の延在方向と直交する方向）についてずれた配置とされている。これに対し、端子接続配線５１は、Ｙ軸方向（ソース配線２０の延在方向）に対して斜め方向に沿って延在する斜め延在部５１ａを有しており、この斜め延在部５１ａが検査回路部４０と重畳している。詳しくは、端子接続配線５１における斜め延在部５１ａは、ソース配線２０との接続位置（コンタクトホールＣＨ４）からパネル側画像入力端子部３５Ａ側に向けて所定長さにわたって配されており、その大部分が検査回路部４０と重畳する配置となっている。このような構成によれば、検査回路部４０の配置領域を利用して端子接続配線５１の斜め延在部５１ａを配置することができる。また、アレイ基板１１ｂに設けられた多数の端子接続配線５１は、各斜め延在部５１ａが扇形をなすよう平面配置されている。

　以上説明したように本実施形態のアレイ基板（アクティブマトリクス基板）１１ｂは、表示部（画素部）ＡＡと、表示部ＡＡに接続されるソース配線（画素接続配線）２０と、ソース配線２０に接続されて表示部ＡＡを検査可能な検査回路部４０と、表示部ＡＡとの間に検査回路部４０を挟む形で配されてソース配線２０に供給するための信号が入力されるパネル側画像入力端子部（端子部）３５Ａと、ソース配線２０をパネル側画像入力端子部３５Ａに接続する端子接続配線５１であって、検査回路部４０に対して少なくとも一部が重畳する形で配される端子接続配線５１と、少なくとも検査回路部４０と端子接続配線５１との重畳部位間に介在する平坦化膜（絶縁膜）２８と、を備える。

　まず、パネル側画像入力端子部３５Ａに入力された信号は、端子接続配線５１及びソース配線２０を順次に伝送されることで、表示部ＡＡに供給される。表示部ＡＡは、供給された信号に基づいて駆動される。一方、製造過程などにおいて表示部ＡＡの検査を行う際には、検査回路部４０から検査信号がソース配線２０を介して表示部ＡＡに供給される。表示部ＡＡは、供給された検査信号に基づいて駆動される。そして、ソース配線２０を、表示部ＡＡとの間に検査回路部４０を挟む形で配されるパネル側画像入力端子部３５Ａに接続する端子接続配線５１は、少なくとも一部が検査回路部４０に対して平坦化膜２８を介して重畳する形で配されているので、仮に検査回路部４０に対して非重畳となる配置に比べると、端子接続配線５１及び検査回路部４０の配置に要する領域が狭くなる。これにより、当該アレイ基板１１ｂの狭額縁化を図ることができ、特に高精細化を図る上で好適となる。しかも、端子接続配線５１及び検査回路部４０に係る配置自由度も十分に高いものとなる。また、検査回路部４０は、パネル側画像入力端子部３５Ａに信号が入力される際には使用されることがないので、端子接続配線５１に対して平坦化膜２８を介して重畳する位置関係となっても、端子接続配線５１に伝送される信号がノイズの影響を受け難い。

　また、パネル側画像入力端子部３５Ａは、ソース配線２０に対してソース配線２０の延在方向と直交する方向にずれた配置とされており、端子接続配線５１は、ソース配線２０の延在方向に対して斜め方向に沿って延在する斜め延在部５１ａを有していて斜め延在部５１ａが検査回路部４０と重畳する形で配されている。このようにすれば、検査回路部４０の配置領域を利用して斜め延在部５１ａを配置することができるので、狭額縁化を図ることができる。

　また、表示部ＡＡは、マトリクス状に並ぶ複数の画素ＰＸにより構成されるのに対し、ソース配線２０は、複数の画素ＰＸにそれぞれ接続される形で複数備えられ、検査回路部４０は、ソース配線２０の延在方向と交差する方向に沿って延在して検査信号が伝送される検査配線４３と、検査配線４３とソース配線２０とに接続されて検査信号の供給を制御する検査ＴＦＴ（検査スイッチング素子）４４と、を少なくとも有しており、検査配線４３には、複数の画素ＰＸのうち、検査配線４３の延在方向について端から奇数番目の画素ＰＸに接続されたソース配線２０に接続されるものと、端から偶数番目の画素ＰＸに接続されたソース配線２０に接続されるものと、が含まれている。このようにすれば、検査回路部４０によって検査配線４３の延在方向について端から奇数番目の画素ＰＸ及びソース配線２０と、偶数番目の画素ＰＸ及びソース配線２０と、の間に短絡などが生じていないか、を検査することができる。仮に検査配線４３を３本以上配置した場合に比べると、検査回路部４０を配置するのに必要な領域を狭く保つことができるので、狭額縁化を図る上でより好適となる。

　また、本実施形態に係る液晶パネル（表示パネル）１１は、上記記載のアレイ基板１１ｂと、アレイ基板１１ｂに対して貼り合わせられるＣＦ基板（対向基板）１１ａと、を備える。このような構成の液晶パネル１１によれば、アレイ基板１１ｂの狭額縁化が図られているので、液晶パネル１１のデザイン性が高いものとなる。

　＜実施形態２＞
　本発明の実施形態２を図１３によって説明する。この実施形態２では、検査回路部１４０の構成を変更したものを示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。

　本実施形態に係る検査回路部１４０には、図１３に示すように、接続対象が検査ＴＦＴ１４４のソース電極１４４ｂとされる検査配線１４３が、画素ＰＸが呈する色数と同数備えられている。つまり、検査配線１４３は、接続対象がソース電極１４４ｂとされるもの（ソース側検査配線１４３ａ）が３本、接続対象がゲート電極１４４ａとされるもの（ゲート側検査配線１４３ｂ）が１本、合計４本とされている。本実施形態では、検査配線１４３の本数が上記した実施形態１よりも１本多くなる構成となっているため、検査回路部１４０の配置領域が広くなりがちとされるものの、上記した実施形態１と同様に端子接続配線１５１が検査回路部１４０と重畳する形で配されることで、端子接続配線１５１及び検査回路部１４０に係る配置効率が向上し、狭額縁に保つことができる。

　接続対象がソース電極１４４ｂとされる３本のソース側検査配線１４３ａには、赤色画素ＲＰＸに接続されたソース配線１２０に対して選択的に接続されるものと、緑色画素ＧＰＸに接続されたソース配線１２０に対して選択的に接続されるものと、青色画素ＢＰＸに接続されたソース配線１２０に対して選択的に接続されるものと、が含まれている。従って、例えば、上記した接続対象がソース電極１４４ｂとされる３本のソース側検査配線１４３ａに対して順次に検査信号を供給すれば、赤色画素ＲＰＸと、緑色画素ＧＰＸと、青色画素ＢＰＸと、が検査信号に基づいて順次に駆動されるので、各色の画素ＲＰＸ，ＧＰＸ，ＢＰＸによる単色表示を行うことができる。これにより、各色の画素ＲＰＸ，ＧＰＸ，ＢＰＸ間に短絡などが生じていないか、を検査することができる。それ以外にも、接続対象がソース電極１４４ｂとされる３本のソース側検査配線１４３ａに対して供給する検査信号によっては、各色の画素ＲＰＸ，ＧＰＸ，ＢＰＸを任意に駆動して混色表示を行うことも可能となるので、より多彩な検査を行うことができるようになっている。また、検査端子部１４５は、検査配線１４３の本数と同数備えられている。

　以上説明したように本実施形態によれば、表示部ＡＡには、互いに異なる色を呈する複数色の着色画素である赤色画素ＲＰＸ、緑色画素ＧＰＸ及び青色画素ＢＰＸが含まれるのに対し、ソース配線１２０は、複数色の着色画素である赤色画素ＲＰＸ、緑色画素ＧＰＸ及び青色画素ＢＰＸにそれぞれ接続される形で複数備えられ、検査回路部１４０は、検査信号が伝送される検査配線１４３と、検査配線１４３とソース配線１２０とに接続されて検査信号の供給を制御する検査ＴＦＴ１４４と、を少なくとも有しており、検査配線１４３に含まれるソース側検査配線１４３ａは、複数のソース配線１２０にそれぞれ接続される形で着色画素である赤色画素ＲＰＸ、緑色画素ＧＰＸ及び青色画素ＢＰＸの色数と同数備えられている。このようにすれば、検査回路部１４０によって各色の着色画素である赤色画素ＲＰＸ、緑色画素ＧＰＸ及び青色画素ＢＰＸを選択的に駆動して単色表示させたり、複数色の着色画素である赤色画素ＲＰＸ、緑色画素ＧＰＸ及び青色画素ＢＰＸを同時に駆動して混色表示させたりすることでより多彩な検査を行うことができる。このようにソース側検査配線１４３ａが着色画素である赤色画素ＲＰＸ、緑色画素ＧＰＸ及び青色画素ＢＰＸの色数と同数備えられる構成では、検査回路部１４０の配置領域が広くなりがちとされるものの、上記したように端子接続配線１５１が検査回路部１４０と重畳する形で配されることで、端子接続配線１５１及び検査回路部１４０に係る配置効率が向上し、狭額縁に保つことができる。

　＜実施形態３＞
　本発明の実施形態３を図１４によって説明する。この実施形態３では、上記した実施形態１にスイッチ回路部５４を追加したものを示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。

　本実施形態に係るアレイ基板２１１ｂの非表示部ＮＡＡには、図１４に示すように、表示部ＡＡと検査回路部２４０及び端子接続配線２５１との間に挟み込まれる形でスイッチ回路部（ＲＧＢスイッチ回路部）５４が設けられている。言い換えると、検査回路部２４０及び端子接続配線２５１は、スイッチ回路部５４を介して表示部ＡＡのソース配線２２０にそれぞれ接続されている。スイッチ回路部５４は、ドライバ２２１側から供給される出力信号に含まれる画像信号を、各ソース配線２２０に振り分けるスイッチ機能を有している。

　より詳しくは、スイッチ回路部５４は、検査回路部２４０と同様に、行方向（Ｘ軸方向）に沿って延在する横長の方形状の範囲に形成されている。スイッチ回路部５４は、ソース配線２２０の延在方向であるＹ軸方向と直交（交差）する方向であるＸ軸方向に沿って延在してスイッチ用の選択信号が伝送される選択信号線５５と、選択信号線５５とソース配線２２０と端子接続配線２５１とに接続されて画像信号（信号）の供給を制御するスイッチＴＦＴ５６と、を少なくとも有している。スイッチＴＦＴ５６は、Ｘ軸方向（選択信号線５５の延在方向）に沿って直線的に多数が並んで配されており、その設置数がソース配線２２０の本数と同じとされている。つまり、スイッチＴＦＴ５６は、ソース配線２２０に対して個別に画像信号を供給するものとされる。スイッチ回路部５４には、赤色画素ＲＰＸに接続されたソース配線２２０に対して接続されるスイッチＴＦＴ５６と、緑色画素ＧＰＸに接続されたソース配線２２０に対して接続されるスイッチＴＦＴ５６と、青色画素ＢＰＸに接続されたソース配線２２０に対して接続されるスイッチＴＦＴ５６と、がＸ軸方向に沿って繰り返し並ぶ形で備えられている。

　スイッチＴＦＴ５６は、半導体膜からなるチャネル部と、チャネル部に対してゲート絶縁膜を介して上層側に重畳する形で配されるゲート電極５６ａと、ゲート電極５６ａに対して第１層間絶縁膜を介して上層側に配されるソース電極５６ｂ及びドレイン電極５６ｃと、を備えており、実施形態１に記載した検査ＴＦＴ４４（図１０を参照）とほぼ同様の構成とされる。スイッチＴＦＴ５６のゲート電極５６ａは、ゲート中継配線５７を介して選択信号線５５に接続されている。スイッチＴＦＴ５６のドレイン電極５６ｃは、ドレイン中継配線５９を介してソース配線２２０に接続されている。スイッチＴＦＴ５６のソース電極５６ｂは、ソース中継配線５８を介して端子接続配線２５１及び検査回路部２４０に接続されている。ソース中継配線５８は、ドレイン電極５６ｃの接続対象が赤色画素ＲＰＸに接続されたソース配線２２０とされるスイッチＴＦＴ５６のソース電極５６ｂと、ドレイン電極５６ｃの接続対象が緑色画素ＧＰＸに接続されたソース配線２２０とされるスイッチＴＦＴ５６のソース電極５６ｂと、ドレイン電極５６ｃの接続対象が青色画素ＢＰＸに接続されたソース配線２２０とされるスイッチＴＦＴ５６のソース電極５６ｂと、を短絡する形で配索されている。言い換えると、ソース中継配線５８は、端子接続配線２５１及び検査回路部２４０との接続位置（コンタクトホールＣＨ４）から上記した３つのスイッチＴＦＴ５６における各ソース電極５６ｂに至るまでの間で分岐されている。これにより、端子接続配線２５１から供給される画像信号や検査回路部２４０から供給される検査信号を、異なる色を呈する各画素ＲＰＸ，ＧＰＸ，ＢＰＸに対して振り分けることが可能とされている。これに伴い、端子接続配線２５１の設置本数及び検査回路部２４０における検査ＴＦＴ２４４の設置数がそれぞれ上記した実施形態１に記載したものの１／３（分母は色数と一致）にまで削減されている。なお、ゲート電極５６ａとゲート中継配線５７との接続構造、ゲート中継配線５７と走査配線５５との接続構造、及びソース電極５６ｂとソース中継配線５８との接続構造に関しては、上記した実施形態１に記載した検査回路部４０に係る各接続構造と同様である。

　選択信号線５５には、ドレイン電極５６ｃの接続対象が赤色画素ＲＰＸに接続されたソース配線２２０とされるスイッチＴＦＴ５６のゲート電極５６ａに接続されるものと、ドレイン電極５６ｃの接続対象が緑色画素ＧＰＸに接続されたソース配線２２０とされるスイッチＴＦＴ５６のゲート電極５６ａに接続されるものと、ドレイン電極５６ｃの接続対象が青色画素ＢＰＸに接続されたソース配線２２０とされるスイッチＴＦＴ５６のゲート電極５６ａに接続されるものと、の３本が含まれている。つまり、選択信号線５５の本数は、画素ＰＸが呈する色数と同数とされる。そして、赤色画素ＲＰＸを担当する選択信号線５５に選択信号が供給されると、赤色画素ＲＰＸを担当するスイッチＴＦＴ５６が駆動されることで、赤色画素ＲＰＸに接続されたソース配線２２０に対して画像信号が供給される。同様に、緑色画素ＧＰＸを担当する選択信号線５５に選択信号が供給されると、緑色画素ＧＰＸを担当するスイッチＴＦＴ５６が駆動されることで、緑色画素ＧＰＸに接続されたソース配線２２０に対して画像信号が供給される。青色画素ＢＰＸを担当する選択信号線５５に選択信号が供給されると、青色画素ＢＰＸを担当するスイッチＴＦＴ５６が駆動されることで、青色画素ＢＰＸに接続されたソース配線２２０に対して画像信号が供給される。各選択信号線５５は、パネル側制御入力端子部２３５Ｂの一部にそれぞれ接続されており、ドライバ２２１から選択信号の供給を受けるものとされる。また、各選択信号線５５には、スイッチ回路部５４に検査用の選択信号を供給するためのスイッチ回路検査配線５５ａが接続されており、そのスイッチ回路検査配線５５ａの端部が非ドライバ用外部接続端子部２３３Ｂの一部に接続されている。なお、この選択信号線５５は、図示しない第２金属膜からなる。

　以上説明したように本実施形態によれば、表示部ＡＡには、互いに異なる色を呈する複数色の赤色画素ＲＰＸ、緑色画素ＧＰＸ及び青色画素ＢＰＸが含まれるのに対し、ソース配線２２０は、複数色の着色画素である赤色画素ＲＰＸ、緑色画素ＧＰＸ及び青色画素ＢＰＸにそれぞれ接続される形で複数備えられており、複数のソース配線２２０に対してそれぞれ接続されてそれら複数のソース配線２２０に対して選択的に信号を供給するスイッチ回路部５４が、表示部ＡＡと検査回路部２４０との間に挟まれる形で備えられており、端子接続配線２５１は、スイッチ回路部５４を介してソース配線２２０に接続されている。このようにすれば、スイッチ回路部５４によって複数のソース配線２２０に対して選択的に信号を供給することで、各色の着色画素である赤色画素ＲＰＸ、緑色画素ＧＰＸ及び青色画素ＢＰＸを所定の階調でもってそれぞれ選択的に駆動することができる。このようなスイッチ回路部５４が備えられる構成では、スイッチ回路部５４の配置領域を要する分だけ額縁が広くなりがちであるものの、端子接続配線２５１の数が大幅に減ることによること及び上記したように端子接続配線２５１が検査回路部２４０と重畳する形で配されることで、端子接続配線２５１及び検査回路部２４０に係る配置効率が向上し、狭額縁に保つことができる。

　＜実施形態４＞
　本発明の実施形態４を図１５または図１６によって説明する。この実施形態４では、上記した実施形態１から共通電極３３２が分割構造とされたものを示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。

　本実施形態に係る共通電極３３２は、図１５及び図１６に示すように、複数の分割共通電極６０からなる。分割共通電極６０は、アレイ基板３１１ｂの面内においてＸ軸方向及びＹ軸方向について複数の画素ＰＸに跨る範囲にわたって配されている。分割共通電極６０は、Ｘ軸方向及びＹ軸方向に沿って複数ずつマトリクス状に並んで配されている。このように共通電極３３２を分割構造とすることで、各分割共通電極６０に対して同じ電位（共通電位）を供給することが可能であるとともに、各分割共通電極６０の電位（静電容量）を個別に検出することも可能となっている。従って、例えば液晶パネルにタッチパネルパターンを内蔵させ、各分割共通電極６０をタッチパネルパターンの一部として利用することが可能とされる。分割共通電極６０には、分割共通電極接続配線（共通電極用画素接続配線）６１が個別に接続されている。つまり、表示部ＡＡに備えられる各画素ＰＸには、分割共通電極接続配線６１と、ソース配線（画素電極用画素接続配線）３２０と、がそれぞれ接続されていることになる。分割共通電極接続配線６１は、ソース配線３２０と同じ第２金属膜（図示せず）若しくは第３金属膜からなる。なお、図１６では、分割共通電極６０の形成範囲を一点鎖線によって囲って示している。

　さらには、本実施形態に係るアレイ基板３１１ｂの非表示部ＮＡＡには、図１６に示すように、スイッチ回路部３５４と検査回路部３４０との間に挟み込まれる形で、分割共通電極６０を検査するための第２の検査回路部６２が設けられている。第２の検査回路部６２は、Ｘ軸方向に沿って延在する横長の方形状の範囲に形成されている。第２の検査回路部６２は、表示部ＡＡに配された分割共通電極接続配線６１に接続されることで、表示部ＡＡの画素ＰＸを構成する分割共通電極６０の検査を行うことが可能とされる。第２の検査回路部６２は、Ｘ軸方向に沿って延在して検査信号が伝送される第２の検査配線６３と、第２の検査配線６３と第２の検査回路部６２とに接続されて検査信号の供給を制御する第２の検査ＴＦＴ６４と、第２の検査配線６３における第２の検査ＴＦＴ６４側とは反対側の端部に接続される第２の検査端子部６５と、を少なくとも有している。第２の検査回路部６２において、第２の検査配線６３が相対的にパネル側入力端子部３３５側に、第２の検査ＴＦＴ６４が相対的に表示部ＡＡ側に、それぞれ配されている。なお、本実施形態に係る第２の検査回路部６２を構成する第２の検査配線６３は第２金属膜からなり、第２の検査端子部６５は、図示しない第１金属膜の単層若しくは第１金属膜及び透明電極材料（第１透明電極膜または第２透明電極膜）の積層からなる。

　第２の検査ＴＦＴ６４は、図１６に示すように、Ｘ軸方向に沿って直線的に多数が並んで配されており、その設置数が分割共通電極６０の設置数と同じとされている。つまり、第２の検査ＴＦＴ６４は、分割共通電極６０に対して個別に検査信号を供給するものとされる。第２の検査ＴＦＴ６４は、上記した実施形態１に記載された検査ＴＦＴ４４と同様の構成であり、そのゲート電極６４ａ及びソース配線６４ｂが第２の検査配線６３に、ドレイン電極６４ｃが分割共通電極接続配線６１に、それぞれ接続されている。第２の検査配線６３及び分割共通電極接続配線６１に対する第２の検査ＴＦＴ６４に係る接続構造は、上記した実施形態１に記載された検査配線４３及びソース配線２０に対する検査ＴＦＴ４４に係る接続構造（図１１及び図１２を参照）と同様であるから、詳しい説明は割愛する。第２の検査回路部６２に備えられる第２の検査配線６３には、Ｙ軸方向について端（図１６に示す手前）から奇数番目の分割共通電極６０に接続された分割共通電極接続配線６１に対してソース電極６４ｂが接続された第２の検査ＴＦＴ６４のゲート電極６４ａに接続されるもの（第２のソース側検査配線６３ａ）と、端から偶数番目の分割共通電極６０に接続された分割共通電極接続配線６１に対してソース電極６４ｂが接続された第２の検査ＴＦＴ６４のゲート電極６４ａに接続される（第２のゲート側検査配線６３ｂ）ものと、が含まれている。従って、例えば、上記した接続対象がソース電極６４ｂとされる２本の第２のソース側検査配線６３ａに対して交互に検査信号を供給すれば、Ｙ軸方向について端から奇数番目の分割共通電極６０と、偶数番目の分割共通電極６０と、が検査信号に基づいて交互に駆動されるので、第２の検査回路部６２によってＹ軸方向について端から奇数番目の分割共通電極６０と、偶数番目の分割共通電極６０と、の間に短絡などが生じていないか、を検査することができる。

　その上で、本実施形態に係るアレイ基板３１１ｂの非表示部ＮＡＡには、図１６に示すように、分割共通電極接続配線６１とパネル側入力端子部３３５とを接続する共通電極用端子接続配線（端子接続配線）６６が設けられている。この共通電極用端子接続配線６６によってドライバ３２１からパネル側入力端子部３３５に入力された信号が分割共通電極接続配線６１へと伝送され、伝送された信号が分割共通電極６０に供給されるようになっている。なお、図１６では、共通電極用端子接続配線６６を破線により図示している。パネル側入力端子部３３５のうち、共通電極用端子接続配線６６の一端側に接続されたものが分割共通電極端子部（端子部）６７とされる。そして、この共通電極用端子接続配線６６は、検査回路部３４０に加えて第２の検査回路部６２に対して上記した実施形態１に記載されたものと同じ絶縁膜（図示せず）を介して重畳する形で配されている。具体的には、共通電極用端子接続配線６６は、上記した実施形態１に記載したものと同じ第３金属膜（図示せず）からなり、図示しない第１金属膜（検査配線３４３及び第２の検査配線６３など）に対しては、上記した実施形態１に記載したものと同じ絶縁膜によって絶縁状態に保たれている（図１１を参照）。加えて共通電極用端子接続配線６６は、少なくともその一部は端子接続配線３４６に対して絶縁膜を介して重畳する形で配されている。従って、仮に共通電極用端子接続配線が検査回路部３４０及び第２の検査回路部６２に対して非重畳となってＹ軸方向について隣り合う形で並ぶ配置や端子接続配線３４６と共通電極用端子接続配線６６が排他的に引き回されている配置に比べると、共通電極用端子接続配線６６、検査回路部３４０及び第２の検査回路部６２の配置に要するＹ軸方向についての領域が狭くなる。これにより、アレイ基板３１１ｂの狭額縁化を図ることができ、特に高精細化を図る上で好適となる。しかも、共通電極用端子接続配線６６、検査回路部３４０及び第２の検査回路部６２に係る配置自由度も十分に高いものとなる。また、検査回路部３４０及び第２の検査回路部６２は、パネル側入力端子部３３５に信号が入力される際には使用されることがないので、共通電極用端子接続配線６６に対して絶縁膜を介して重畳する位置関係となっても、共通電極用端子接続配線６６に伝送される信号がノイズの影響を受け難い。

　ところで、分割共通電極端子部６７は、図１６に示すように、分割共通電極接続配線６１に対してＸ軸方向（分割共通電極接続配線６１の延在方向と直交する方向）についてずれた配置とされている。これに対し、共通電極用端子接続配線６６は、Ｙ軸方向（分割共通電極接続配線６１の延在方向）に対して斜め方向に沿って延在する斜め延在部６６ａを有している。共通電極用端子接続配線６６には、斜め延在部６６ａが第２の検査回路部６２と検査回路部３４０とのいずれか一方または両方と重畳するものが含まれている。詳しくは、共通電極用端子接続配線６６における斜め延在部６６ａは、分割共通電極接続配線６１との接続位置から分割共通電極端子部６７側に向けて所定長さにわたって配されるとともに、第２の検査回路部６２や検査回路部３４０と重畳する配置となっている。このような構成によれば、第２の検査回路部６２や検査回路部３４０の配置領域を利用して共通電極用端子接続配線６６の斜め延在部６６ａを配置することができるので、共通電極用端子接続配線６６の配線を角度のきついより絞った扇状の配線とすることができる。これにより、狭額縁を実現することができる。なお、検査ＴＦＴ３４４のドレイン電極３４４ｃに接続されたドレイン中継配線３４６は、一端側がスイッチ回路部３５４におけるソース中継配線３５８に、他端側がパネル側画像入力端子部３３５Ａに、それぞれ接続されている。

　以上説明したように本実施形態によれば、表示部ＡＡは、マトリクス状に並ぶ複数の画素ＰＸにより構成され、画素ＰＸは、供給される信号に基づいた電位が印加される画素電極３１８と、共通電位が印加される共通電極３３２と、を少なくとも有しており、共通電極３３２は、複数の画素電極３１８に跨る範囲にわたって配されていてマトリクス状に並ぶ複数の分割共通電極６０から構成されており、画素接続配線には、複数の画素電極３１８に接続される複数のソース配線３２０と、複数の分割共通電極６０のそれぞれに接続される複数の分割共通電極接続配線６１と、が含まれており、端子接続配線には、ソース配線３２０に接続されるものと、分割共通電極接続配線６１に接続されるもの（共通電極用端子接続配線６６）と、の少なくともいずれか一方が含まれている。このようにすれば、画素電極３１８には、ソース配線３２０によって供給される信号に基づいた電位が印加されるのに対し、共通電極３３２を構成する分割共通電極６０には、分割共通電極接続配線６１によって供給される共通電位が印加される。各画素ＰＸでは、画素電極３１８と共通電極３３２との間に生じる電位差に基づいた階調の表示が行われる。端子接続配線に分割共通電極接続配線６１に接続されるものである共通電極用端子接続配線６６が含まれる場合は、パネル側画像入力端子部３３５Ａに供給される共通電位が検査回路部３４０と重畳する配置の端子接続配線である共通電極用端子接続配線６６を介して分割共通電極接続配線６１に伝送される。

　また、端子接続配線には、分割共通電極接続配線６１に接続されるものである共通電極用端子接続配線６６が選択的に含まれ、検査回路部３４０は、ソース配線３２０に接続されてソース配線３２０を検査するものとされており、ソ共通電極用端子接続配線６６を検査する第２の検査回路部６２が、検査回路部３４０と表示部ＡＡとの間に挟まれる形で備えられており、分割共通電極接続配線６１に接続される共通電極用端子接続配線６６は、検査回路部３４０に加えて第２の検査回路部６２に対しても絶縁膜を介して重畳する形で配されている。このようにすれば、第２の検査回路部６２によって隣り合う分割共通電極６０の間に短絡などが生じていないかを検査することができ、また検査回路部３４０によって隣り合う画素電極３１８の間に短絡などが生じていないかを検査することができる。このように第２の検査回路部６２が備えられる構成では、第２の検査回路部６２の配置領域を要する分だけ額縁が広くなりがちであるものの、上記したように端子接続配線である共通電極用端子接続配線６６が検査回路部３４０及び第２の検査回路部６２と重畳する形で配されることで、端子接続配線である共通電極用端子接続配線６６、検査回路部３４０及び第２の検査回路部６２に係る配置効率が向上し、狭額縁に保つことができる。

　＜他の実施形態＞
　本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
　（１）上記した各実施形態では、検査ＴＦＴに対して重畳する端子接続配線が含まれる構成を図示したが、端子接続配線が検査ＴＦＴに対して非重畳となるような配置を採ることも可能である。その場合は、端子接続配線とソース配線とを接続するコンタクトホールの平面配置を調整するとともに、検査ＴＦＴのドレイン電極とソース配線とに接続されるドレイン中継配線の長さなどを調整すればよい。

　（２）上記した各実施形態では、各金属膜が単層構造とされる場合を例示したが、各金属膜が合金構造や積層構造となっていてもよい。

　（３）上記した各実施形態以外にも、各金属膜や各絶縁膜に用いる具体的な材料は適宜に変更可能である。

　（４）上記した実施形態４の変形例として、スイッチ回路部を省略することも可能であり、その場合は検査回路部をソース配線に対して直接接続すればよい。また、スイッチ回路部に加えて検査回路部を省略することも可能である。

　（５）上記した実施形態１～３では、動作モードがＦＦＳモードとされた液晶パネルについて例示したが、それ以外にもＩＰＳ（In-Plane Switching：水平配向）モードやＶＡ（Vertical Alignment：垂直配向）モードなどの他の動作モードとされた液晶パネルについても本発明は適用可能である。

　（６）上記した各実施形態では、ドライバがアレイ基板に直接実装されるＣＯＧ実装タイプの液晶パネルを例示したが、ドライバがフレキシブル基板に実装されてそのフレキシブル基板がアレイ基板に実装されるＣＯＦ（Chip On Film）実装タイプの液晶パネルにも本発明は適用可能である。

　（７）上記した各実施形態では、ゲート回路部がアレイ基板における一方の長辺側の端部に配されるものを示したが、ゲート回路部がアレイ基板における他方の長辺側の端部に配されるようにしてもよい。それ以外にも、ゲート回路部がアレイ基板における一対の長辺側の端部に一対配される構成のものにも本発明は適用可能である。その場合、列方向に沿って並ぶゲート配線が一方のゲート回路部と他方のゲート回路部とに交互に接続されるようにしてもよいし、１本のゲート配線を双方の端部から駆動させる構成としてもよい。

　（８）上記した各実施形態以外にも、各端子部の具体的な配置、各配線の具体的な配索経路、各端子部及び各配線の具体的な設置数などについては適宜に変更可能である。

　（９）上記した各実施形態では、液晶パネルの画素が赤色、緑色及び青色の３色構成とされたものを例示したが、赤色、緑色及び青色に、黄色などを加えて４色構成とした画素を備えた液晶パネルにも本発明は適用可能である。

　（１０）上記した各実施形態では、ＴＦＴ及び各回路部が半導体膜としてＣＧシリコン薄膜を有する構成のものを示したが、それ以外にも、例えば、アモルファスシリコンまたは酸化物半導体などからなる半導体膜を用いることも可能である。

　（１１）上記した各実施形態では、縦長な方形状をなす液晶パネルを例示したが、横長な方形状をなす液晶パネルや正方形状をなす液晶パネルにも本発明は適用可能である。それ以外にも、円形状や楕円形状をなす液晶パネルにも本発明は適用可能である。

　（１２）上記した各実施形態に記載した液晶パネルに対して、タッチパネルや視差バリアパネル（スイッチ液晶パネル）などの機能性パネルを積層する形で取り付けるようにしたものも本発明に含まれる。

　（１３）上記した各実施形態では、液晶表示装置が備えるバックライト装置としてエッジライト型のものを例示したが、直下型のバックライト装置を用いるようにしたものも本発明に含まれる。

　（１４）上記した各実施形態では、外部光源であるバックライト装置を備えた透過型の液晶表示装置を例示したが、本発明は、外光を利用して表示を行う反射型液晶表示装置にも適用可能であり、その場合はバックライト装置を省略することができる。また、半透過型の液晶表示装置にも本発明は適用可能である。

　（１５）上記した各実施形態では、液晶表示装置のスイッチング素子としてＴＦＴを用いたが、ＴＦＴ以外のスイッチング素子（例えば薄膜ダイオード（ＴＦＤ））を用いた液晶表示装置にも適用可能であり、またカラー表示する液晶表示装置以外にも、白黒表示する液晶表示装置にも適用可能である。

　（１６）上記した各実施形態では、表示パネルとして液晶パネルを用いた液晶表示装置を例示したが、他の種類の表示パネル（ＰＤＰ（プラズマディスプレイパネル）、有機ＥＬパネル、ＥＰＤ（電気泳動ディスプレイパネル）、ＭＥＭＳ（Micro Electro Mechanical Systems）表示パネルなど）を用いた表示装置にも本発明は適用可能である。

　１１...液晶パネル（表示パネル）、１１ａ...ＣＦ基板（対向基板）、１１ｂ，２１１ｂ，３１１ｂ...アレイ基板（アクティブマトリクス基板）、１７...画素ＴＦＴ（画素）、１８，３１８...画素電極（画素）、２０，１２０，２２０，３２０...ソース配線（画素接続配線、画素電極用画素接続配線）、３２，３３２...共通電極（画素）、３５，３３５...パネル側入力端子部（端子部）、３５Ａ，３３５Ａ...パネル側画像入力端子部（端子部）、４０，１４０，２４０，３４０...検査回路部、４３，１４３...検査配線、４４，１４４，２４４，３４４...検査ＴＦＴ（検査スイッチング素子）、５１，２５１...端子接続配線、５１ａ...斜め延在部、５２...絶縁膜、５４，３５４...スイッチ回路部、６０...分割共通電極、６１...分割共通電極接続配線、６２...第２の検査回路部、６６...共通電極用端子接続配線（端子接続配線）、６６ａ...斜め延在部、６７...分割共通電極端子部（端子部）、ＡＡ...表示部（画素部）、ＢＰＸ...青色画素（着色画素）、ＧＰＸ...緑色画素（着色画素）、ＰＸ...画素、ＲＰＸ...赤色画素（着色画素）

Claims

　画素部と、
　前記画素部に接続される画素接続配線と、
　前記画素接続配線に接続されて前記画素部を検査可能な検査回路部と、
　前記画素部との間に前記検査回路部を挟む形で配されて前記画素接続配線に供給するための信号が入力される端子部と、
　前記画素接続配線を前記端子部に接続する端子接続配線であって、前記検査回路部に対して少なくとも一部が重畳する形で配される端子接続配線と、
　少なくとも前記検査回路部と前記端子接続配線との重畳部位間に介在する絶縁膜と、を備えるアクティブマトリクス基板。
　前記端子部は、前記画素接続配線に対して前記画素接続配線の延在方向と直交する方向にずれた配置とされており、
　前記端子接続配線は、前記画素接続配線の延在方向に対して斜め方向に沿って延在する斜め延在部を有していて前記斜め延在部が前記検査回路部と重畳する形で配されている請求項１記載のアクティブマトリクス基板。
　前記画素部は、マトリクス状に並ぶ複数の画素により構成されるのに対し、前記画素接続配線は、複数の前記画素にそれぞれ接続される形で複数備えられ、
　前記検査回路部は、前記画素接続配線の延在方向と交差する方向に沿って延在して検査信号が伝送される検査配線と、前記検査配線と前記画素接続配線とに接続されて前記検査信号の供給を制御する検査スイッチング素子と、を少なくとも有しており、
　前記検査配線には、複数の前記画素のうち、前記検査配線の延在方向について端から奇数番目の前記画素に接続された前記画素接続配線に接続されるものと、前記端から偶数番目の前記画素に接続された前記画素接続配線に接続されるものと、が含まれている請求項１または請求項２記載のアクティブマトリクス基板。
　前記画素部には、互いに異なる色を呈する複数色の着色画素が含まれるのに対し、前記画素接続配線は、複数色の前記着色画素にそれぞれ接続される形で複数備えられ、
　前記検査回路部は、検査信号が伝送される検査配線と、前記検査配線と前記画素接続配線とに接続されて前記検査信号の供給を制御する検査スイッチング素子と、を少なくとも有しており、
　前記検査配線は、複数の前記画素接続配線にそれぞれ接続される形で前記着色画素の色数と同数備えられている請求項１記載のアクティブマトリクス基板。
　前記画素部には、互いに異なる色を呈する複数色の着色画素が含まれるのに対し、前記画素接続配線は、複数色の前記着色画素にそれぞれ接続される形で複数備えられており、
　複数の前記画素接続配線に対してそれぞれ接続されてそれら複数の前記画素接続配線に対して選択的に信号を供給するスイッチ回路部が、前記画素部と前記検査回路部との間に挟まれる形で備えられており、
　前記端子接続配線は、前記スイッチ回路部を介して前記画素接続配線に接続されている請求項１から請求項４のいずれか１項に記載のアクティブマトリクス基板。
　前記画素部は、マトリクス状に並ぶ複数の画素により構成され、
　前記画素は、供給される信号に基づいた電位が印加される画素電極と、共通電位が印加される共通電極と、を少なくとも有しており、
　前記共通電極は、複数の前記画素電極に跨る範囲にわたって配されていてマトリクス状に並ぶ複数の分割共通電極から構成されており、
　前記画素接続配線には、複数の前記画素電極に接続される複数の画素電極用画素接続配線と、複数の前記分割共通電極のそれぞれに接続される複数の共通電極用画素接続配線と、が含まれており、
　前記端子接続配線には、前記画素電極用画素接続配線に接続されるものと、前記共通電極用画素接続配線に接続されるものと、の少なくともいずれか一方が含まれている請求項１から請求項５のいずれか１項に記載のアクティブマトリクス基板。
　前記端子接続配線には、前記共通電極用画素接続配線に接続されるものが選択的に含まれ、
　前記検査回路部は、前記画素電極用画素接続配線に接続されて前記画素電極用画素接続配線を検査するものとされており、
　前記共通電極用画素接続配線を検査する第２の検査回路部が、前記検査回路部と前記画素部との間に挟まれる形で備えられており、
　前記共通電極用画素接続配線に接続される前記端子接続配線は、前記検査回路部に加えて前記第２の検査回路部に対しても前記絶縁膜を介して重畳する形で配されている請求項６記載のアクティブマトリクス基板。
　請求項１から請求項７のいずれか１項に記載のアクティブマトリクス基板と、前記アクティブマトリクス基板に対して貼り合わせられる対向基板と、を備える表示パネル。