JP2009020199A - 表示パネル及びその製造方法 - Google Patents

Abstract

【課題】端子を有する金属薄膜の腐食等を抑制することができる表示パネル及びその製造方法を提供すること。
【解決手段】本発明にかかる表示パネルは、ＴＦＴアレイ基板３０上に形成され、第１端子５を有する共通配線４と、共通配線４上に形成される第１透明導電性膜６と、第１透明導電性膜６上に形成され、表示領域５４の外側でシール材５０の内側に第１端子部コンタクトホール１７を有する層間絶縁膜１５と、層間絶縁膜１５上に形成され、第１端子部コンタクトホール１７では第１透明導電性膜６を介して共通配線４と電気的に接続される端子パッド２０とを有するものである。
【選択図】図３

Description

本発明は、表示パネル及びその製造方法に関し、例えばコンタクトホールを有する表示パネル及びその製造方法に関する。

表示パネルには、単純マトリクス型のパネルと薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）をスイッチング素子として用いるアクティブマトリクス型のパネルとがある。最近では、表示品位の点でＴＦＴを用いたアクティブマトリクス型の表示装置が広く実用化されている。このような表示パネルとしては、例えば液晶表示パネルやＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示パネルがある。液晶表示パネルは、液晶を用いた電気光学素子であり、ディスプレイへの応用が盛んになされている。この液晶表示パネルは、薄型で低消費電力であるという特徴を持つことから、パーソナルコンピューター等のＯＡ機器や、携帯電話、電子手帳等の携帯情報機器、あるいは液晶モニターを備えたカーナビゲーションシステム、カメラ一体型ＶＴＲ、ＴＶ用として広く用いられるようになっている。また、近年では、自発光により高い視認性、高速応答、高視野角、薄型、軽量といった特徴を持つＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示パネルも用いられるようになっている。

液晶表示装置に搭載される液晶表示パネルは、従来のブラウン管やＥＬ（エレクトロルミネッセンス）素子を用いた表示とは異なり、自らは発光しない。このため、液晶表示パネルの背面または側方に、バックライトと呼ばれる蛍光管等からなる照明装置が設置された透過型液晶表示パネルが多く用いられている。透過型液晶表示パネルでは、バックライトから光を照射し、その光の透過量を制御して、画像表示を行う。このような透過型液晶表示パネルは、暗所では視認性が高いが、明所では視認性が低くなってしまう。

このため、戸外で常時携帯して使用する機会の多い携帯情報端末機器等では、光源としてバックライトを用いずに、周囲光を利用する反射型液晶表示パネルが用いられるようになっている。反射型液晶表示パネルは、基板の画素電極部に透明膜ではなく、反射膜を用いている。そして、周囲光を反射膜表面で反射させることにより、表示を行う。このように、反射型液晶表示パネルでは、バックライトが不要であるため、消費電力を少なくすることができるという長所がある。しかしながら、周囲光が暗い場合には、視認性が極端に低下するという欠点を併せ持つ。

これらの問題点を解消するために、バックライト光の一部を透過させると共に周囲光の一部を反射させる半透過型液晶表示パネルが用いられている（特許文献１、第１図〜第４図）。半透過型液晶表示パネルは、画素電極部に透過膜が用いられた透過部と、画素電極部に反射膜が用いられた反射部を備える。これにより、透過型表示と反射型表示の両方を１つの液晶表示パネルで実現することができる。

以上のように、従来、液晶表示パネルには大きく分けて透過型、反射型、及び半透過型の３種類がある。ここで、これらの代表的な液晶表示パネルの構成を図８〜図１３に示す。まず、図８及び図９を用いて、透過型液晶表示パネルの構成を説明する。図８は、透過型液晶表示パネルのＴＦＴと画素電極部の構成を示す平面図である。図９は、透過型液晶表示パネルのＴＦＴと画素電極部の構成を示す断面図である。なお、図９においては、ゲート端子部及びソース端子部の断面構成も併せて示す。これらは、駆動回路からの走査信号や映像信号（表示信号）を液晶表示パネルに送るために、駆動回路との接続部となる。

透過型液晶表示パネルは、画素毎にＴＦＴ１００を有する。また、画素電極として透過電極１０１を用い、画素の略全面に透過電極１０１が形成されている。一般的に、透過電極１０１として、酸化インジウムや酸化スズなどからなるＩＴＯのような透明導電性膜が用いられる。そして、駆動回路との接続部となるゲート端子１０２及びソース端子１０３の上には、ゲート端子パッド１０４、ソース端子パッド１０５がそれぞれ形成される。また、ＴＦＴ１００と透過電極１０１、ゲート端子１０２とゲート端子パッド１０４、及びソース端子１０３とソース端子パッド１０５は、コンタクトホール１０６を介してそれぞれ接続される。

次に、図１０及び図１１を用いて、半透過型液晶表示パネルの構成を説明する。図１０は、半透過型液晶表示パネルのＴＦＴと画素電極部の構成を示す平面図である。図１１は、半透過型液晶表示パネルのＴＦＴと画素電極部の構成を示す断面図である。なお、図１１においては、ゲート端子部及びソース端子部の断面構成も併せて示す。

透過型液晶表示パネルと同様、半透過型液晶表示パネルは、ＴＦＴ１００、透過電極１０１、ゲート端子１０２、ソース端子１０３、ゲート端子パッド１０４、及びソース端子パッド１０５を有する。これらは、透過型液晶表示パネルと同様、コンタクトホール１０６を介してそれぞれ接続される。また、半透過型液晶表示パネルは、ＴＦＴ１００側において画素の略半分の領域に反射電極１０７が形成される。このように、画素電極として、透過電極１０１及び反射電極１０７が用いられる。反射電極１０７としては、Ａｇ又はＡｌを用いることが多い。

次に、図１２及び図１３を用いて、反射型液晶表示パネルの構成を説明する。図１２は、反射型液晶表示パネルのＴＦＴと画素電極部の構成を示す平面図である。図１３は、反射型液晶表示パネルのＴＦＴと画素電極部の構成を示す断面図である。なお、図１３においては、ゲート端子部及びソース端子部の断面構成も併せて示す。

透過型液晶表示パネルと同様、反射型液晶表示パネルは、ＴＦＴ１００、ゲート端子１０２、ソース端子１０３、ゲート端子パッド１０４、及びソース端子パッド１０５を有する。また、画素電極として反射電極１０７を用い、画素の略全面に反射電極１０７が形成されている。反射電極１０７としては、Ａｇ又はＡｌを用いることが多い。これらは、透過型液晶表示パネルと同様、コンタクトホール１０６を介してそれぞれ接続される。

いずれの液晶表示パネルでも、駆動回路との接続部となるゲート端子１０２、ソース端子１０３の上に形成されたゲート端子パッド１０４、ソース端子パッド１０５として、一般的にＩＴＯのような透明導電性膜が用いられる。これは、後工程や動作環境等による接続部の酸化による高抵抗を防止するためである。また、透過型あるいは半透過型液晶表示パネルには、ＩＴＯ等からなる透過電極１０１が形成される。このようにパッド１０４、１０５や透過電極１０１として用いられる酸化インジウムや酸化スズ系のＩＴＯ膜は、ガバレッジ特性が悪い（特許文献１参照）。このため、図９、図１１、及び図１３に示すように、透過電極１０１とＴＦＴとの接続部となるコンタクトホール１０６、あるいは端子とパッドとの接続部となるコンタクトホール１０６では、その段差によりＩＴＯ膜のカバレッジ不良箇所１０８が発生する。すなわち、透過電極１０１やパッド１０４、１０５の断線が生じやすい。これにより、液晶表示パネルの表示不良や表示ムラが生じる。

また、近年では、液晶表示パネルの狭額縁化のため、液晶表示パネル周辺部へ駆動回路の組み込みがなされている。その結果、液晶表示パネル周辺部、具体的には液晶表示パネルの周縁を囲むように形成されるシール材近傍にコンタクトホールが配置される。シール材近傍のコンタクトホールも上記と同様、金属等により形成された配線、電極、又は端子の上層にＩＴＯ膜が形成される。このような場合、ＩＴＯ膜はガバレッジ特性が悪いため、ＩＴＯの下層に形成された配線、電極、又は端子は、シール材から侵入した水分あるいは不純物による影響を受けてしまう。この結果、配線、電極、又は端子が腐食や電食されてしまう。

特に、本発明者らが検討を行った結果、ＩＴＯ膜のガバレッジ特性不良は、ＩＴＯ膜を非晶質で形成し、その後に結晶化させるようなプロセスを用いる場合には非常に高い頻度で発生することが分かった。一般的に、ＩＴＯ膜のパターン加工は、薬液によるウェットエッチングがよく用いられる。結晶質のＩＴＯ膜の場合、ウェットエッチングに用いる薬液として塩酸＋硝酸系の水溶液からなる強酸を用いる必要がある。このような場合、ゲート信号線、ソース信号線や、反射電極としてＡｌ、Ａｇ、あるいはＭｏのような金属薄膜が共存すると、ＩＴＯ膜のウェットエッチング時に、これらの金属薄膜を腐食断線させてしまうという恐れがあった。

一方、非晶質状態のＩＴＯ膜の場合、シュウ酸系水溶液のような弱酸でウェットエッチングすることが可能である。このため、Ａｌ、Ａｇ、あるいはＭｏのような金属薄膜が共存しても、これらの金属薄膜を腐食断線させることがない。従って、まずＩＴＯ膜を非晶質状態で成膜し、シュウ酸エッチング液を用いてパターン加工を行った後、例えば加熱手段等を用いて結晶化させ、最終的には化学的に安定化させるというプロセスを用いることが好ましい。

しかしながら、ＩＴＯ膜が非晶質状態から結晶化状態へ相変化するときに、原子の無秩序配列構造から規則配列への変化にともなう体積の収縮（結晶原子間距離が小さくなる）が起こる。このため、ＩＴＯ膜には、基板からの引っ張り応力が加わるために、特にコンタクトホールのような段差部においてＩＴＯ膜の段切れ断線が発生しやすくなる。表１に本発明者らが測定したＳｉ基板上におけるＩＴＯ膜の膜応力を測定した結果を示す。成膜直後の非晶質状態のＩＴＯ膜の応力は、−２００ＭＰａ、すなわち２００ＭＰａの圧縮応力である。これに対して、このＩＴＯ膜を３００℃で加熱して結晶化させた後の膜応力は、＋２００ＭＰａ、すなわち２００ＭＰａの引っ張り応力へと変化しており、結晶化にともないＩＴＯ膜には引っ張り応力が加わることになることが分かる。一方、結晶化したＩＴＯ膜の膜応力は熱処理を行っても結晶相の変化が生じなくなるので膜応力は変化しない。以上のように、コンタクトホールを非晶質ＩＴＯ膜で覆うとエッチングの点では良いのだが、被覆性が良くない。このため、水分や不純物の侵入による金属配線の腐食を引き起こすことがあった。このような問題に対して、例えば下地の配線を２層とする構造が考えられる（例えば特許文献２、３参照）。

特開平１１−２８１９９２号公報 特開平１０−１０５７６号公報 特開２００４−２０５５５０号公報

しかし、ただ単に金属材料を積層しただけでは、下地の配線の腐食を防止することはできない。さらに、配向膜に覆われておらず、水分や不純物の浸入が生じやすい領域、例えばシール材近傍において配置される素子（駆動回路検査回路等）におけるコンタクトホールに関する既述の問題について開示した文献はみられない。

本発明は、上述の問題点を解決するためになされたものであり、端子を有する金属薄膜の腐食等を抑制することができる表示パネル及びその製造方法を提供することを目的とする。

本発明にかかる表示パネルは、第１基板と第２基板とがシール材を介して貼り合せられた表示パネルであって、前記第１基板上に形成され、端子を有する第１金属薄膜と、前記第１金属薄膜上に形成される保護用透明導電性膜と、前記保護用透明導電性膜上に形成され、表示領域の外側で前記シール材の内側にコンタクトホールを有する絶縁膜と、前記絶縁膜上に形成され、前記コンタクトホールでは前記保護用透明導電性膜を介して前記第１金属薄膜と電気的に接続される透明導電性膜とを有するものである。

また、本発明にかかる表示パネルの製造方法は、第１基板と第２基板とがシール材を介して貼り合せられた表示パネルの製造方法であって、前記第１基板上に、端子を有する金属薄膜を形成する工程と、前記金属薄膜上に保護用透明導電性膜を形成する工程と、前記保護用透明導電性膜上に、表示領域の外側で前記シール材の内側においてコンタクトホールを有する絶縁膜を形成する工程と、前記コンタクトホールでは、前記保護用透明導電性膜を介して前記金属薄膜と電気的に接続される透明導電性膜を前記絶縁膜上に形成する工程とを有するものである。

本発明によれば、端子を有する金属薄膜の腐食等を抑制することができる表示パネル及びその製造方法を提供することができる。

実施の形態．
図１、２を用いて、表示パネルの一例である液晶表示パネルについて説明する。図１は、液晶表示パネルの構成を示す平面図である。図２は、図１のＡ部分の拡大図である。なお、図２においては、ＴＦＴアレイ基板の構成を示す。

液晶表示パネルは、第１基板としてのＴＦＴアレイ基板３０と、ＴＦＴアレイ基板３０に対向して配置される第２基板としての対向基板３１とを有する。また、液晶表示パネルは、これらの基板３０、３１の外周縁にて、シール材５０を用いて貼り合わせ、その間に液晶層を形成して封止したものである。シール材５０の内側には、複数の画素からなる表示領域５４が形成される。ＴＦＴアレイ基板３０は、後述するＴＦＴ９０、画素電極１９、共通配線コンタクト部５５、点灯検査回路、駆動回路５１、５２等を有する。対向基板３１は、カラーフィルタ層、及び対向電極を有している。カラーフィルタ層は、例えばブラックマトリクス（ＢＭ）と、赤（Ｒ）緑（Ｇ）青（Ｂ）の着色層とを有する。カラーフィルタ層によって、各画素は、赤表示、緑表示、又は青表示を行うことができる。また、表示領域５４において、両基板３０、３１の液晶層側の面には、配向膜３２が形成される。

図１に示すように、シール材５０は、表示領域５４を囲むように、枠状に形成される。そして、シール材５０の外側には、複数の走査信号駆動回路５１、複数の表示信号駆動回路５２が接続される。複数の走査信号駆動回路５１は、液晶表示パネルの一辺に沿って設けられる。同様に、複数の表示信号駆動回路５２は、液晶表示パネルの他の一辺に沿って設けられる。また、走査信号駆動回路５１が設けられた一辺と、表示信号駆動回路５２が設けられた他の一辺とは直交する。そして、その角部に点灯検査端子部５３が形成される。点灯検査端子部５３には、外部から選択信号、検査信号等の各種信号が供給される。

そして、シール材５０と表示領域５４との間には、共通配線コンタクト部５５、ゲート側点灯検査回路部５６、ソース側点灯検査回路部５７が設けられる。これらは、例えば配向膜３２の外側に形成される。共通配線コンタクト部５５は、後述する共通配線４に接続され、表示領域５４に共通信号を供給する。ゲート側点灯検査回路部５６は、後述するゲート信号線３に接続され、点灯検査時に、表示領域５４に選択信号を供給する。ソース側点灯検査回路部５７は、後述するソース信号線１１に接続され、点灯検査時に、表示領域５４に検査信号を供給する。共通配線コンタクト部５５は、表示領域５４の両側に形成される。ゲート側点灯検査回路部５６は、共通配線コンタクト部５５とシール材５０との間に形成される。ゲート側点灯検査回路部５６と走査信号駆動回路５１との間に、表示領域５４が形成される。また、ソース側点灯検査回路部５７と表示信号駆動回路５２との間に表示領域５４が形成される。

図２に示すように、表示領域５４には、複数のゲート信号線（走査信号配線）３、複数の共通配線４、及び複数のソース信号線（表示信号配線）１１が形成されている。複数のゲート信号線３及び複数の共通配線４は平行に設けられている。ゲート信号線３と共通配線４とは、交互に設けられている。複数のソース信号線１１は平行に設けられている。ゲート信号線３及び共通配線４と、ソース信号線１１とは、互いに交差するように形成されている。ゲート信号線３及び共通配線４と、ソース信号線１１とは直交している。また、ゲート信号線３は、ゲート側点灯検査回路部５６近傍から走査信号駆動回路５１まで延設されている。ソース信号線１１は、ソース側点灯検査回路部５７から表示信号駆動回路５２まで延設されている。これにより、駆動回路５１、５２、又は点灯検査回路部５６、５７からの各種信号がそれぞれの信号線に供給される。また、共通配線４は、共通配線コンタクト部５５から対向する共通配線コンタクト部５５まで延設されている。そして、隣接するゲート信号線３及び共通配線４と、隣接するソース信号線１１とで囲まれた領域が画素５８となる。従って、液晶表示パネルでは、画素５８がマトリクス状に配列される。なお、共通配線コンタクト部５５及び画素５８の構成については、後述する。

駆動回路５１、５２には、外部からの各種信号が供給される。走査信号駆動回路５１は外部からの制御信号に基づいて、ゲート信号（走査信号）をゲート信号線３に供給する。このゲート信号によって、ゲート信号線３が順次選択されていく。表示信号駆動回路５２は外部からの制御信号や、表示データに基づいて表示信号（表示電圧）をソース信号線１１に供給する。これにより、表示データに応じた表示電圧を各画素５８に供給することができる。なお、走査信号駆動回路５１と表示信号駆動回路５２は、液晶表示パネル上に配置される構成に限られるものではない。例えば、ＴＣＰ（Tape Carrier Package）により駆動回路を接続してもよい。

画素５８内には、少なくとも１つのＴＦＴ９０が形成されている。ＴＦＴ９０はソース信号線１１とゲート信号線３の交差点近傍に配置される。例えば、このＴＦＴ９０が画素電極１９に表示電圧を供給する。スイッチング素子であるＴＦＴ９０のゲート電極はゲート信号線３に接続され、ゲート端子から入力される信号によってＴＦＴ９０のＯＮとＯＦＦを制御している。ＴＦＴ９０のソース電極はソース信号線１１に接続されている。ゲート電極に電圧を印加するとソース信号線１１から電流が流れるようになる。これにより、ソース信号線１１から、ＴＦＴ９０のドレイン電極に接続された画素電極１９に表示電圧が印加される。そして、画素電極１９と、対向電極との間に、表示電圧に応じた電界が生じる。

共通配線コンタクト部５５には、ソース信号線１１と平行に、共通金属薄膜５９及び共通透明導電性膜６０が形成される。また、共通配線４の端部、共通金属薄膜５９、共通透明導電性膜６０は、それぞれ絶縁膜を介して、順次重なっている。共通配線コンタクト部５５において、これらが重なっている部分がレイヤ変換部としてのソース／ゲート変換部６３である。

なお、レイヤ変換部とは、異なるレイヤ（層）に形成された導電膜を電気的に接続する部分である。具体的には、ゲート信号線３と同一層に形成された第１金属配線と、ソース信号線１１と同一層に形成された第２金属配線とを、これらの上層に形成された透明導電性膜を介して電気的に接続する。すなわち、ソース／ゲート変換部６３におけるソースとは、ソース信号線１１と同一層であることを示す。ソース／ゲート変換部６３におけるゲートとは、ゲート信号線３と同一層であることを示す。

ソース／ゲート変換部６３は、ＩＴＯ／ゲートコンタクト部６７及びＩＴＯ／ソースコンタクト部６８を有する。図２においては、共通配線コンタクト部５５のソース／ゲート変換部６３に、ＩＴＯ／ゲートコンタクト部６７及びＩＴＯ／ソースコンタクト部６８を３個ずつ形成する。ＩＴＯ／ゲートコンタクト部６７は、ゲート信号線３と同一層に形成された第１金属薄膜（ここでは共通配線４）と、その上層に形成された透明導電性膜（ここでは共通透明導電性膜６０）とを電気的に接続する部分である。また、ＩＴＯ／ソースコンタクト部６８は、ソース信号線１１と同一層に形成された第２金属薄膜（ここでは共通金属薄膜５９）と、その上層に形成された透明導電性膜（ここでは共通透明導電性膜６０）とを電気的に接続する部分である。

このように、共通透明導電性膜６０を介して、共通配線４と共通金属薄膜５９とを電気的に接続する。透明導電性膜でブリッジすることにより、異なる層に形成された第１金属薄膜と第２金属薄膜とを電気的に接続することができる。このような構成により、共通配線コンタクト部５５に形成された共通金属薄膜５９あるいは共通透明導電性膜６０からの共通信号が、複数の共通配線４に供給される。なお、共通配線４の他端部、すなわち対向する一辺に形成された共通配線コンタクト部５５についても、同様の構成である。

次に、上記の画素５８及びレイヤ変換部の構成について図３を用いて詳細に説明する。図３は、ＴＦＴアレイ基板３０の構成を示す断面図である。図３において、右側に画素５８、左側にレイヤ変換部の構成を示す。ここでは、レイヤ変換部の一例として、共通配線コンタクト部５５におけるソース／ゲート変換部６３を説明する。また、図３においては、画素５８の構成を図８に示される透過型液晶表示パネルの画素と同様とする。もちろん、図１０、１２に示される半透過型、反射型液晶表示パネルの画素の構成を適用することも可能である。

ゲート電極２、ゲート信号線３、共通配線４、及び第１端子５は、ガラス等からなる透明絶縁性基板１上に形成される。ゲート信号線３はゲート電極２を有し、端部にはゲート端子がある。ゲート電極２は、スイッチング素子となるＴＦＴ９０を構成する。また、ＴＦＴアレイ基板３０には、外部からの各種信号が供給される走査信号駆動回路５１が配置されている。そして、走査信号駆動回路５１に設けられているパッドとゲート端子は電気的に接続されている。これにより、走査信号駆動回路５１からの走査信号がゲート端子を通じてゲート信号線３に入力される。そして、ゲート信号線３はゲート電極２に走査信号を伝送する。

共通配線４は、隣接するゲート信号線３の間に配置される。また、共通配線４の一部は、ソース信号線１１に沿って延設される。共通配線４は画素電極に印加される電圧を一定時間保持するための補助容量を構成する。また、共通配線４の端部には第１端子５がある。第１端子５には、外部から共通信号が供給される。これにより、外部からの共通信号が第１端子５を通じて共通配線４に入力される。

絶縁性基板１上に形成されるゲート電極２、ゲート信号線３、共通配線４、第１端子５等の配線、電極、又は端子は、第１金属薄膜によって形成することができる。本実施の形態では、これらの第１金属薄膜上に、保護用透明導電性膜として第１透明導電性膜６が形成される。また、第１透明導電性膜６は、第１金属薄膜のそれぞれのパターン（ゲート電極２、ゲート信号線３、共通配線４、第１端子５等）よりも少し小さく形成される。また、第１透明導電性膜６は、第１金属薄膜のそれぞれのパターンからはみ出すことなく形成される。

透明性無機絶縁材料からなるゲート絶縁膜７は、ゲート電極２、ゲート信号線３、共通配線４、第１端子５、第１透明導電性膜６を覆うように形成されている。半導体膜８はゲート絶縁膜７を介してゲート電極２上に形成され、ＴＦＴ９０を構成する。さらに、半導体膜８はゲート絶縁膜７を介してゲート信号線３上に形成される。また、半導体膜８は、ゲート電極２及びゲート信号線３のパターンより大きく形成される。オーミックコンタクト膜９は半導体膜８上に形成される。また、ゲート電極２上では、オーミックコンタクト膜９の一部が除去されている。従って、オーミックコンタクト膜９はＴＦＴ９０を構成する半導体膜８の両端に配置される。オーミックコンタクト膜９の一方が形成された領域がソース領域、他方が形成された領域がドレイン領域である。そして、オーミックコンタクト膜９が除去され、ソース・ドレイン領域に挟まれる領域がチャネル領域である。

ソース電極１０はソース信号線１１から延在して、ＴＦＴ９０を構成する。また、ソース電極１０は共通配線４とは反対側のオーミックコンタクト膜９の上に設けられている。ソース信号線１１の端部にはソース端子がある。また、ＴＦＴアレイ基板３０には、外部からの各種信号が供給される表示信号駆動回路５２が配置されている。そして、表示信号駆動回路５２に設けられているパッドとソース端子は電気的に接続されている。これにより、表示信号駆動回路５２からの表示信号がソース端子を通じてソース信号線１１に入力される。そして、ソース信号線１１はソース電極１０に表示信号を伝送する。

共通配線４側のオーミックコンタクト膜９の上にはドレイン電極１３が形成され、ＴＦＴ９０を構成している。そして、ゲート絶縁膜７を介して、第１端子５上に第２端子１２が形成される。なお、第２端子１２は、共通金属薄膜５９の端部にあり、開口を有する。また、第２端子１２と第１端子５とは、後述する端子パッド２０を介して電気的に接続される。これにより、第１端子５とは異なる層の共通金属薄膜５９に供給された共通信号が、第２端子１２を通じて第１端子５に入力される。もちろん、共通透明導電性膜６０に共通信号を供給し、端子パッド２０を通じて第１端子５に入力してもよい。第１金属薄膜より上層に形成されたソース電極１０、ソース信号線１１、第２端子１２、ドレイン電極１３等の配線、電極、又は端子は、第２金属薄膜によって形成することができる。本実施の形態では、これらの第２金属薄膜上に、保護用透明導電性膜として第２透明導電性膜１４が形成される。また、第２透明導電性膜１４は、第２金属薄膜のそれぞれのパターン（ソース電極１０、ソース信号線１１、第２端子１２、ドレイン電極１３等）よりも少し小さく形成される。また、第２透明導電性膜１４は、第２金属薄膜のそれぞれのパターンからはみ出すことなく形成される。

層間絶縁膜１５は、透明性無機絶縁材料からなり、ＴＦＴ９０を覆うように形成される。つまり、第２透明導電性膜１４の上に層間絶縁膜１５が形成されている。そして、ドレイン電極１３の上には、画素コンタクトホール１６が形成されている。具体的には、ドレイン電極１３の上に形成された第２透明導電性膜１４の上に、画素コンタクトホール１６が形成されている。画素コンタクトホール１６は層間絶縁膜１５を貫通するように形成されている。そして、第１端子５の上において、第２端子１２の開口内には、ＩＴＯ／ゲートコンタクト部６７が設けられる。ＩＴＯ／ゲートコンタクト部６７は、第１端子部コンタクトホール１７を有する。具体的には、第１端子５の上形成された第１透明導電性膜６の上に、第１端子部コンタクトホール１７が形成されている。第１端子部コンタクトホール１７はゲート絶縁膜７及び層間絶縁膜１５を貫通するように形成されている。さらに、第２端子１２の上には、ＩＴＯ／ソースコンタクト部６８が設けられる。ＩＴＯ／ソースコンタクト部６８は、第２端子部コンタクトホール１８を有する。具体的には、第２端子１２の上に形成された第２透明導電性膜１４の上に、第２端子部コンタクトホール１８が形成されている。第２端子部コンタクトホール１８は層間絶縁膜１５を貫通するように形成されている。

そして、画素電極１９は、層間絶縁膜１５上に形成される。また、画素電極１９は、画素コンタクトホール１６に充填され、ドレイン電極１３上の第２透明導電性膜１４に接続される。すなわち、画素電極１９は、画素コンタクトホール１６を介して下層のドレイン電極１３に電気的に接続される。画素電極１９は、ＴＦＴ９０を除いて隣接するゲート信号線３と共通配線４との間に形成され、ドレイン電極１３及び共通配線４の少なくとも一部と重なる。つまり、画素電極１９は、ゲート絶縁膜７、層間絶縁膜１５を介して下層の共通配線４とオーバーラップしている。これにより、共通配線４と画素電極１９との間に電荷が蓄えられる。そして、共通配線４は、画素電極１９に印加される電圧を一定時間保持するための補助容量を構成する。また、画素電極１９は透明導電性膜、つまり光透過性の導電性膜からなり、液晶層に信号電位を与える。

端子パッド２０は、層間絶縁膜１５上に形成される。また、端子パッド２０は、第１端子部コンタクトホール１７に充填され、第１端子５上の第１透明導電性膜６に接続される。すなわち、端子パッド２０は、第１端子部コンタクトホール１７を介して下層の第１端子５に電気的に接続する。さらに、端子パッド２０は、第２端子部コンタクトホール１８に充填され、第２端子１２上の第２透明導電性膜１４に接続される。すなわち、端子パッド２０は、第２端子部コンタクトホール１８を介して下層の第２端子１２に電気的に接続される。このように、端子パッド２０は、第１端子部コンタクトホール１７から第２端子部コンタクトホール１８に亘って形成され、第１端子５と第２端子１２とを電気的に接続する。端子パッド２０は、画素電極１９と同一の透明導電性膜から形成することができる。ＴＦＴアレイ基板３０の画素５８及びレイヤ変換部は、以上のように構成される。

本実施の形態では、透明導電性膜からなる画素電極１９及び端子パッド２０は、コンタクトホールのような段差部に形成される。この段差部において、これらのパターンには、ガバレッジ不良が発生する。ガバレッジ不良箇所２１では、画素電極１９又は端子パッド２０の下層に、水分や不純物等が浸入してしまう。そこで、本実施の形態では、ガバレッジ不良箇所２１となるコンタクトホールに第１透明導電性膜６又は第２透明導電性膜１４を形成する。すなわち、コンタクトホールでは、画素電極１９又は端子パッド２０と、第１透明導電性膜６又は第２透明導電性膜１４との２層構造となる。これにより、ガバレッジ不良箇所２１では、第１金属薄膜又は第２金属薄膜によって形成された配線、電極、又は端子が露出するのではなく、第１透明導電性膜６又は第２透明導電性膜１４が露出する。すなわち、ガバレッジ不良箇所２１においても、配線、電極、又は端子は、保護用透明導電性膜によって覆われている。これにより、画素電極１９等を形成する透明導電性膜のガバレッジ不良箇所２１から水分が浸入しても、保護用透明導電性膜によって水分等の浸入が抑制される。すなわち、保護用透明導電性膜の下層に形成される電極、配線、又は端子に対する水分等の影響を抑制することができる。これにより、金属薄膜からなる配線、端子、電極等の腐食、電食が抑制され、良好な駆動を確保することができる。その結果、液晶表示パネルの表示特性が良好となる。

図３においては、第１金属薄膜上、及び第２金属薄膜上に保護用透明導電性膜を形成したがこれに限らない。もちろん、いずれか一方の金属薄膜上に保護用透明導電性膜を形成してもよいし、シール材５０内側近傍のように任意の領域において、第１金属薄膜上及び第２金属薄膜上に保護用透明導電性膜を形成してもよい。また、レイヤ変換部以外の端子にも適用可能である。

次に、点灯検査回路について、図４、５を用いて説明する。図４は、図１のＢ部分の拡大図である。図５は、図１のＣ部分の拡大図である。なお、図４及び図５においては、ＴＦＴアレイ基板３０の構成を示す。

点灯検査回路は、ゲート側点灯検査回路部５６、ソース側点灯検査回路部５７からなる。まず、ゲート側点灯検査回路部５６について説明する。図４に示されるように、それぞれのゲート信号線３に対応して、シール材５０側（表示領域５４とは反対側）からゲート／ソース変換部６１、ゲート側点灯検査用ＴＦＴ６２、ソース／ゲート変換部６３が順次形成される。また、第１ゲート信号供給配線６４及び第２ゲート信号供給配線６５は、ソース信号線１１と平行に形成される。同様に、ゲート側ＴＦＴ制御用ゲート信号線６６もソース信号線１１と平行に形成される。ゲート側ＴＦＴ制御用ゲート信号線６６は、ゲート側点灯検査用ＴＦＴ６２にゲート信号を供給する。ゲート／ソース変換部６１、ゲート側点灯検査用ＴＦＴ６２、ソース／ゲート変換部６３、第１ゲート信号供給配線６４、第２ゲート信号供給配線６５、及びゲート側ＴＦＴ制御用ゲート信号線６６は、ゲート側点灯検査回路部５６を構成する。レイヤ変換部であるゲート／ソース変換部６１は、第１ゲート信号供給配線６４又は第２ゲート信号供給配線６５に接続される。具体的には、複数のゲート信号線３に対応して、複数のゲート／ソース変換部６１が設けられる。そして、複数のゲート／ソース変換部６１は、第１ゲート信号供給配線６４及び第２ゲート信号供給配線６５に交互に接続される。例えば、偶数列のゲート信号線３に対応するゲート／ソース変換部６１は、第１ゲート信号供給配線６４に接続される。そして、奇数列のゲート信号線３に対応するゲート／ソース変換部６１は、第２ゲート信号供給配線６５に接続される。

ゲート／ソース変換部６１、ソース／ゲート変換部６３は、それぞれＩＴＯ／ゲートコンタクト部６７及びＩＴＯ／ソースコンタクト部６８を有する。なお、これらのレイヤ変換部は、共通配線コンタクト部５５のレイヤ変換部と同様の構成となっている。すなわち、ゲート／ソース変換部６１は、図３で示したソース／ゲート変換部６３と同様の構成となっている。ゲート／ソース変換部６１又はソース／ゲート変換部６３において、透明導電性膜でブリッジすることにより、異なる層に形成された第１金属薄膜と第２金属薄膜とを電気的に接続することができる。このような構成により、ゲート／ソース変換部６１では、ゲート信号線３と同一層に形成された第１金属薄膜（ここではゲート信号供給配線）を、ソース信号線１１と同一層に形成された第２金属薄膜に接続する。そして、ゲート／ソース変換部６１によって接続された第２金属薄膜は、ゲート側点灯検査用ＴＦＴ６２まで延設され、ゲート側点灯検査用ソース電極６９となる。また、ゲート側点灯検査用ＴＦＴ６２のゲート側点灯検査用ドレイン電極７０は、ソース／ゲート変換部６３まで延設される。そして、ソース／ゲート変換部６３によって、ソース信号線１１と同一層に形成された第２金属薄膜を、ゲート信号線３と同一層に形成された第１金属薄膜に接続する。具体的には、ソース／ゲート変換部６３によって、ゲート側点灯検査用ドレイン電極７０を、ゲート信号線３に電気的に接続する。

第１ゲート信号供給配線６４、第２ゲート信号供給配線６５、及びゲート側ＴＦＴ制御用ゲート信号線６６の端部は、図１に示される点灯検査端子部５３において端子となり、外部から各種信号が供給される。これにより、点灯検査端子部５３から第１ゲート信号供給配線６４、第２ゲート信号供給配線６５、及びゲート側ＴＦＴ制御用ゲート信号線６６に、各種信号が供給される。すなわち、ゲート／ソース変換部６１を介して、ゲート側点灯検査用ＴＦＴ６２のゲート側点灯検査用ソース電極６９に選択信号が供給される。そして、ゲート側ＴＦＴ制御用ゲート信号線６６に電圧が印加され、ゲート側点灯検査用ＴＦＴ６２がＯＮ状態のとき、ゲート側点灯検査用ドレイン電極７０からソース／ゲート変換部６３を介して、ゲート信号線３に選択信号が供給される。また、上記のように、ゲート信号線３の偶数列に対応するゲート／ソース変換部６１を第１ゲート信号供給配線６４に接続している。一方、ゲート信号線３の奇数列に対応するゲート／ソース変換部６１を第２ゲート信号供給配線６５に接続している。このため、第１ゲート信号供給配線６４又は第２ゲート信号供給配線６５に選択信号が供給することにより、ゲート信号線３の偶数列又は奇数列を選択的に駆動させることができる。

次に、ソース側点灯検査回路部５７について説明する。図５に示されるように、それぞれのソース信号線１１に対応して、シール材５０側（表示領域５４側とは反対側）からゲート／ソース変換部６１、ソース側点灯検査用ＴＦＴ８０が順次形成される。Ｒ（赤）用ソース電源線８１、Ｇ（緑）用ソース電源線８２、Ｂ（青）用ソース電源線８３は、ソース信号線１１とは垂直に形成される。また、Ｒ用ソース電源線８１は、赤表示用の画素５８のソース信号線１１に対応する。Ｇ用ソース電源線８２は、緑表示用の画素５８のソース信号線１１に対応する。Ｂ用ソース電源線８３は、青表示用の画素５８のソース信号線１１に対応する。ソース電源線と同様、ソース側ＴＦＴ制御用ゲート信号線８４は、ソース信号線１１と垂直に形成される。ソース側ＴＦＴ制御用ゲート信号線８４は、ソース側点灯検査用ＴＦＴ８０にゲート信号を供給する。ゲート／ソース変換部６１、ソース側点灯検査用ＴＦＴ８０、Ｒ用ソース電源線８１、Ｇ用ソース電源線８２、Ｂ用ソース電源線８３、及びソース側ＴＦＴ制御用ゲート信号線８４は、ソース側点灯検査回路部５７を構成する。

ゲート／ソース変換部６１は、Ｒ用ソース電源線８１、Ｇ用ソース電源線８２、Ｂ用ソース電源線８３のいずれかに接続される。例えば、１ライン目のソース信号線１１に対応するゲート／ソース変換部６１は、Ｒ用ソース電源線８１に接続される。そして、２ライン目のソース信号線１１に対応するゲート／ソース変換部６１は、Ｇ用ソース電源線８２に接続される。３ライン目のソース信号線１１に対応するゲート／ソース変換部６１は、Ｂ用ソース電源線８３に接続される。

ゲート／ソース変換部６１は、ゲート側点灯検査回路部５６と同様、ＩＴＯ／ゲートコンタクト部６７及びＩＴＯ／ソースコンタクト部６８を有する。このような構成により、ゲート／ソース変換部６１では、ゲート信号線３と同一層に形成された第１金属薄膜（ここではソース電源線）を、ソース信号線１１と同一層に形成された第２金属薄膜に接続する。そして、ゲート／ソース変換部６１によって接続された第２金属薄膜のパターンは、ソース側点灯検査用ＴＦＴ８０まで延設され、ソース側点灯検査用ソース電極８５となる。また、ソース側点灯検査用ＴＦＴ８０のソース側点灯検査用ドレイン電極８６は、ソース信号線１１に電気的に接続される。

Ｒ用ソース電源線８１、Ｇ用ソース電源線８２、Ｂ用ソース電源線８３、及びソース側ＴＦＴ制御用ゲート信号線８４の端部は、図１に示される点灯検査端子部５３において端子となり、外部から各種信号が供給される。これにより点灯検査端子部５３からＲ用ソース電源線８１、Ｇ用ソース電源線８２、Ｂ用ソース電源線８３、及びソース側ＴＦＴ制御用ゲート信号線８４に、各種信号が入力される。すなわち、ゲート／ソース変換部６１を介して、ソース側点灯検査用ＴＦＴ８０のソース側点灯検査用ソース電極８５に検査信号が供給される。そして、ソース側ＴＦＴ制御用ゲート信号線８４に電圧が印加され、ソース側点灯検査用ＴＦＴ８０がＯＮ状態のとき、ソース側点灯検査用ドレイン電極８６からソース信号線１１に検査信号が供給される。また、上記のように、Ｒ用ソース電源線８１、Ｇ用ソース電源線８２、Ｂ用ソース電源線８３のいずれかに、ゲート／ソース変換部６１が接続されている。このため、Ｒ用ソース電源線８１、Ｇ用ソース電源線８２、又はＢ用ソース電源線８３に検査信号が入力することにより、ソース信号線１１を選択的に駆動させることができる。

そして、例えばゲート側点灯検査回路部５６では第１ゲート信号供給配線６４を選択的に駆動させる。すなわち、偶数列のゲート信号線３に対応するＴＦＴ９０のみＯＮして、その他のＴＦＴ９０をＯＦＦする。そして、ソース側点灯検査回路部５７ではＲ用ソース電源線８１を選択的に駆動させる。すなわち、赤表示用の画素５８に対応するＴＦＴのみＯＮして、その他のＴＦＴ９０をＯＦＦする。また、液晶表示パネルの背面に配置された光源としてのバックライトユニットから光を照射する。そして、偶数列のゲート信号線３に対応する赤表示用の画素５８の点灯検査を行うことができる。これにより、欠陥画素を簡単に見つけることができる。点灯検査回路は、以上のように構成される。

ＴＦＴアレイ基板３０と対向基板３１とを貼り合わせるシール材５０の隙間からは、外部の水分、不純物等が侵入する。また、両基板３０、３１の液晶層側の面には、配向膜３２が形成されているが、表示領域５４の外側には配向膜３２が形成されていない。このため、表示領域５４の外側でシール材５０の内側、特にシール材５０内側近傍では、水分、不純物等の影響を受けやすい。また、上記のように、この領域には、点灯検査回路等が配置され、多くのコンタクトホールが存在する。そして、コンタクトホールによって透明導電性膜と下層の金属薄膜からなる配線、端子、電極等が接続される。コンタクトホールでは、透明導電性膜のガバレッジ不良が発生しやすい。このため、コンタクトホールの一部では、金属薄膜が透明導電性膜に覆われず、金属薄膜が露出している箇所がある。上記のように、シール材５０内側近傍では、水分、不純物等の影響を受けやすいため、シール材５０内側近傍に形成されたコンタクトホールによるガバレッジ不良箇所では、金属薄膜と水分、不純物等が接触する。そして、金属薄膜からなる配線、端子、電極等が酸化等により腐食、電食し、良好な駆動を確保できなくなる。その結果、液晶表示パネルの表示特性が劣化する。本実施の形態では、これらのコンタクトホールにおいて、透明導電性膜を２層構造にすることにより、金属薄膜が水分、不純物等の影響を受けにくくなる。これにより、金属薄膜からなる配線、端子、電極等の腐食、電食が抑制され、良好な駆動を確保することができる。その結果、狭額縁化により、シール材５０内側近傍までコンタクトホールが形成された場合であっても、液晶表示パネルの表示特性が良好となる。

また、図１においては、表示領域５４の配線に信号を供給する回路としての走査信号駆動回路５１及び表示信号駆動回路５２をシール材５０の外側に形成している。すなわち、シール材５０の外側において、駆動回路を接続する。本実施の形態は、これに限らず、シール材５０と共通配線コンタクト部５５との間に駆動回路を組み込んでもよい。これにより、液晶表示パネルの狭額縁化を図ることができる。ここで、駆動回路の構成について図６を用いて説明する。図６は、駆動回路の一部の構成を示す平面図である。

駆動回路は、複数のＴＦＴによって構成される。図６において、駆動回路は、第１駆動回路用ＴＦＴ９１、第２駆動回路用ＴＦＴ９２を有する。このため、レイヤ変換部が必要となり、図５においては、ソース／ゲート変換部６３が形成されている。ソース／ゲート変換部６３には、共通配線コンタクト部５５や点灯検査回路部５６、５７と同様、ＩＴＯ／ゲートコンタクト部６７及びＩＴＯ／ソースコンタクト部６８を有する。そして、ソース／ゲート変換部６３において、透明導電性膜によってブリッジし、異なる層に形成された第１金属薄膜と第２金属薄膜を電気的に接続する。このように、駆動回路においても、レイヤ変換部を有し、複数のコンタクトホールが形成される。

表示領域５４の外側でシール材５０の内側、特にシール材５０内側近傍に形成されるコンタクトホールの一例として、点灯検査回路、駆動回路を挙げたがこれに限らない。配向膜３２が形成されておらず、水分等の影響を受けやすい領域に形成されるコンタクトホールであれば、適用可能である。また、上記の領域のみでなく、その他の領域のコンタクトホールに適用させてもよい。このような場合でも、上記の効果を得ることが可能である。

次に、液晶表示パネルの製造方法について図７を用いて説明する。図７は、液晶表示パネルのＴＦＴアレイ基板３０の製造方法を示す断面図である。

最初に、ゲート電極２、ゲート信号線３、共通配線４、及び第１端子５を形成する。まず、絶縁性基板１上に第１金属薄膜、非晶質状態の第１透明導電性膜６を順次成膜する。これにより、第１透明導電性膜６／第１金属薄膜の積層構造となる。その後、第１透明導電性膜６上に感光性樹脂であるレジストをスピンコートによって塗布し、塗布したレジストを露光、現像する第１回目の写真製版工程（フォトリソグラフィープロセス）を行う。これにより、所望の形状にフォトレジストがパターニングされる。その後、第１透明導電性膜６及び第１金属薄膜をエッチングし、フォトレジストパターンを除去する。また、ゲート電極２上の第１透明導電性膜６を除去する必要がある場合、グレイトーンマスク又はハーフトーンマスクを用いて写真製版工程を実施してもよい。具体的には、第１透明導電性膜６上に、フォトレジストを塗布し、グレイトーンマスク又はハーフトーンマスクを用いて多階調露光、現像を行う。これにより、ゲート電極２、ゲート信号線３、共通配線４、及び第１端子５となる領域の上に、レジストパターンが形成される。なお、ここでは多階調露光を行っているため、ゲート電極２上のレジストパターンの膜厚が薄くなる。このように、２段階の膜厚を有するレジストパターン上からエッチングを行うことにより、ゲート電極２上の第１透明導電性膜６が除去される。以上の工程により、ゲート電極２、ゲート信号線３、共通配線４、第１端子５、及び第１透明導電性膜６を形成する。

本実施の形態では、まず公知のＡｒガスを用いたスパッタリング法で、第１金属薄膜としてＡｌにＮｉを添加したＡｌ系合金を２００ｎｍの厚さで成膜する。スパッタリング条件は、ＤＣマグネトロンスパッタリング方式で、成膜パワー密度３Ｗ／ｃｍ^２、Ａｒガス流量６．７６×１０^−２Ｐａ・ｍ^３／ｓｅｃ（＝４０ｓｃｃｍ）とする。そして、その上層に、透明導電性膜６として非晶質状態のＩＴＯ（Indium Tin Oxide）膜を１００ｎｍの厚さで成膜する。好適な例として、Ｉｎ_２Ｏ_３（酸化インジウム）とＳｎＯ_２（酸化スズ）をそれぞれ重量比９：１で混合したＩＴＯターゲットを用いて、公知のＡｒガスにＨ_２Ｏガスを導入したスパッタリング法でＩＴＯ膜を成膜する。ここでは、１２０℃以下で非晶質状態のＩＴＯ膜を成膜する。その後、公知のリン酸＋硝酸＋酢酸を含む溶液を用いてエッチングする。このように、非晶質状態の第１透明導電性膜６をエッチングする場合、弱酸のエッチング液を用いることが可能となる。これにより、金属薄膜と同じエッチング液を用いることができ、第１透明導電性膜６及び第１金属薄膜を一括でエッチングすることができる。ここでは、第１透明導電性膜６及び第１金属薄膜を一括でエッチングする。そして、エッチングした後、レジストパターンを除去する。これにより、図７（ａ）に示すように、ゲート電極２、ゲート信号線３、共通配線４、第１端子５、及び第１透明導電性膜６を絶縁性基板１上に形成する。

その次に、プラズマＣＶＤ等の各種ＣＶＤ法でゲート絶縁膜７、半導体膜８、オーミックコンタクト膜９を順次成膜し、第２回目の写真製版工程を通して半導体膜８及びオーミックコンタクト膜９のパターン形成を行う。ゲート絶縁膜７としては、ＳｉＮｘ（窒化シリコン）やＳｉＯｙ（酸化シリコン）が用いられる。半導体膜８としては、例えばａ−Ｓｉ（アモルファスシリコン）、ｐ−Ｓｉ（ポリシリコン）が用いられる。オーミックコンタクト膜９は、ｎ型半導体であり、ａ−Ｓｉあるいはｐ−ＳｉにＰ（リン）等を微量にドーピングしたｎ^＋ａ−Ｓｉ（ｎ^＋アモルファスシリコン）膜、ｎ^＋ｐ−Ｓｉ（ｎ^＋ポリシリコン）膜等が用いられる。半導体膜８及びオーミックコンタクト膜９のパターンは、スイッチング素子となるＴＦＴ９０の形成領域のみならず、ゲート信号線３とソース信号線１１が交差する領域にも形成しておくのが好ましい。これにより、ゲート信号線３パターンの段差が半導体膜８及びオーミックコンタクト膜９のパターンで緩和され、ソース信号線１１が段差部分で断線されることを抑制することができる。

好適な実施例として、化学的気相成膜（ＣＶＤ）法を用い、ゲート絶縁膜７としてＳｉＮ膜を４００ｎｍ、半導体膜８としてａ−Ｓｉ膜を１５０ｎｍ、オーミックコンタクト膜９としてａ−Ｓｉ膜を３０ｎｍの厚さで順次成膜する。第１透明導電性膜６として用いた非晶質状態のＩＴＯ膜は、約１５０〜１７０℃以上の加熱を行うことにより、結晶化反応が進み、多結晶化する。このため、ゲート絶縁膜７成膜時に非晶質状態のＩＴＯ膜が多結晶化する。多結晶化したＩＴＯ膜は、非晶質状態に比べて、化学的に安定な状態となる。これにより、化学薬液に対する耐食性が飛躍的に向上する。また、ＩＴＯ膜のパターン形成後、層間絶縁膜１５の成膜前に、例えば２００℃以上の加熱工程（アニール処理）を別途設けてもよい。このように、ゲート絶縁膜７の成膜前に、結晶化して化学的に安定な状態とすることにより、ＩＴＯ膜質の変化が抑制される。そして、オーミックコンタクト膜９にＰ（リン）を不純物として添加し、ｎ^＋ａ−Ｓｉ膜とする。次に、公知の弗素系ガスを用いたドライエッチング法で半導体膜８とオーミックコンタクト膜９とをエッチングする。その後、レジストパターンを除去して、図７（ｂ）に示すように、半導体膜８及びオーミックコンタクト膜９をパターン形成する。

その後、スパッタなどでソース信号線材料となる第２金属薄膜、非晶質状態の第２透明導電性膜１４を順次成膜する。これにより、第２透明導電性膜１４／第２金属薄膜の積層構造となる。そして、第３回目の写真製版工程を実施し、パターニングする。これにより、ソース電極１０、ソース信号線１１、第２端子１２、ドレイン電極１３、及び第２透明導電性膜１４を形成する。そして、ソース電極１０及びドレイン電極１３のパターンをマスクとして、オーミックコンタクト膜９をエッチングなどで除去する。このプロセスによりオーミックコンタクト膜９の中央部が除去され、半導体膜８が露出する。このオーミックコンタクト膜９が除去された部分がチャネル領域である。その後、フォトレジストパターンを除去して、ソース電極１０、ソース信号線１１、第２端子１２、ドレイン電極１３、第２透明導電性膜１４、及びＴＦＴ９０のチャネル領域のパターンを形成する。

本実施の形態では、第２金属薄膜として、Ｍｏに２．５ｍａｓｓ％〜２０ｍａｓｓ％のＮｂを添加したＭｏＮｂ合金を用いて、スパッタリング法によって、ＭｏＮｂ合金を２００ｎｍの厚さに成膜する。そして、第２金属薄膜の上層に第２透明導電性膜１４として、非晶質状態のＩＴＯを１００ｎｍの厚さに成膜する。好適な例として、Ｉｎ_２Ｏ_３とＳｎＯ_２をそれぞれ重量比９：１で混合したＩＴＯターゲットを用いて、公知のＡｒガスにＨ_２Ｏガスを導入したスパッタリング法でＩＴＯを成膜する。スパッタリング条件は、ＤＣマグネトロンスパッタリング方式で、Ａｒガス流量１．６９×１０^−１Ｐａ・ｍ^３／ｓｅｃ（＝１００ｓｃｃｍ）、Ｈ_２Ｏガス流量５．０７×１０^−３Ｐａ・ｍ^３／ｓｅｃ（＝３ｓｃｃｍ）、成膜パワー密度１Ｗ／ｃｍ^２とする。ここでは、１２０℃以下で非晶質状態のＩＴＯ膜を成膜する。その後、第３回目の写真製版工程でレジストをパターニングし、公知のリン酸＋硝酸＋酢酸を含む溶液を用いてエッチングを行う。

リン酸＋硝酸＋酢酸を含む溶液を用いた非晶質状態のＩＴＯ膜のエッチングレートはＭｏＮｂ合金に比べ早い。このため、第２金属薄膜及び第２透明導電性膜１４を一括でエッチングした場合、上層の第２透明導電性膜１４のほうが小さくパターンニングされる。これにより、次工程で、第２透明導電性膜１４上に形成される層間絶縁膜１５のガバレッジ性を向上させることができる。以上の工程により、図７（ｃ）に示す構成となる。

その後、プラズマＣＶＤ等の各種ＣＶＤ法でＳｉＮ_ｘ、ＳｉＯ_ｙ等あるいはそれらの混合物及び積層物の絶縁膜からなる層間絶縁膜１５を形成する。そして、第４回目の写真製版工程を実施し、パターニングをする。

この工程により、ドレイン電極１３の上に形成された層間絶縁膜１５の一部が除去され、ドレイン電極１３上の第２透明導電性膜１４が露出する。これにより、画素コンタクトホール１６が形成される。また、同工程により、第１端子５の上に形成された層間絶縁膜１５及びゲート絶縁膜７の一部が除去され、第１端子５上の第１透明導電性膜６が露出する。これにより、第１端子部コンタクトホール１７が形成される。さらに、同工程により、第２端子１２上に形成された層間絶縁膜１５の一部が除去され、第２端子１２上の第２透明導電性膜１４が露出する。これにより、第２端子部コンタクトホール１８が形成される。そして、後に成膜する画素電極１９等を形成する透明導電性膜と、ＴＦＴのドレイン電極１３、第１端子５、及び第２端子１２との導通がとれる。

好適な実施例として、化学的気相成膜（ＣＶＤ）を用いて層間絶縁膜１５を成膜する。また、ＣＶＤ法による成膜では、基板加熱温度を２３０℃とする。すなわち、第２透明導電性膜１４が形成された基板を２３０℃まで加熱した状態で層間絶縁膜１５を成膜する。第２透明導電性膜１４として用いた非晶質状態のＩＴＯ膜は、約１５０〜１７０℃以上の加熱を行うことにより、結晶化反応が進み、多結晶化する。このため、層間絶縁膜１５成膜時に非晶質状態のＩＴＯ膜が多結晶化する。多結晶化したＩＴＯ膜は、非晶質状態に比べて、化学的に安定な状態となる。これにより、化学薬液に対する耐食性が飛躍的に向上する。また、上記と同様、ＩＴＯ膜のパターン形成後、層間絶縁膜１５の成膜前に、例えば２００℃以上の加熱工程（アニール処理）を別途設けてもよい。その後、コンタクトホールを形成することにより、図７（ｄ）に示す構成となる。

その後、ＩＴＯ、ＳｎＯ_２、ＩｎＺｎＯ等の透明導電性膜をスパッタ、蒸着、塗布、ＣＶＤ、印刷法、ゾルゲル法等の手法で成膜する。そして、第５回目の写真製版工程を実施し、パターニングする。この工程により、画素電極１９及び端子パッド２０のパターンが形成される。画素電極１９は、画素コンタクトホール１６に形成され、ドレイン電極１３上の第２透明導電性膜１４と接続する。これにより、画素コンタクトホール１６を介して、画素電極１９とドレイン電極１３とが電気的に接続される。また、端子パッド２０は、第１端子部コンタクトホール１７及び第２端子部コンタクトホール１８に亘って形成される。そして、端子パッド２０は、第１端子５上の第１透明導電性膜６、及び第２端子１２上の第２透明導電性膜１４と接続する。これにより、第１端子部コンタクトホール１７及び第２端子部コンタクトホール１８を介して、端子パッド２０、第１端子５、及び第２端子１２が電気的に接続される。

本実施の形態では、画素電極１９及び端子パッド２０を形成する透明導電性膜として、ＩＴＯを用いた。好適な実施例として、Ｉｎ_２Ｏ_３とＳｎＯ_２をそれぞれ重量比９：１で混合したＩＴＯターゲットを用いて、公知のＡｒガスにＨ_２Ｏガスを導入したスパッタリング法により、１００ｎｍの膜厚の非晶質状態のＩＴＯ膜を成膜する。ここでは、１２０℃以下で非晶質状態のＩＴＯ膜を成膜する。スパッタリング条件は、ＤＣマグネトロンスパッタリング方式で、Ａｒガス流量１．６９×１０^−１Ｐａ・ｍ^３／ｓｅｃ（＝１００ｓｃｃｍ）、Ｈ_２Ｏガス流量５．０７×１０^−３Ｐａ・ｍ^３／ｓｅｃ（＝３ｓｃｃｍ）、成膜パワー密度１Ｗ／ｃｍ^２とする。その後、第５回目の写真製版工程でレジストをパターニングし、公知のシュウ酸を主成分とする溶液を用いてエッチングを行う。

そして、レジストパターンを除去した後に、基板の熱処理を行う。本実施の形態では、約２２０℃の温度で熱処理を行い、非晶質状態のＩＴＯ膜を多結晶化させた。非晶質状態のＩＴＯ膜は、約１５０〜１７０℃以上の加熱を行うことにより、結晶化反応が進み、多結晶化する。多結晶化したＩＴＯ膜は、非晶質状態に比べて、化学的に安定な状態となる。これにより、化学薬液に対する耐食性が飛躍的に向上する。しかし、非晶質状態のＩＴＯ膜を多結晶化させる際に、ＩＴＯ膜の体積収縮により、コンタクトホール１６、１７、１８の段差部において、ＩＴＯ膜のガバレッジ不良が発生する。このように、ＩＴＯ膜の断線、いわゆる段切れが部分的に発生する。そこで、本実施の形態では、コンタクトホール１６、１７、１８部分の透明導電性膜を２層構造としている。このため、外部から侵入した水分、不純物等が、ガバレッジ不良箇所２１から配線、電極、及び端子を形成する金属薄膜に直接接触することが抑制される。このため、配線、電極、及び端子の腐食や電食を抑制することができる。以上の工程により、図７（ｅ）に示される構成となり、ＴＦＴアレイ基板３０が製造される。

次に、公知の技術を用いて、上記のＴＦＴアレイ基板３０の電極形成面に配向膜３２を形成する。同様に、対向基板３１の電極形成面に配向膜３２を形成する。なお、配向膜３２は、複数の画素５８からなる表示領域５４に形成される。対向基板３１は、絶縁性基板上にカラー表示を行うためのカラーフィルタ層、対向電極が順次形成される。カラーフィルタ層は、遮光層となるＢＭ（ブラックマトリクス）層、Ｒ（赤）、Ｇ（緑）、Ｂ（青）からなる着色層を有する。そして、配向膜３２が形成された面を内側にして、ＴＦＴアレイ基板３０と対向基板３１とをシール材５０を用いて貼り合わせる。その後、液晶を両基板間３０、３１に注入して封止することにより、液晶表示パネルを製造する。

上記のように、配線、電極、又は端子を金属薄膜と透明導電性膜との２層構造にすることにより、良好な駆動、表示特性を得ることができる。なお、金属薄膜と比較して、透明導電性膜は、水分等の影響を受けにくいので、金属薄膜の２層構造とするよりも、金属薄膜と透明導電性膜との２層構造とするのが好ましい。

本実施の形態では、第１金属薄膜として、ＡｌにＮｉを添加したＡｌ系合金としたが、これに限らない。例えば、ＡｌＮｄ膜の上層に、ＡｌＮｄ−Ｎ膜を設けた２層膜のＡｌＮｄ膜の上層に、第２金属薄膜に用いたＭｏＮｂ膜を設けたＭｏＮｂ／ＡｌＮｄの積層膜としてもよい。また、第１金属薄膜として、ＭｏＮｂ単層膜を用いてもよい。さらに、第２金属薄膜としては、本実施の形態のＭｏＮｂ単層膜の他に、ＭｏＮｂ膜とＡｌＮｄ膜の積層膜を用いることも可能である。この場合、ＭｏＮｂ単層膜に比べ、ソース信号線１１の配線抵抗を低減させることが可能となる。もちろん、ＡｌやＭｏ系の合金膜もＡｌＮｄやＭｏＮｂに限らず、例えばＡｌＣｕ、ＡｌＳｉ、ＡｌＴａ、ＡｌＹ、ＡｌＮｉなどの合金系やＭｏＷ、ＭｏＣｒ、ＭｏＶなどの合金系あるいはこれらの組み合わせ構造などを用いることができる。この他にも、強酸溶液に対する耐食性に優れる従来のＣｒ、Ｔａ、Ｗ、あるいはＴｉなどの金属膜やこれらを主成分とする合金膜などを用いることももちろんである。

また、本実施の形態では、第１金属薄膜上や第２金属薄膜上の非晶質状態の透明導電性膜としては加工後の加熱処理により多結晶化できることからＩＴＯ膜を用いることが好ましい。さらには、Ｉｎ_２Ｏ_３（酸化インジウム）にＺｎＯ（酸化亜鉛）を添加したＩＺＯ膜や、ＩＴＯ膜にさらにＺｎＯを添加させたＩＴＺＯ膜でもよい。この場合は、Ｈ_２ＯガスやＨ_２ガスを混合させることなく、従来公知のＡｒガスのみのスパッタリングで非晶質状態の透明導電性膜を得ることが可能となる。

なお、本実施の形態では、一例として、透過型液晶表示パネルに適用した例を示したが、これに限らない。もちろん、半透過型や反射型の液晶表示パネルにも適用可能である。さらに、例えば、有機ＥＬ表示パネルや無機ＥＬ表示パネルの透明導電性膜を使用する他の表示パネル又はデバイスにも適用することが可能である。この場合においても、特にコンタクトホールやスルーホール又は段差形状部を有する基板に２層の透明導電性膜を形成することにより、本実施の形態と同様の効果を得ることができる。

実施の形態にかかる液晶表示パネルの構成を示す平面図である。 図１のＡ部分の拡大図である。 実施の形態にかかる液晶表示パネルのＴＦＴアレイ基板の構成を示す断面図である。 図１のＢ部分の拡大図である。 図１のＣ部分の拡大図である。 実施の形態にかかる駆動回路の一部の構成を示す平面図である。 実施の形態にかかる液晶表示パネルのＴＦＴアレイ基板の製造方法を示す断面図である。 従来の透過型液晶表示パネルのＴＦＴと画素電極部の構成を示す平面図である。 従来の透過型液晶表示パネルのＴＦＴと画素電極部の構成を示す断面図である。 従来の半透過型液晶表示パネルのＴＦＴと画素電極部の構成を示す平面図である。 従来の半透過型液晶表示パネルのＴＦＴと画素電極部の構成を示す断面図である。 従来の反射型液晶表示パネルのＴＦＴと画素電極部の構成を示す平面図である。 従来の反射型液晶表示パネルのＴＦＴと画素電極部の構成を示す断面図である。

符号の説明

１ 絶縁性基板、２ ゲート電極、３ ゲート信号線、４ 共通配線、５ 第１端子、
６ 第１透明導電性膜、７ ゲート絶縁膜、８ 半導体膜、
９ オーミックコンタクト膜、１０ ソース電極、１１ ソース信号線、
１２ 第２端子、１３ ドレイン電極、１４ 第２透明導電性膜、１５ 層間絶縁膜、
１６ 画素コンタクトホール、１７ 第１端子部コンタクトホール、
１８ 第２端子部コンタクトホール、１９ 画素電極、２０ 端子パッド、
２１ ガバレッジ不良箇所、
３０ ＴＦＴアレイ基板、３１ 対向基板、３２ 配向膜、
５０ シール材、５１ 走査信号駆動回路、５２ 表示信号駆動回路、
５３ 点灯検査端子部、５４ 表示領域、５５ 共通配線コンタクト部、
５６ ゲート側点灯検査回路部、５７ ソース側点灯検査回路部、５８ 画素、
５９ 共通金属薄膜、６０ 共通透明導電性膜、６１ ゲート／ソース変換部、
６２ ゲート側点灯検査用ＴＦＴ、６３ ソース／ゲート変換部、
６４ 第１ゲート信号供給配線、６５ 第２ゲート信号供給配線、
６６ ゲート側ＴＦＴ制御用ゲート信号線、６７ ＩＴＯ／ゲートコンタクト部、
６８ ＩＴＯ／ソースコンタクト部、６９ ゲート側点灯検査用ソース電極、
７０ ゲート側点灯検査用ドレイン電極、
８０ ソース側点灯検査用ＴＦＴ、８１ Ｒ用ソース電源線、８２ Ｇ用ソース電源線、
８３ Ｂ用ソース電源線、８４ ソース側ＴＦＴ制御用ゲート信号線、
８５ ソース側点灯検査用ソース電極、８６ ソース側点灯検査用ドレイン電極、
９０ ＴＦＴ、９１ 第１駆動回路用ＴＦＴ、９２ 第２駆動回路用ＴＦＴ、
１００ ＴＦＴ、１０１ 透過電極、１０２ ゲート端子、１０３ ソース端子、
１０４ゲート端子パッド、１０５ ソース端子パッド、１０６ コンタクトホール、
１０７ 反射電極、１０８ ガバレッジ不良箇所

Claims (9)

1. 第１基板と第２基板とがシール材を介して貼り合せられた表示パネルであって、
   前記第１基板上に形成され、端子を有する第１金属薄膜と、
   前記第１金属薄膜上に形成される保護用透明導電性膜と、
   前記保護用透明導電性膜上に形成され、表示領域の外側で前記シール材の内側にコンタクトホールを有する絶縁膜と、
   前記絶縁膜上に形成され、前記コンタクトホールでは前記保護用透明導電性膜を介して前記第１金属薄膜と電気的に接続される透明導電性膜とを有する表示パネル。
2. 前記第１金属薄膜の上層であって、前記透明導電性膜の下層に形成される第２金属薄膜と、
   前記コンタクトホールが形成されたレイヤ変換部とをさらに有し、
   前記レイヤ変換部では、異なる層に形成された前記第１金属薄膜と前記第２金属薄膜とを前記透明導電性膜を介して電気的に接続する請求項１に記載の表示パネル。
3. 前記表示領域の外側に設けられ、前記表示領域の配線に信号を供給する回路をさらに有し、
   前記レイヤ変換部は前記回路に形成される請求項２に記載の表示パネル。
4. 前記保護用透明導電性膜は、酸化インジウムと酸化スズを含むＩＴＯ膜、又は酸化インジウムと酸化亜鉛を含むＩＺＯ膜である請求項１乃至３のいずれかに記載の表示パネル。
5. 第１基板と第２基板とがシール材を介して貼り合せられた表示パネルの製造方法であって、
   前記第１基板上に、端子を有する金属薄膜を形成する工程と、
   前記金属薄膜上に保護用透明導電性膜を形成する工程と、
   前記保護用透明導電性膜上に、表示領域の外側で前記シール材の内側においてコンタクトホールを有する絶縁膜を形成する工程と、
   前記コンタクトホールでは、前記保護用透明導電性膜を介して前記金属薄膜と電気的に接続される透明導電性膜を前記絶縁膜上に形成する工程とを有する表示パネルの製造方法。
6. 前記保護用透明導電性膜を形成する工程では、非晶質状態の前記保護用透明導電性膜を成膜し、
   前記絶縁膜を形成する工程では、前記絶縁膜成膜時の基板加熱温度によって前記保護用透明導電性膜が結晶化される請求項５に記載の表示パネルの製造方法。
7. 前記保護用透明導電性膜は、酸化インジウムと酸化スズを含むＩＴＯ膜、又は酸化インジウムと酸化亜鉛を含むＩＺＯ膜である請求項５又は６に記載の表示パネルの製造方法。
8. 前記保護用透明導電性膜を形成する工程では、弱酸のエッチング液を用いて、前記保護用透明導電性膜と前記金属薄膜とを一括でウェットエッチングする請求項５乃至７のいずれかに記載の表示パネル。
9. 前記透明導電性膜を形成する工程では、シュウ酸を主成分とするエッチング液によって前記透明導電性膜をウェットエッチングする請求項５乃至８のいずれかに記載の表示パネル。

Images