WO2013076940A1 - アクティブマトリクス基板及び液晶表示装置 - Google Patents

アクティブマトリクス基板及び液晶表示装置 Download PDF

Info

Publication number
WO2013076940A1
WO2013076940A1 PCT/JP2012/007354 JP2012007354W WO2013076940A1 WO 2013076940 A1 WO2013076940 A1 WO 2013076940A1 JP 2012007354 W JP2012007354 W JP 2012007354W WO 2013076940 A1 WO2013076940 A1 WO 2013076940A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
film
active matrix
matrix substrate
insulating film
Prior art date
Application number
PCT/JP2012/007354
Other languages
English (en)
French (fr)
Inventor
大輔 布施
真裕 加藤
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Publication of WO2013076940A1 publication Critical patent/WO2013076940A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects

Definitions

  • the present invention relates to an active matrix substrate and a liquid crystal display device.
  • a liquid crystal display device includes an active matrix substrate on which a plurality of thin film transistors (hereinafter also referred to as “TFTs”) and a plurality of pixel electrodes are formed corresponding to each pixel, and a common electrode provided on the entire surface of the substrate. And a liquid crystal layer sandwiched between the substrates.
  • the active matrix substrate includes a first conductive film including a gate electrode on an insulating substrate, a second conductive film including a gate insulating film, a semiconductor layer, a source electrode, and the like, a third conductive film including an interlayer insulating film, a pixel electrode, and the like.
  • it has the structure laminated
  • a frame-like region at the outer peripheral edge is a non-display region, and a region surrounded by the non-display region is a display region.
  • a plurality of gate signal lines extending in parallel with each other are formed by the first conductive film, and a plurality of gate signal lines are extended in parallel so as to be sandwiched between two adjacent gate signal lines.
  • a storage capacitor wiring is formed.
  • the second conductive film forms a plurality of source signal lines that are orthogonal to the plurality of gate signal lines and extend in parallel with each other.
  • Each gate signal line, storage capacitor line, and source signal line are led out to a non-display area by lead lines and connected to a plurality of terminals provided in the non-display area.
  • the source signal line is drawn out to the non-display area and connected to the wiring made of the first conductive film, or the storage capacitor line is drawn to the non-display area and connected to the storage capacity trunk wiring made of the second conductive film.
  • FIG. 23 is a cross-sectional view taken along the line XXIII-XXIII in FIG.
  • the first wiring 112d made of the first conductive film, the gate insulating film 113, the etch stopper film 114t, the second wiring 115c made of the second conductive film, the passivation film 116, and the organic interlayer insulation are formed on the insulating substrate 111.
  • a film 117 and a connection electrode 118t made of a transparent conductive film are stacked.
  • the end 112dt of the first wiring 112d and the end 115ct of the second wiring 115c are arranged so as to overlap each other.
  • Each of the first wiring end portion 112dt and the second wiring end portion 115ct has a substantially rectangular shape.
  • An opening 115 cta is formed in the second wiring end 115 ct.
  • the opening 115 cta is formed in a U shape in which one side of the rectangular shape is recessed inward in the middle.
  • a contact hole 117c is formed in the organic interlayer insulating film 117 so as to correspond to the rectangular shape of the opening 115cta of the second wiring end 115ct.
  • the contact hole 117c is positioned so as to overlap with a region recessed inward on a part of one side constituting the rectangular shape in the opening 115cta of the second wiring end 115ct in plan view. Note that a region where the second wiring end 115ct is present is indicated by hatching in FIG.
  • the etch stopper film 114t is provided slightly larger than a region recessed inside a part of one side constituting the rectangular shape of the second wiring end portion 115ct.
  • the etch stopper film 114t functions as an etch stopper for the gate insulating film 113.
  • the gate insulating film 113 and the passivation film 116 are etched away in the region where the etch stopper film 114t does not exist, and the first wiring end 112dt and the second wiring end 115ct are formed. Exposed.
  • a connection electrode 118t is provided so as to cover the surface of the contact hole 117c.
  • the first wiring end 112dt and the second wiring end 115ct can be electrically connected via the connection electrode 118t.
  • the opening 115cta of the second wiring end 115ct is provided in a U shape, the length of the boundary line of the second wiring end 115ct in the region of the contact hole 117c is increased. For this reason, the risk that the connection electrode 118t is disconnected at the boundary portion of the second electrode end portion 115ct and is disconnected can be reduced.
  • the etch stopper film 114t is provided slightly larger than a region recessed inside a part of one side constituting the rectangular shape of the second wiring end portion 115ct, the boundary of the second wiring end portion 115ct is formed. The level difference in the portion can be reduced, and the risk that the connection electrode 118t is disconnected at the boundary portion of the second electrode end portion 115ct and is disconnected can be reduced.
  • the first conductive film 112 including the first wiring 112d and the like on the insulating substrate 111, the gate insulating film 113, the etch stopper film 114t, the second wiring 115c and the like are included.
  • Two conductive films 115 are sequentially stacked.
  • a passivation film 116 and an organic interlayer insulating film 117 are laminated so as to cover the entire surface of the substrate.
  • the film thickness a (see FIG. 24) of the organic interlayer insulating film 117 is the second wiring end 115 ct. It becomes thicker than the film thickness b (see FIG. 24) of the portion where there is.
  • an exposure process is performed at 100 mJ / cm 2 .
  • an organic insulating film residue 117b is generated due to insufficient exposure (see FIG. 25), and the passivation film 116 is covered. Therefore, even if dry etching is performed to etch the passivation film 116 and the gate insulating film 113 formed of an inorganic insulating material, as shown in FIG. 26, the residue 117b remains in a region where the organic insulating film residue 117b exists. It becomes an etch stopper and the first wiring end 112dt cannot be exposed to the contact hole 117c. Even if the connection electrode 118t is provided so as to cover the surface of the contact hole 117c as shown in FIG. 27, the first wiring end 112dt and the connection electrode 118t are insulated from each other. Contact failure occurs with the second wiring 115c.
  • the present invention eliminates a contact failure between the first wiring and the second wiring.
  • the purpose is to suppress.
  • An active matrix substrate of the present invention that solves the above problems is provided on an insulating substrate, a first wiring disposed on the insulating substrate, and on the insulating substrate and the first wiring.
  • the second insulating film is electrically connected to the first wiring and the second wiring.
  • a contact hole is formed, and a connection electrode is provided so as to cover the contact hole.
  • the first wiring is positioned in the second opening, and a contact portion that contacts the connection electrode is formed. It is characterized by having.
  • the second insulating film when the second insulating film is formed on the first insulating film and the second wiring in the manufacturing process of the active matrix substrate, the first opening is formed in the first wiring. Therefore, the thickness of the second insulating film is thinner than when the first wiring is provided on the entire surface. That is, the organic insulating film can be made nearly flat. Therefore, in the step of forming the contact hole in the second insulating film, even if the region where the contact hole is to be formed is exposed with uniform output, the remaining film of the organic insulating film on the first wiring Is suppressed from occurring.
  • the first insulating film on the first wiring is removed. It can be removed satisfactorily. As a result, the first wiring is reliably exposed on the surface of the contact hole, so that the contact between the connection electrode provided on the surface of the contact hole and the first wiring becomes good, and the first wiring and the second wiring Contact failure with the wiring is suppressed.
  • the first wiring has a pair of the first openings so as to be adjacent to each other through the contact portion, and the first wiring and the second wiring overlap.
  • the second wiring is preferably positioned on the inner side of the region in which the pair of first openings and the contact portion are provided.
  • a 1st wiring has a pair of 1st opening part and a contact part, and a pair of 1st opening part and a 1st wiring part in the area
  • the active matrix substrate of the present invention has a display region and a non-display region positioned at the outer peripheral edge of the substrate so as to surround the display region, and the first wiring and the second wiring overlap each other.
  • the region is suitable when provided in the non-display region.
  • the source signal line, the gate signal line, and the like in the display area are drawn out to the non-display area, and the first wiring and the second wiring are connected to switch the wiring. This increases the degree of freedom in wiring design.
  • the first wiring and the second wiring are suitable when the film thickness is equal.
  • the first wiring and the second wiring when the first wiring and the second wiring are provided so as not to overlap with each other, the first wiring and the second wiring have the same film thickness.
  • the difference between the film thickness of the second insulating film above the wiring and the film thickness of the second insulating film above the second wiring can be reduced.
  • the liquid crystal display device of the present invention comprises the active matrix substrate of the present invention, a counter substrate disposed to face the active matrix substrate, and a liquid crystal layer provided between the active matrix substrate and the counter substrate. Prepare.
  • the first wiring when the second insulating film is formed on the first insulating film and the second wiring in the manufacturing process of the active matrix substrate, the first wiring includes Since the first opening is formed, the thickness of the second insulating film is thinner than when the first wiring is provided on the entire surface. Therefore, the first insulating film on the first wiring can be removed satisfactorily, and the first wiring is reliably exposed in the contact hole, so that the connection electrode provided on the surface of the contact hole and the first The contact with the first wiring becomes good, and the contact failure between the first wiring and the second wiring is suppressed.
  • FIG. 1 is a schematic plan view of the liquid crystal display device according to the first embodiment.
  • 2 is a cross-sectional view taken along line II-II in FIG.
  • FIG. 3 is a schematic plan view of the active matrix substrate according to the first embodiment.
  • FIG. 4 is a plan view of the first wiring connection region of the first embodiment.
  • FIG. 5 is a cross-sectional view taken along line VV in FIG.
  • FIG. 6 is a plan view of the second and third wiring connection regions of the first embodiment.
  • FIG. 7 is a flowchart showing the method for manufacturing the active matrix substrate according to the first embodiment.
  • FIG. 8 is an explanatory diagram of the manufacturing method of the active matrix substrate according to the first embodiment.
  • FIG. 9 is an explanatory diagram of the manufacturing method of the active matrix substrate according to the first embodiment.
  • FIG. 10 is an explanatory diagram of the manufacturing method of the active matrix substrate according to the first embodiment.
  • FIG. 11 is an explanatory diagram of the manufacturing method of the active matrix substrate according to the first embodiment.
  • FIG. 12 is an explanatory diagram of the manufacturing method of the active matrix substrate according to the first embodiment.
  • FIG. 13 is an explanatory diagram of the manufacturing method of the active matrix substrate according to the first embodiment.
  • FIG. 14 is a diagram corresponding to FIG. 4 of the first modification of the first embodiment.
  • FIG. 15 is a cross-sectional view taken along line XV-XV in FIG.
  • FIG. 16 is a diagram corresponding to FIG. 11 of the first modification of the first embodiment.
  • FIG. 17 is a diagram corresponding to FIG. 4 of the second modification of the first embodiment.
  • FIG. 18 is a cross-sectional view taken along line XVIII-XVIII in FIG.
  • FIG. 19 is a diagram corresponding to FIG. 4 of the third modification of the first embodiment.
  • 20 is a cross-sectional view taken along line XX-XX in FIG.
  • FIG. 21 is a diagram corresponding to FIG. 5 of the fourth modification of the first embodiment.
  • FIG. 22 is a diagram corresponding to FIG. 4 of a conventional active matrix substrate.
  • 23 is a cross-sectional view taken along line XXIII-XXIII in FIG.
  • FIG. 24 is an explanatory diagram of problems in the manufacturing process of the conventional active matrix substrate.
  • FIG. 25 is an explanatory diagram of problems in the manufacturing process of the conventional active matrix substrate.
  • FIG. 26 is an explanatory diagram of problems in the manufacturing process of the conventional active matrix substrate.
  • FIG. 27 is an explanatory diagram of problems in the manufacturing process of the conventional active matrix substrate.
  • Embodiment 1 In the present embodiment, a liquid crystal display device including an active matrix substrate 10 will be described as an example of a display device.
  • FIG. 1 is a plan view showing an external appearance of a main part of the liquid crystal display device according to the first embodiment.
  • FIG. 2 is a cross-sectional view showing a main part structure of the liquid crystal display device including a cross section taken along line II-II in FIG.
  • the liquid crystal display device includes a liquid crystal display panel 1 and a backlight unit (not shown) that is a lighting device disposed to face the liquid crystal display panel 1.
  • an active matrix substrate 10 and a counter substrate 20 are arranged to face each other. Both substrates 10 and 20 are sealed with a sealing material 30 provided in a frame shape at the peripheral edge of the substrate, and a liquid crystal layer 40 is provided in a region surrounded by the sealing material 30.
  • the inner side of the frame-shaped region where the sealing material 30 is provided is a display region D for displaying an image.
  • a display region D for displaying an image.
  • the display area D a plurality of pixels (not shown) arranged in a matrix are formed.
  • the frame-shaped area outside the display area D is a non-display area F in which image display is not performed.
  • a plurality of terminals 19 are formed in the non-display area F, and a driver chip (not shown) for driving the liquid crystal display panel 1 is mounted.
  • FIG. 3 is a schematic plan view of the active matrix substrate 10.
  • the active matrix substrate 10 includes a first conductive film including a gate signal line 12a, a first insulating film 13 (gate insulating film 13), a semiconductor film, and a source signal line 15a on an insulating substrate 11 (see FIG. 5).
  • the second conductive film including the passivation film 16 (see FIG. 5), the second insulating film 17 (the organic interlayer insulating film 17, refer to FIG. 5), and the third conductive film including the pixel electrode (not shown) are sequentially stacked. Having a configuration.
  • the configuration indicated by the 12th reference numeral such as reference numerals 12a and 12b is a configuration formed of the same conductive film as the gate signal line 12a, and is hereinafter collectively referred to as "first conductive film 12".
  • first conductive film 12 In some cases (however, excluding “first openings 12dtb, 12etb” used below).
  • the reference numeral 15a, 15b and the like in the fifteenth order indicate a structure formed of the same conductive film as the source signal line 15a, and may hereinafter be collectively referred to as "second conductive film 15" ( However, “second openings 15 cta, 15 dta, 15 eta” used below are excluded).
  • the active matrix substrate 10 has a large number of gate signal lines 12a arranged in parallel with each other.
  • the storage capacitor line 12b is arranged in parallel with the gate signal line 12a so as to be sandwiched between the adjacent gate signal lines 12a.
  • a large number of source signal lines 15a are arranged in parallel to each other in a direction intersecting with the gate signal line 12a and the storage capacitor line 12b.
  • TFTs are formed at portions where the gate signal line 12a and the source signal line 15a intersect.
  • a pixel is formed corresponding to each TFT, and a pixel electrode (not shown) is formed on the organic interlayer insulating film 17 so as to be connected to the drain electrode (not shown) of the TFT.
  • An alignment film (not shown) is formed on the surface of the active matrix substrate 10 on the liquid crystal layer 40 side.
  • Each of the gate signal lines 12 a is led out to the non-display area F by the lead line 12 c and connected to each terminal 19.
  • the gate signal line 12a has a function of supplying a control signal to the TFT.
  • Each of the retention capacitor lines 12b is led out to the non-display area F by the lead line 12d, and is connected to the retention capacitor trunk line 15c in the first wiring connection area A1.
  • the storage capacitor trunk line 15 c is formed of the same second conductive film as the source signal line 15 a and is connected to the terminal 19.
  • the storage capacitor line 12b has a function of applying a predetermined voltage to the auxiliary capacitor formed in each pixel.
  • Each of the source signal lines 15a is led out to the non-display area F by the lead line 15c and connected to the wiring 12e made of the first conductive film in the second wiring connection area A2.
  • the wiring 12e is again connected to the wiring 15e made of the second conductive film in the third wiring connection region A3, and the wiring 15e is connected to the terminal 19, respectively.
  • the source signal line 15a has a function of supplying a data signal to the TFT.
  • FIG. 4 is an enlarged plan view showing the first wiring connection region A1 of FIG. 3, and FIG. 5 is a cross-sectional view taken along line VV of FIG.
  • the end portion 12dt of the lead line 12d and the end portion 15ct of the storage capacitor trunk line 15c are arranged so as to overlap each other.
  • the first wiring connection region A1 is located not in the end of the storage capacitor trunk wiring 15c but in the middle, but here the storage capacitor trunk wiring 15c is partially branched for connection to the lead line 12d. Therefore, the term “end 15ct” is used in the meaning of the end in the branched structure.
  • the lead line end portion 12dt and the storage capacitor trunk wiring end portion 15ct each have a substantially rectangular shape.
  • region where leader line edge part 12dt exists is shown by the oblique line in FIG.
  • the lead wire end portion 12dt and the storage capacitor trunk wiring end portion 15ct are positioned so as to partially overlap in plan view.
  • “overlapping” in this specification means overlapping with respect to the lead line end portion 12dt including the opening and the storage capacitor trunk wiring end portion 15ct, and the conductive film constituting each wiring.
  • the present invention is not limited to the meaning that the regions in which the actual exists overlap.
  • a first opening portion 12dtb is formed in the lead line end portion 12dt in an overlapping region with the storage capacitor trunk wiring end portion 15ct.
  • the first opening 12dtb has a rectangular shape with a peripheral edge of the opening having a frame shape.
  • a second opening 15 cta is formed in the storage capacitor trunk wiring end 15 ct.
  • the second opening 15cta is formed in a U-shape in which one side of the rectangular shape is recessed inward in the middle, and the peripheral edge of the opening has a frame shape.
  • the frame-shaped part of the opening peripheral edge of the second opening 15cta in the storage capacitor main line end 15ct is positioned inside the first opening 12dtb, and is formed between the lead line end 12dt and the storage capacitor main line end 15ct. It arrange
  • the second opening 15cta is formed so as to overlap the first opening 12dtb. Specifically, here, the region where the second opening 15 cta is formed is included in the region where the first opening 12 dtb is formed.
  • a part of the lead wire end portion 12dt constitutes a contact portion 12dtc formed integrally with the opening peripheral edge portion of the first opening portion 12dtb in the first opening portion 12dtb.
  • the main part of the contact part 12dtc is arranged in an overlapping region of the first opening part 12dtb and the second opening part 15cta.
  • the contact portion 12dtc is formed so as to cross the first opening portion 12dtb, and is continuous with the opening peripheral edge portion at one end side and the other end side thereof.
  • the lead wire end portion 12dt has a pair of first opening portions 12dtb provided adjacent to each other via the contact portion 12dtc, as shown in FIG.
  • the storage capacitor main line end 15ct is positioned inside the region where the pair of first openings 12dtb and the contact portion 12dtc are provided.
  • a contact hole 17c is formed corresponding to the rectangular shape of the second opening 15cta of the storage capacitor trunk wiring end 15ct.
  • the contact hole 17c is positioned so as to overlap with a region recessed in a part of one side of the rectangular shape of the second opening 15cta of the storage capacitor trunk wiring end 15ct in plan view.
  • the contact hole 17c is formed so that a part of the contact portion 12dtc and the storage capacitor trunk wiring end portion 15ct in the lead wire end portion 12dt is exposed.
  • the etch stopper film 14t is the same N + amorphous silicon film as the semiconductor film, and is provided slightly larger than a region recessed inside a part of one side constituting the rectangular shape of the storage capacitor trunk wiring end portion 15ct.
  • the etch stopper film 14t functions as an etch stopper for the gate insulating film 13.
  • connection electrode 18t is formed of the same material as the pixel electrode. Since the contact portion 12dtc of the lead wire end portion 12dt is exposed in the contact hole 17c, the lead wire 12d and the connection electrode 18t are electrically connected. Further, since a part of the storage capacitor trunk wiring end 15ct is exposed in the contact hole 17c, the storage capacitor trunk wiring 15c and the connection electrode 18t are electrically connected. Therefore, the lead line 12d and the storage capacitor trunk line 15c are electrically connected via the connection electrode 18t.
  • FIG. 6 is an enlarged plan view showing the second wiring connection region A2 and the third wiring connection region A3 of FIG.
  • the wiring connection structure in the second wiring connection region A2 and the third wiring connection region A3 has the same structure as that of the first wiring connection region A1.
  • a rectangular first opening 12etb is formed at the end 12et of the wiring 12e made of the first conductive film, and is made of the second conductive film.
  • a U-shaped second opening 15dta that partially overlaps the first opening 12etb is formed at the end 15dt of the lead line 15d.
  • a contact portion 12etc is formed in which at least a part of the end portion 12et of the wiring 12e is positioned in an overlapping region of the first opening portion 12etb and the second opening portion 15dta. Further, in the third wiring connection region A3, a rectangular first opening 12etb is formed at the end 12et of the wiring 12e made of the first conductive film, and the first opening 12etb of the wiring 15e made of the second conductive film is formed at the first end. A U-shaped second opening 15eta that partially overlaps the opening 12etb is formed. A contact portion 12etc is formed in which at least a part of the end portion 12et of the wiring 12e is positioned in an overlapping region of the first opening portion 12etb and the second opening portion 15eta.
  • the counter substrate 20 has a color filter (not shown), a black matrix (not shown) and the like formed on an insulating substrate (not shown), and a common electrode (not shown) is provided on the entire surface of the substrate so as to cover them. Yes.
  • An alignment film (not shown) is formed on the surface of the counter substrate 20 on the liquid crystal layer 40 side.
  • the sealing material 30 is made of, for example, an ultraviolet curable epoxy resin.
  • the liquid crystal layer 40 is made of, for example, nematic liquid crystal.
  • first to third wiring connection regions A1, A2, and A3 have been described.
  • the structure of the present invention can also be applied to the wiring connection region.
  • a first conductive film 12 made of, for example, an aluminum film having a thickness of 0.5 ⁇ m is formed on an insulating substrate 11 such as a glass substrate, and patterned to form a gate in the display region.
  • the lead lines 12c and 12d, the wiring 12e, and the like are formed in the non-display region, such as the electrode, the gate signal line 12a, and the storage capacitor wiring 12b.
  • patterning is performed so that a rectangular first opening 12dtb and a contact portion 12dtc crossing the first opening 12dtb are formed at the end 12dt of the lead line 12d. .
  • step S ⁇ b> 2 a SiN film having a thickness of, for example, 0.6 ⁇ m is formed on the entire surface of the substrate using a CVD method or the like, thereby forming the gate insulating film 13.
  • step S3 after forming a semiconductor film with an N + amorphous silicon film, patterning is performed so that a predetermined layout is obtained.
  • an etch stopper film 14t as an etch stopper is formed in the first wiring connection region A1.
  • the second conductive film 15 is formed with a 0.4 ⁇ m-thick laminated film made of a titanium film and an upper aluminum film by using, for example, a sputtering method, and then patterned to form a display region.
  • the source electrode, the drain electrode, the source signal line 15a, etc. are formed in the non-display region, as shown in FIG. 10, the storage capacitor trunk line 15c, the lead line 15d, the line 15e, etc. are formed.
  • the first conductive film 12 and the second conductive film 15 preferably have the same film thickness.
  • step S5 a SiN film having a film thickness of, for example, 0.2 ⁇ m is formed on the entire surface of the substrate by using a CVD method or the like, thereby forming a passivation film 16.
  • step S 6 as shown in FIG. 11, an acrylic resin film having a film thickness of 4.6 ⁇ m, for example, is applied to form the organic interlayer insulating film 17.
  • the viscosity of the organic interlayer insulating film 17 used here is preferably 10 mPa / s (10 cP) or less from the viewpoint of leveling, for example, about 8 mPa / s (8 cP).
  • the organic layer formed on the contact layer 12dtc is formed.
  • the thickness a1 (see FIG. 11) of the insulating film 17 is thinner than when the first opening 12dtb is not present.
  • the thickness of the lead wiring 12d is 0.5 ⁇ m
  • the thickness of the gate insulating film 13 is 0.6 ⁇ m
  • the viscosity of the material of the organic interlayer insulating film 17 is 8 mPa / s (8 cP)
  • the film thickness a see FIG.
  • the film thickness a1 of the organic interlayer insulating film 17 in the contact portion 12dtc portion is 4. .35 ⁇ m
  • the film thickness c1 (see FIG. 11) in the first opening 12dtb is 4.85 ⁇ m. That is, the film thickness is reduced by 5.4% in the region of the contact portion 12dtc.
  • a contact hole 17c is formed in the organic interlayer insulating film 17, as shown in FIG.
  • the exposure process is performed with a uniform exposure amount (for example, 100 mJ / cm 2 ) on the region to be etched.
  • the organic insulating film remains in the region where the contact portion 12dtc is not provided in the first opening portion 12dtb, but the upper layer of the contact portion 12dtc in the lead line end portion 12dt is formed as described above. Since the film thickness a1 (see FIG. 11) of the insulating film 17 is thin, the difference from the film thickness b1 (see FIG. 11) of the organic interlayer insulating film 17 in the upper layer of the storage capacitor trunk wiring end portion 15ct becomes small. Yes. Therefore, the organic interlayer insulating film 17 can be uniformly exposed, and no organic insulating film remains.
  • step S8 dry etching is performed to remove the inorganic insulating material forming the passivation film 16 and the gate insulating film 13 in the region where the contact hole 17c is provided, as shown in FIG. At this time, since the portions where the etch stopper film 14t and the organic interlayer insulating film 17 are formed function as an etch stopper, the passivation film 16 and the gate insulating film 13 are not removed.
  • the film thickness of the organic interlayer insulating film 17 is increased by the lead line 12d, but the exposure at the time of forming the contact hole 17c is insufficient. Thus, even if the organic interlayer insulating film 17 remains, it does not cause a contact failure between the lead line 12d and the connection electrode 18t.
  • an ITO film having a film thickness of, for example, about 0.1 ⁇ m is formed by using, for example, a sputtering method so as to cover the surface of the contact hole 17c, and is patterned to form pixel electrodes in the display region.
  • a connection electrode 18t is formed in the first to third wiring connection regions A1 to A3.
  • the active matrix substrate 10 shown in FIG. 4 is formed.
  • the active matrix substrate 10 of the first embodiment when the organic interlayer insulating film 17 is formed in the manufacturing process of the active matrix substrate 10, the first wiring (leading line 12d, wiring 12e) made of the first insulating film is formed. Since the first opening 12dtb is formed in the organic interlayer insulating film 17, the thickness of the organic interlayer insulating film 17 is smaller than that in the case where the first wiring end portions 12dt and 12et have no opening. That is, the organic interlayer insulating film 17 can be made nearly flat.
  • the step of forming the contact hole 17c in the organic interlayer insulating film 17 even if the region where the contact hole 17c is to be formed is exposed with uniform output, the upper layers of the first wiring end portions 12dt and 12et are formed. It is possible to prevent the remaining of the organic interlayer insulating film 17 from occurring. Therefore, in the dry etching process of the passivation film 16 and the gate insulating film 13 that is performed after the process of forming the contact hole 17c in order to expose the first wirings 12d and 12e and the second wirings 15c, 15d, and 15e in the contact hole 17c. Thus, it is possible to satisfactorily remove the insulating film in the upper layer of the first wiring end portions 12dt and 12et.
  • the first wiring end portions 12dt and 12et are surely exposed in the contact hole 17c, so that the contact between the connection electrode 18t provided on the surface of the contact hole 17c and the first wirings 12d and 12e is good.
  • contact failure between the first wirings 12d, 12e and the second wirings 15c, 15d, 15e is suppressed.
  • the contact failure between the first wiring end portions 12dt and 12et and the second wiring end portions 15ct, 15dt and 15et in the first to third wiring connection regions A1 to A3 is suppressed.
  • the active matrix substrate 10 By providing the active matrix substrate 10, a high-performance liquid crystal display device in which generation of line defects due to contact failure in the source signal lines and the lead lines of the gate signal lines can be suppressed.
  • the etch stopper film 14t is provided in a layer below the storage capacitor trunk line end 15ct, slightly larger than a region recessed inside one side of the rectangular shape of the storage capacitor trunk line end 15ct.
  • the present invention is not limited to this.
  • the etch stopper film 14 t is provided in two parts so as to sandwich an indented region inside one side that forms the rectangular shape of the storage capacitor trunk wiring end 15 ct. It may be done. At this time, the etch stopper film 14t does not exist in the cross-sectional view taken along the line XV-XV in FIG.
  • FIG. 16 shows a cross section after the organic interlayer insulating film 17 is applied and before the contact hole 17c is formed in the manufacturing process of the active matrix substrate 10.
  • the film thickness a2 (see FIG. 16) of the organic interlayer insulating film 17 on the contact portion 12dtc and the film thickness b2 on the storage capacitor trunk wiring end portion 15ct (see FIG. 16) corresponding to the absence of the etch stopper film 14t. ) Becomes smaller. Therefore, the organic interlayer insulating film 17 can be flattened as compared with the case where the etch stopper film 14t is formed (see FIG. 11), and as a result, the storage capacitor main wiring end portion 15ct and the lead are extracted more effectively. Contact failure with the line end portion 12dt is suppressed.
  • a configuration in which the etch stopper film 14t is not completely provided in the first wiring connection region A1 may be employed.
  • This configuration is suitable when the risk of the disconnection of the connection electrode 18t occurring at the boundary portion of the storage capacitor main line end 15ct is low. Specifically, it is suitable when the contact hole 17c provided in the organic interlayer insulating film 17 is not steeply tapered (see FIG. 18) or when the film thickness of the storage capacitor trunk wiring end 15ct is thin.
  • the wiring connection structure of the active matrix substrate 10 of the present invention is not limited to the wiring layout shown in the first embodiment and the first and second modifications.
  • the contact portion 12dtc of the lead wire end portion 12dt may be formed so as to cross the center of the first opening portion 12dtb.
  • the contact portion 12dtc is formed so as to cross the first opening portion 12dtb of the lead wire end portion 12dt.
  • the contact portion 12dtc is formed at least in one place. What is necessary is just to be connected with the opening peripheral part of 1 opening part 12dtb.
  • the contact portion 12dtc is formed so as to cross the first opening portion 12dtb.
  • the TFT semiconductor film of the active matrix substrate 10 is described as being formed of an N + amorphous silicon semiconductor film.
  • the semiconductor film may be formed of an oxide semiconductor film.
  • the oxide semiconductor film include a Zn—O based semiconductor (ZnO), an In—Ga—Zn—O based semiconductor (IGZO), an In—Zn—O based semiconductor (IZO), and a Zn—Ti—O based semiconductor (ZTO).
  • ZnO Zn—O based semiconductor
  • IGZO In—Ga—Zn—O based semiconductor
  • IZO In—Zn—O based semiconductor
  • ZTO Zn—Ti—O based semiconductor
  • a film made of Note that the oxide semiconductor film is covered with a protective film such as a SiO 2 film.
  • the etch stopper film 14t in the first to third wiring connection regions A1 to A3 is the same as the protective film covering the oxide semiconductor film as shown in FIG. A SiO 2 film made of a material is used.
  • the oxide semiconductor film can be formed as follows. First, an In—Ga—Zn—O-based semiconductor (IGZO) film having a thickness of, for example, 30 to 300 nm is formed on the gate insulating film 13 by sputtering. Thereafter, a resist mask that covers a predetermined region of the IGZO film is formed by photolithography, and a portion of the IGZO film that is not covered with the resist mask is removed by wet etching. Thereafter, the resist mask is peeled off to obtain an island-shaped oxide semiconductor film. Note that an oxide semiconductor film may be formed using another oxide semiconductor instead of the IGZO film.
  • IGZO In—Ga—Zn—O-based semiconductor
  • the liquid crystal display device including the active matrix substrate 10 of the present invention has been described.
  • the active matrix substrate 10 of the present invention is not limited to the liquid crystal display device, for example, an organic You may use for EL display apparatus, an inorganic EL display apparatus, an electrophoretic display apparatus, a plasma display (PD (plasma
  • the present invention is useful for an active matrix substrate and a liquid crystal display device.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

　第１の配線（１２ｄ）は、第２の配線（１５ｃ）との重複領域に第１の開口部（１２ｄｔｂ）を有し、第２の配線（１５ｃ）は、第１の配線（１２ｄ）との重複領域に少なくとも一部が第１の開口部（１２ｄｔｂ）と重なる第２の開口部（１５ｃｔａ）を有し、第２の絶縁膜には、第１の配線（１２ｄ）と第２の配線（１５ｃ）とを接続するコンタクトホール（１７ｃ）が形成され、コンタクトホール（１７ｃ）を覆うように接続電極（１８ｔ）が設けられ、第１の配線（１２ｄ）は、第２の開口部（１５ｃｔａ）に位置付けられて、接続電極（１８ｔ）と接触するコンタクト部（１２ｄｔｃ）を有している。

Description

アクティブマトリクス基板及び液晶表示装置
　本発明は、アクティブマトリクス基板及び液晶表示装置に関する。
　液晶表示装置は、一般に、各画素に対応して複数の薄膜トランジスタ（ThinFilm Transistor：以下「ＴＦＴ」とも称する。）及び複数の画素電極が形成されたアクティブマトリクス基板と、基板全面に共通電極が設けられた対向基板と、両基板間に挟持された液晶層と、で形成されている。アクティブマトリクス基板は、絶縁性基板上にゲート電極等を含む第１導電膜、ゲート絶縁膜、半導体層、ソース電極等を含む第２導電膜、層間絶縁膜、画素電極等を含む第３導電膜が、所定のレイアウトで積層形成された構成を有する。
　近年、アクティブマトリクス基板の配線を保護する層間絶縁膜の材料として、製造プロセスの短縮化のため、真空蒸着法で形成する窒化ケイ素等の無機絶縁材料ではなく、ウェットプロセスで容易に形成可能な感光性有機樹脂が注目されている（例えば、特許文献１参照）。
特開２０１１－８１３０２号公報
　アクティブマトリクス基板は、外周縁部の枠状の領域が非表示領域、非表示領域に囲まれた領域が表示領域となっている。そして、表示領域においては、第１導電膜により、互いに並行して延びる複数のゲート信号線が形成され、隣接する２本のゲート信号線に挟まれるようにして互いに並行して延びるように複数の保持容量配線が形成されている。また、第２導電膜により、複数のゲート信号線と直交すると共に互いに並行して延びる複数のソース信号線が形成されている。各ゲート信号線、保持容量配線及びソース信号線は、引き出し線で非表示領域に引き出され、非表示領域に設けられた複数の端子にそれぞれ接続されている。
　ところで、ソース信号線を非表示領域に引き出して第１導電膜からなる配線に接続したり、保持容量配線を非表示領域に引き出して第２導電膜からなる保持容量幹配線に接続したりするなど、非表示領域において第１導電膜からなる第１の配線と第２導電膜からなる第２の配線とを接続することがある。図２２は、第１の配線１１２ｄと第２の配線１１５ｃの配線接続領域Ａを示す平面図であり、図２３は、図２２のXXIII－XXIII線における断面図である。ここでは、絶縁性基板１１１上に第１導電膜からなる第１の配線１１２ｄ、ゲート絶縁膜１１３、エッチストッパ膜１１４ｔ，第２導電膜からなる第２の配線１１５ｃ、パッシベーション膜１１６，有機層間絶縁膜１１７，及び透明導電膜からなる接続電極１１８ｔが積層されている。
　配線接続領域Ａにおいては、図２２に示すように、第１の配線１１２ｄの端部１１２ｄｔと第２の配線１１５ｃの端部１１５ｃｔとが重なるように配置されている。第１の配線端部１１２ｄｔ及び第２の配線端部１１５ｃｔは、それぞれ略矩形形状である。第２の配線端部１１５ｃｔには、開口部１１５ｃｔａが形成されている。開口部１１５ｃｔａは、矩形形状のうち一辺が中途部において内側に凹んだＵ字状に形成されている。有機層間絶縁膜１１７には、第２の配線端部１１５ｃｔの開口部１１５ｃｔａの矩形形状に対応して、コンタクトホール１１７ｃが形成されている。コンタクトホール１１７ｃは、第２の配線端部１１５ｃｔの開口部１１５ｃｔａのうち矩形形状を構成する一辺の一部内側に凹んだ領域と平面視で重なるように位置付けられている。なお、第２の配線端部１１５ｃｔが存在する領域を図２２において斜線で示している。エッチストッパ膜１１４ｔは、第２の配線端部１１５ｃｔの矩形形状を構成する一辺の一部内側に凹んだ領域よりも一回り大きく設けられている。エッチストッパ膜１１４ｔは、ゲート絶縁膜１１３のエッチストッパとしての機能を有する。コンタクトホール１１７ｃが設けられた領域では、エッチストッパ膜１１４ｔが存在しない領域においてゲート絶縁膜１１３及びパッシベーション膜１１６はエッチング除去されており、第１の配線端部１１２ｄｔ、第２の配線端部１１５ｃｔが露出している。そして、このコンタクトホール１１７ｃの表面を覆うように、接続電極１１８ｔが設けられている。これにより、接続電極１１８ｔを介して第１の配線端部１１２ｄｔと第２の配線端部１１５ｃｔとを電気的に接続することができる。
　なお、第２の配線端部１１５ｃｔの開口部１１５ｃｔａがＵ字状に設けられているので、コンタクトホール１１７ｃの領域における第２の配線端部１１５ｃｔの境界線の長さが長くなっている。このため、接続電極１１８ｔが第２電極端部１１５ｃｔの境界部分で断切れして断線するリスクを低減することができる。また、エッチストッパ膜１１４ｔが第２の配線端部１１５ｃｔの矩形形状を構成する一辺の一部内側に凹んだ領域よりも一回り大きく設けられていることにより、第２の配線端部１１５ｃｔの境界部分における段差を小さくすることができ、接続電極１１８ｔが第２電極端部１１５ｃｔの境界部分で断切れして断線するリスクを低減することができる。
　しかしながら、上述のような配線接続構造において、第１の配線１１２ｄと第２の配線１１５ｃとの間でコンタクト不良の問題が起こる虞がある。このコンタクト不良の問題について、図２４～２７を用いて以下に説明する。
　アクティブマトリクス基板の製造工程においては、まず、絶縁性基板１１１上に第１の配線１１２ｄ等を含む第１導電膜１１２、ゲート絶縁膜１１３、エッチストッパ膜１１４ｔ、第２の配線１１５ｃ等を含む第２導電膜１１５を順に積層する。そして、基板全面を覆うようにパッシベーション膜１１６及び有機層間絶縁膜１１７を積層する。このとき、図２４に示すように、配線接続領域Ａにおける第２の配線端部１１５ｃｔの開口部１１５ｃｔａでは、有機層間絶縁膜１１７の膜厚ａ（図２４参照）は第２の配線端部１１５ｃｔが存在する部分の膜厚ｂ（図２４参照）よりも厚くなる。
　次いで、有機層間絶縁膜１１７にコンタクトホール１１７ｃを形成するため、例えば１００ｍＪ／ｃｍ２で露光処理を行う。このとき、膜厚ａの領域では、露光不足により有機絶縁膜の残渣１１７ｂが生じてしまい（図２５参照）、パッシベーション膜１１６を覆ってしまう。そのため、無機絶縁材料で形成されたパッシベーション膜１１６やゲート絶縁膜１１３をエッチングするためにドライエッチングを行っても、図２６に示すように、有機絶縁膜の残渣１１７ｂが存在する領域では残渣１１７ｂがエッチストッパとなってしまい、第１の配線端部１１２ｄｔをコンタクトホール１１７ｃに露出させることができない。そして、図２７に示すようにコンタクトホール１１７ｃの表面を覆うように接続電極１１８ｔを設けても、第１の配線端部１１２ｄｔと接続電極１１８ｔとが絶縁されているので、第１の配線１１２ｄと第２の配線１１５ｃとの間でコンタクト不良となる。
　本発明は、アクティブマトリクス基板の第１導電膜からなる第１の配線と第２導電膜からなる第２の配線との配線接続領域において、第１の配線と第２の配線とのコンタクト不良を抑制することを目的とする。
　上記の課題を解決する本発明のアクティブマトリクス基板は、絶縁性基板と、上記絶縁性基板上に配設された第１の配線と、上記絶縁性基板上及び上記第１の配線上に設けられた第１の絶縁膜と、上記第１の絶縁膜上に配設された第２の配線と、上記第１の絶縁膜上及び上記第２の配線上に設けられ、有機絶縁材料からなる第２の絶縁膜と、を備え、上記第１の配線と上記第２の配線とが平面視で重複するように位置付けられ、上記第１の配線は、上記第２の配線との重複する領域において第１の開口部を有し、上記第２の配線は、上記第１の配線との重複する領域において、少なくとも一部が上記第１の開口部と平面視で重なるように位置付けられた第２の開口部を有し、上記第２の絶縁膜には、上記第１の配線と上記第２の配線とを電気的に接続するコンタクトホールが形成され、上記コンタクトホールを覆うように接続電極が設けられ、上記第１の配線は、上記第２の開口部に位置付けられて、上記接続電極と接触するコンタクト部を有していることを特徴とする。
　上記の構成によれば、アクティブマトリクス基板の製造工程において、第１の絶縁膜及び第２の配線の上に第２の絶縁膜を成膜するとき、第１の配線には第１の開口部が形成されているので、第１の配線が全面に設けられている場合よりも第２の絶縁膜の膜厚が薄くなる。つまり、有機絶縁膜を平坦に近づけることができる。そのため、第２の絶縁膜にコンタクトホールを形成する工程では、コンタクトホールを形成しようとする領域に対して均一な出力で露光を行っても、第１の配線の上に有機絶縁膜の膜残りが生じるのが抑制される。従って、コンタクトホールに第１の配線及び第２の配線を露出するためにコンタクトホールの形成工程に次いで行う第１の絶縁膜のエッチング工程において、第１の配線の上の第１の絶縁膜を良好に除去することが可能となる。そして、結果として、コンタクトホール表面に第１の配線が確実に露出することにより、コンタクトホールの表面に設けられる接続電極と第１の配線とのコンタクトが良好となり、第１の配線と第２の配線とのコンタクト不良が抑制される。
　本発明のアクティブマトリクス基板では、上記第１の配線は、上記第１の開口部を上記コンタクト部を介して互いに隣り合うように一対有し、上記第１の配線と第２の配線との重複する領域において、上記第２配線は、上記一対の第１の開口部及び上記コンタクト部が設けられた領域よりも内側に位置付けられていることが好ましい。
　上記の構成によれば、第１の配線が一対の第１の開口部及びコンタクト部を有し、第１の配線と第２の配線との重複する領域において、一対の第１の開口部及びコンタクト部が設けられた領域よりも内側に第2配線が位置付けられているので、第１の配線と第２の配線との重複する領域において第１の配線と第２の配線との重なりを最小限に抑えることができる。そのため、第１の配線と第２の配線との重複する領域において、第２の絶縁膜を構成する有機絶縁膜の膜厚が均一となり、より確実に、第１の配線の上層に有機絶縁膜の膜残りが生じるのを抑制することができる。
　本発明のアクティブマトリクス基板では、表示領域と、該表示領域を囲うように基板外周縁部に位置付けられた非表示領域と、を有し、上記第１の配線と第２の配線との重複する領域は、上記非表示領域に設けられている場合に好適である。
　上記の構成によれば、表示領域におけるソース信号線やゲート信号線等を非表示領域に引き出して、第１の配線と第２の配線を接続して配線の切り替えを行うことにより、非表示領域における配線の設計の自由度が高まる。
　本発明のアクティブマトリクス基板では、上記第１の配線と上記第２の配線とは、膜厚が等しい場合に好適である。
　上記の構成によれば、第１の配線と第２の配線とが重ならないように設けられている場合には、第１の配線と第２の配線の膜厚が等しいことにより、第１の配線の上層の第２の絶縁膜の膜厚と、第２の配線の上層の第２の絶縁膜の膜厚の差を小さくすることができる。
　本発明の液晶表示装置は、本発明のアクティブマトリクス基板と、上記アクティブマトリクス基板に対向して配置された対向基板と、上記アクティブマトリクス基板と上記対向基板の間に設けられた液晶層と、を備える。
　本発明の構成のアクティブマトリクス基板によれば、アクティブマトリクス基板の製造工程において、第１の絶縁膜及び第２の配線の上に第２の絶縁膜を成膜するとき、第１の配線には第１の開口部が形成されているので、第１の配線が全面に設けられている場合よりも第２の絶縁膜の膜厚が薄くなる。そのため、第１の配線の上の第１の絶縁膜を良好に除去することが可能となり、コンタクトホールに第１の配線が確実に露出することにより、コンタクトホールの表面に設けられる接続電極と第１の配線とのコンタクトが良好となり、第１の配線と第２の配線とのコンタクト不良が抑制される。
図１は、実施形態１に係る液晶表示装置の概略平面図である。 図２は、図１のＩＩ－ＩＩ線における断面図である。 図３は、実施形態１に係るアクティブマトリクス基板の概略平面図である。 図４は、実施形態１の第１配線接続領域の平面図である。 図５は、図４のＶ－Ｖ線における断面図である。 図６は、実施形態１の第２、第３配線接続領域の平面図である。 図７は、実施形態１に係るアクティブマトリクス基板の製造方法を示すフローチャートである。 図８は、実施形態１に係るアクティブマトリクス基板の製造方法の説明図である。 図９は、実施形態１に係るアクティブマトリクス基板の製造方法の説明図である。 図１０は、実施形態１に係るアクティブマトリクス基板の製造方法の説明図である。 図１１は、実施形態１に係るアクティブマトリクス基板の製造方法の説明図である。 図１２は、実施形態１に係るアクティブマトリクス基板の製造方法の説明図である。 図１３は、実施形態１に係るアクティブマトリクス基板の製造方法の説明図である。 図１４は、実施形態１の変形例１の図４に相当する図である。 図１５は、図１４のXV－XV線における断面図である。 図１６は、実施形態１の変形例１の図１１に相当する図である。 図１７は、実施形態１の変形例２の図４に相当する図である。 図１８は、図１７のXVIII－XVIII線における断面図である。 図１９は、実施形態１の変形例３の図４に相当する図である。 図２０は、図１９のXX－XX線における断面図である。 図２１は、実施形態１の変形例４の図５に相当する図である。 図２２は、従来のアクティブマトリクス基板の図４に相当する図である。 図２３は、図２２のXXIII－XXIII線における断面図である。 図２４は、従来のアクティブマトリクス基板の製造工程における問題点の説明図である。 図２５は、従来のアクティブマトリクス基板の製造工程における問題点の説明図である。 図２６は、従来のアクティブマトリクス基板の製造工程における問題点の説明図である。 図２７は、従来のアクティブマトリクス基板の製造工程における問題点の説明図である。
　以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の実施形態に限定されるものではない。各実施形態において、同一又は対応する構成については同一の符号を用いている。
　　《実施形態１》
　本実施形態では、表示装置の例として、アクティブマトリクス基板１０を備えた液晶表示装置について説明する。
　　＜液晶表示装置＞
　図１は、本実施形態１の液晶表示装置の要部外観を示す平面図である。図２は、図１におけるＩＩ－ＩＩ線断面を含み、液晶表示装置の要部構造を示す断面図である。
　液晶表示装置は、液晶表示パネル１と、この液晶表示パネル１に対向して配置された照明装置であるバックライトユニット（不図示）とを有している。
　液晶表示パネル１は、図１及び２に示すように、アクティブマトリクス基板１０と対向基板２０とが対向配置されている。そして、両基板１０，２０は基板周縁部に枠状に設けられたシール材３０で封止され、シール材３０で囲まれた領域には液晶層４０が設けられている。
　液晶表示装置は、図３に示すように、シール材３０が設けられる枠形状の領域の内側が、画像の表示を行う表示領域Ｄとなっている。表示領域Ｄには、マトリクス状に配置された複数の画素（不図示）が形成されている。また、表示領域Ｄの外側の額縁状の領域は、画像表示を行わない非表示領域Ｆとなっている。非表示領域Ｆには複数の端子１９が形成され、液晶表示パネル１を駆動するためのドライバチップ（不図示）が実装されている。
　　（アクティブマトリクス基板）
　図３は、アクティブマトリクス基板１０の概略平面図である。
　アクティブマトリクス基板１０は、絶縁性基板１１（図５参照）上に、ゲート信号線１２ａを含む第１導電膜、第１の絶縁膜１３（ゲート絶縁膜１３）、半導体膜、ソース信号線１５ａを含む第２導電膜、パッシベーション膜１６（図５参照）、第２の絶縁膜１７（有機層間絶縁膜１７、図５参照）、画素電極（不図示）を含む第３導電膜が順に積層された構成を有する。なお、各図中において、参照符号１２ａ、１２ｂ等の１２番台で示す構成は、ゲート信号線１２ａと同一の導電膜で形成された構成を示し、以下、「第１導電膜１２」と総称することもある（但し、以下に用いる「第１開口部１２ｄｔｂ、１２ｅｔｂ」を除く）。同様に、参照符号１５ａ、１５ｂ等の１５番台で示す構成は、ソース信号線１５ａと同一の導電膜で形成された構成を示し、以下、「第２導電膜１５」と総称することもある（但し、以下に用いる「第２開口部１５ｃｔａ、１５ｄｔａ、１５ｅｔａ」を除く）。
　表示領域Ｄにおいて、アクティブマトリクス基板１０は、多数のゲート信号線１２ａが互いに並行して配設されている。そして、保持容量配線１２ｂが、隣り合うゲート信号線１２ａの間に挟まれるように、ゲート信号線１２ａと並行して配設されている。また、多数のソース信号線１５ａが、ゲート信号線１２ａ及び保持容量配線１２ｂと交差する方向に互いに並行して配設されている。ゲート信号線１２ａ及びソース信号線１５ａの交差する部分には、図示しないが、それぞれＴＦＴが形成されている。各ＴＦＴに対応して画素が構成され、ＴＦＴのドレイン電極（不図示）に接続されるように、有機層間絶縁膜１７の上層にそれぞれ画素電極（不図示）が形成されている。アクティブマトリクス基板１０の液晶層４０側表面には，配向膜（不図示）が形成されている。
　ゲート信号線１２ａのそれぞれは、引き出し線１２ｃによって非表示領域Ｆに引き出され、各端子１９に接続されている。ゲート信号線１２ａは、ＴＦＴに制御信号を与える機能を有する。
　保持容量配線１２ｂのそれぞれは、引き出し線１２ｄによって非表示領域Ｆに引き出され、第１配線接続領域Ａ１において保持容量幹配線１５ｃに接続されている。保持容量幹配線１５ｃはソース信号線１５ａと同じ第２導電膜で形成され、端子１９に接続されている。保持容量配線１２ｂは，各画素に形成される補助容量に所定の電圧を印加する機能を有する。
　ソース信号線１５ａのそれぞれは、引き出し線１５ｃによって非表示領域Ｆに引き出され、第２配線接続領域Ａ２において第１導電膜からなる配線１２ｅに接続されている。配線１２ｅは、第３配線接続領域Ａ３において、再び、第２導電膜からなる配線１５ｅに接続され、配線１５ｅは、それぞれ端子１９に接続されている。ソース信号線１５ａは、ＴＦＴにデータ信号を与える機能を有する。
　図４は、図３の第１配線接続領域Ａ１を拡大して示す平面図であり、図５は図４のＶ－Ｖ線における断面図である。
　第１配線接続領域Ａ１では、図４に示すように、引き出し線１２ｄの端部１２ｄｔと保持容量幹配線１５ｃの端部１５ｃｔとが重なるように配置されている。なお、第１配線接続領域Ａ１は保持容量幹配線１５ｃの端部ではなく中途部に位置しているが、ここでは、保持容量幹配線１５ｃが引き出し線１２ｄとの接続のために一部分岐しているので、分岐した構造における端部との意味において「端部１５ｃｔ」と称する。引き出し線端部１２ｄｔ及び保持容量幹配線端部１５ｃｔは、それぞれ略矩形形状である。なお、引き出し線端部１２ｄｔが存在する領域を図４において斜線で示している。
　引き出し線端部１２ｄｔと保持容量幹配線端部１５ｃｔとは、平面視で一部が重複するように位置付けられている。なお、本明細書における「重複する」とは、開口部を含んだ引き出し線端部１２ｄｔ、保持容量幹配線端部１５ｃｔについて重複していることを意味しており、各配線を構成する導電膜が実際に存在する領域が重なり合っているという意味に限定されない。引き出し線端部１２ｄｔには、保持容量幹配線端部１５ｃｔとの重複領域において、第１開口部１２ｄｔｂが形成されている。第１開口部１２ｄｔｂは、開口周縁部が枠状となるような矩形形状を有する。
　保持容量幹配線端部１５ｃｔには、第２開口部１５ｃｔａが形成されている。第２開口部１５ｃｔａは、矩形形状のうち一辺が中途部において内側に凹んだＵ字状に形成され、開口周縁部が枠状となっている。保持容量幹配線端部１５ｃｔのうち第２開口部１５ｃｔａの開口周縁部の枠状の部分は、第１開口部１２ｄｔｂの内側に位置付けられ、引き出し線端部１２ｄｔと保持容量幹配線端部１５ｃｔのそれぞれの枠状部分が重ならないように配置されている。また、第２開口部１５ｃｔａは、第１開口部１２ｄｔｂと重なり合うように形成されている。具体的には、ここでは、第２開口部１５ｃｔａが形成された領域が第１開口部１２ｄｔｂが形成された領域に含まれている。
　引き出し線端部１２ｄｔの一部は、第１開口部１２ｄｔｂにおいて、第１開口部１２ｄｔｂの開口周縁部と一体に形成されたコンタクト部１２ｄｔｃを構成している。コンタクト部１２ｄｔｃは、その主な部分が第１開口部１２ｄｔｂと第２開口部１５ｃｔａの重複領域に配置されている。コンタクト部１２ｄｔｃは、第１開口部１２ｄｔｂを横切るように形成され、その一端側と他端側とで開口周縁部と連続している。言い換えれば、引き出し線端部１２ｄｔは、図４に示すように、コンタクト部１２ｄｔｃを介して、互いに隣り合うように設けられた一対の第１開口部１２ｄｔｂを有している。そして、保持容量幹配線端部１５ｃｔは、一対の第１開口部１２ｄｔｂ及びコンタクト部１２ｄｔｃが設けられた領域よりも内側に位置付けられている。
　有機層間絶縁膜１７には、保持容量幹配線端部１５ｃｔの第２開口部１５ｃｔａの矩形形状に対応して、コンタクトホール１７ｃが形成されている。コンタクトホール１７ｃは、保持容量幹配線端部１５ｃｔの第２開口部１５ｃｔａのうち矩形形状を構成する一辺の一部内側に凹んだ領域と平面視で重なるように位置付けられている。コンタクトホール１７ｃは、引き出し線端部１２ｄｔのうちのコンタクト部１２ｄｔｃ及び保持容量幹配線端部１５ｃｔの一部が露出するように形成される。
　エッチストッパ膜１４ｔは、半導体膜と同一のＮ＋アモルファスシリコン膜等で、保持容量幹配線端部１５ｃｔの矩形形状を構成する一辺の一部内側に凹んだ領域よりも一回り大きく設けられている。エッチストッパ膜１４ｔは、ゲート絶縁膜１３のエッチストッパとしての機能を有する。
　コンタクトホール１７ｃの表面は、接続電極１８ｔで覆われている。接続電極１８ｔは、画素電極と同一の材料で形成される。コンタクトホール１７ｃには、引き出し線端部１２ｄｔのうちコンタクト部１２ｄｔｃが露出しているので、引き出し線１２ｄと接続電極１８ｔとが電気的に接続される。また、コンタクトホール１７ｃには、保持容量幹配線端部１５ｃｔの一部が露出しているので、保持容量幹配線１５ｃと接続電極１８ｔとが電気的に接続される。従って、接続電極１８ｔを介して引き出し線１２ｄと保持容量幹配線１５ｃとが電気的に接続される。
　図６は、図３の第２配線接続領域Ａ２及び第３配線接続領域Ａ３を拡大して示す平面図である。第２配線接続領域Ａ２及び第３配線接続領域Ａ３における配線接続構造は、第１配線接続領域Ａ１と同様の構造を有する。具体的には、図６に示すように、第２配線接続領域Ａ２において、第１導電膜からなる配線１２ｅの端部１２ｅｔに矩形の第１開口部１２ｅｔｂが形成され、第２導電膜からなる引き出し線１５ｄの端部１５ｄｔに、第１開口部１２ｅｔｂと一部重なるＵ字状の第２開口部１５ｄｔａが形成されている。そして、配線１２ｅの端部１２ｅｔのうち、少なくとも一部が第１開口部１２ｅｔｂと第２開口部１５ｄｔａの重複領域に位置付けられるコンタクト部１２ｅｔｃが形成されている。また、第３配線接続領域Ａ３において、第１導電膜からなる配線１２ｅの端部１２ｅｔに矩形の第１開口部１２ｅｔｂが形成され、第２導電膜からなる配線１５ｅの端部１５ｅｔに、第１開口部１２ｅｔｂと一部重なるＵ字状の第２開口部１５ｅｔａが形成されている。そして、配線１２ｅの端部１２ｅｔのうち、少なくとも一部が第１開口部１２ｅｔｂと第２開口部１５ｅｔａの重複領域に位置付けられるコンタクト部１２ｅｔｃが形成されている。
　　（対向基板）
　対向基板２０は、絶縁性基板（不図示）上にカラーフィルタ（不図示）やブラックマトリクス（不図示）等が形成され、それらを覆うように共通電極（不図示）が基板全面に設けられている。また、対向基板２０の液晶層４０側表面には、配向膜（不図示）が形成されている。
　　（シール材）
　シール材３０は、例えば紫外線硬化型のエポキシ系樹脂によって構成されている。
　　（液晶層）
　液晶層４０は、例えば、ネマチック液晶等で構成されている。
　なお、本実施形態のアクティブマトリクス基板１０において、３種類の第１～第３配線接続領域Ａ１，Ａ２，Ａ３について説明したが、その他の部分において配線接続領域が形成されている場合には、当該配線接続領域においても本発明の構造を適用することができる。
　　＜液晶表示装置の製造方法＞
　以下、図７のフローチャート及び図８～１３の第１配線接続領域Ａ１の断面図を用いてアクティブマトリクス基板の製造方法について説明する。なお、第２配線接続領域Ａ２及び第３配線接続領域Ａ３についての製造工程の図示は省略するが、第１配線接続領域Ａ１と同時に同様の製造工程を経て作製される。
　　（第１導電膜）
　まず、ステップＳ１において、ガラス基板等の絶縁性基板１１上に、例えば、膜厚が０．５μｍのアルミニウム膜からなる第１導電膜１２を成膜し、パターニングすることにより、表示領域においてはゲート電極、ゲート信号線１２ａ、保持容量配線１２ｂ等を、非表示領域においては、図８に示すように、引き出し線１２ｃ、１２ｄ、配線１２ｅ等を形成する。このとき、第１配線接続領域Ａ１において、引き出し線１２ｄの端部１２ｄｔにおいては、矩形の第１開口部１２ｄｔｂと、第１開口部１２ｄｔｂを横断するコンタクト部１２ｄｔｃとが形成されるようにパターニングする。
　　（ゲート絶縁膜、半導体膜）
　次に、ステップＳ２において、基板全面に、例えば膜厚が０．６μｍのＳｉＮ膜をＣＶＤ法等を用いて成膜し、ゲート絶縁膜１３とする。続いて、ステップＳ３において、Ｎ＋アモルファスシリコン膜で半導体膜を成膜した後に所定のレイアウトとなるようにパターニングを行う。これにより、図９に示すように、第１配線接続領域Ａ１において、エッチストッパとしてのエッチストッパ膜１４ｔが形成される。
　　（第２導電膜）
　次いで、ステップＳ４において、例えばスパッタ法等を用いてチタン膜及びその上層のアルミニウム膜からなる厚さ０．４μｍの積層膜で第２導電膜１５を成膜した後、パターニングして、表示領域においてはソース電極、ドレイン電極、ソース信号線１５ａ等を、非表示領域においては、図１０に示すように、保持容量幹配線１５ｃ、引き出し線１５ｄ、配線１５ｅ等を形成する。なお、第１導電膜１２と第２導電膜１５とは、膜厚が等しいことが好ましい。
　　（パッシベーション膜、層間絶縁膜）
　続いて、ステップＳ５において、基板全面に、例えば膜厚が０．２μｍのＳｉＮ膜をＣＶＤ法等を用いて成膜し、パッシベーション膜１６とする。そして、ステップＳ６において、図１１に示すように、例えば膜厚が４．６μｍのアクリル樹脂膜を塗布して、有機層間絶縁膜１７とする。ここで用いる有機層間絶縁膜１７の粘度は、レベリングの観点から１０ｍＰａ／ｓ（１０ｃＰ）以下であることが好ましく、例えば、８ｍＰａ／ｓ（８ｃＰ）程度である。
　このとき、引き出し線端部１２ｄｔには第１開口部１２ｄｔｂが形成されているので、引き出し線端部１２ｄｔのうちコンタクトホール１７ｃから露出する領域では、コンタクト部１２ｄｔｃの上層に成膜される有機層間絶縁膜１７の膜厚ａ１（図１１参照）が、第１開口部１２ｄｔｂが存在しない場合よりも薄くなる。例えば、引き出し配線１２ｄの膜厚が０．５μｍ、ゲート絶縁膜１３の膜厚が０．６μｍ、有機層間絶縁膜１７の材料の粘度が８ｍＰａ／ｓ（８ｃＰ）の場合、従来例のように第１開口部が存在しない場合では、有機層間絶縁膜１１７の膜厚ａ（図２４参照）が４．６μｍとなる。これに対して、引き出し線端部１２ｄｔに第１開口部１２ｄｔｂとそれを横断するコンタクト部１２ｄｔｃが設けられている場合には、コンタクト部１２ｄｔｃの部分における有機層間絶縁膜１７の膜厚ａ１が４．３５μｍ、第１開口部１２ｄｔｂにおける膜厚ｃ１（図１１参照）が４．８５μｍとなる。つまり、コンタクト部１２ｄｔｃの領域において膜厚が５．４％薄くなる。
　　（ウェットエッチング）
　次いで、ステップＳ７においてウェットエッチングを行うことにより、図１２に示すように、有機層間絶縁膜１７にコンタクトホール１７ｃを形成する。例えば、エッチングを行う領域に対して均一の露光量（例えば、１００ｍＪ／ｃｍ２）で露光処理を行う。このとき、第１開口部１２ｄｔｂのうちコンタクト部１２ｄｔｃが設けられていない領域では有機絶縁膜の膜残りが生じるが、引き出し線端部１２ｄｔのうちコンタクト部１２ｄｔｃの上層は、上述したように有機層間絶縁膜１７の膜厚ａ１（図１１参照）が薄くなっているので、保持容量幹配線端部１５ｃｔの上層における有機層間絶縁膜１７の膜厚ｂ１（図１１参照）との差が小さくなっている。従って、有機層間絶縁膜１７を均一に露光することができ、有機絶縁膜の膜残りが生じることがない。
　　（ドライエッチング）
　続いて、ステップＳ８において、ドライエッチングを行うことにより、コンタクトホール１７ｃが設けられた領域において、図１３に示すように、パッシベーション膜１６及びゲート絶縁膜１３を形成する無機絶縁材料を除去する。このとき、エッチストッパ膜１４ｔや有機層間絶縁膜１７が形成されている部分については、これらがエッチストッパとして機能するため、パッシベーション膜１６及びゲート絶縁膜１３は除去されない。
　なお、第１開口部１２ｄｔｂのうちコンタクト部１２ｄｔｃが形成されていない領域においては、有機層間絶縁膜１７の膜厚が引き出し線１２ｄの分だけ厚くなるが、コンタクトホール１７ｃ形成時の露光が不十分で有機層間絶縁膜１７の膜残りが生じても、引き出し線１２ｄと接続電極１８ｔとのコンタクト不良の原因となることはない。
　　（第３導電膜）
　最後に、ステップＳ９において、コンタクトホール１７ｃの表面を覆うように、例えばスパッタ法等を用いて例えば膜厚が０．１μｍ程度のＩＴＯ膜を成膜し、パターニングすることにより、表示領域において画素電極を、第１～第３配線接続領域Ａ１～Ａ３において接続電極１８ｔを形成する。
　こうして、図４に示すアクティブマトリクス基板１０が形成される。
　　（実施形態１の効果）
　実施形態１のアクティブマトリクス基板１０によれば、アクティブマトリクス基板１０の製造工程において、有機層間絶縁膜１７を成膜するとき、第１絶縁膜からなる第１の配線（引き出し線１２ｄ、配線１２ｅ）には第１開口部１２ｄｔｂが形成されているので、第１の配線端部１２ｄｔ、１２ｅｔが開口部を有しない場合よりも有機層間絶縁膜１７の膜厚が薄くなる。つまり、有機層間絶縁膜１７を平坦に近づけることができる。そのため、有機層間絶縁膜１７にコンタクトホール１７ｃを形成する工程では、コンタクトホール１７ｃを形成しようとする領域に対して均一な出力で露光を行っても、第１の配線端部１２ｄｔ、１２ｅｔの上層に有機層間絶縁膜１７の膜残りが生じるのが抑制される。従って、コンタクトホール１７ｃに第１の配線１２ｄ、１２ｅ及び第２の配線１５ｃ、１５ｄ、１５ｅを露出するためにコンタクトホール１７ｃの形成工程に次いで行うパッシベーション膜１６及びゲート絶縁膜１３のドライエッチング工程において、第１の配線端部１２ｄｔ、１２ｅｔの上層の絶縁膜を良好に除去することが可能となる。そして、結果として、コンタクトホール１７ｃに第１の配線端部１２ｄｔ、１２ｅｔが確実に露出することにより、コンタクトホール１７ｃの表面に設けられる接続電極１８ｔと第１の配線１２ｄ、１２ｅとのコンタクトが良好となり、第１の配線１２ｄ、１２ｅと第２の配線１５ｃ、１５ｄ、１５ｅとのコンタクト不良が抑制される。
　また、本実施形態の液晶表示装置は、第１～第３配線接続領域Ａ１～Ａ３における第１の配線端部１２ｄｔ、１２ｅｔと第２の配線端部１５ｃｔ、１５ｄｔ、１５ｅｔとのコンタクト不良が抑制されたアクティブマトリクス基板１０を備えることにより、ソース信号線やゲート信号線の引き出し線におけるコンタクト不良による線欠陥の発生を抑制した高性能な液晶表示装置とすることができる。
　　《実施形態１の変形例》
　　（変形例１、２）
　実施形態１では、保持容量幹配線端部１５ｃｔの下層に、エッチストッパ膜１４ｔが保持容量幹配線端部１５ｃｔの矩形形状を構成する一辺の内側に凹んだ領域よりも一回り大きく設けられているとして説明したが、特にこれに限られない。
　例えば、図１４及び１５に変形例１として示すように、エッチストッパ膜１４ｔが保持容量幹配線端部１５ｃｔの矩形形状を構成する一辺の内側に凹んだ領域を挟むように２つに分かれて設けられていてもよい。このとき、図１４のXV－XV線における断面図では、エッチストッパ膜１４ｔが存在しないこととなる。
　エッチストッパ膜１４ｔが存在しないことにより得られる効果について説明する。図１６は、アクティブマトリクス基板１０の製造工程において、有機層間絶縁膜１７を塗布した後且つコンタクトホール１７ｃを形成する前の断面を示す。この段階においては、エッチストッパ膜１４ｔが無い分だけ、コンタクト部１２ｄｔｃ上の有機層間絶縁膜１７の膜厚ａ２（図１６参照）と保持容量幹配線端部１５ｃｔ上の膜厚ｂ２（図１６参照）との差が小さくなる。従って、エッチストッパ膜１４ｔを形成している場合（図１１参照）よりも、有機層間絶縁膜１７を平坦化することができ、結果として、より効果的に、保持容量幹配線端部１５ｃｔと引き出し線端部１２ｄｔとのコンタクト不良が抑制される。
　変形例１の場合では、エッチストッパ膜１４ｔが設けられた領域において、保持容量幹配線端部１５ｃｔの境界部分で接続電極１８ｔの断切れが発生するのが抑制されていると共に、エッチストッパ膜１４ｔが設けられない領域において、効果的に、保持容量幹配線端部１５ｃｔと引き出し線端部１２ｄｔとのコンタクト不良が抑制されることとなる。
　また、図１７及び１８に変形例２として示すように、第１配線接続領域Ａ１において完全にエッチストッパ膜１４ｔが設けられていない構成としてもよい。この構成は、保持容量幹配線端部１５ｃｔの境界部分で接続電極１８ｔの断切れが発生するリスクが低い場合に好適である。具体的には、有機層間絶縁膜１７に設けられたコンタクトホール１７ｃのテーパーが急峻ではない場合（図１８参照）や、保持容量幹配線端部１５ｃｔの膜厚が薄い場合等に好適となる。
　　（変形例３）
　本発明のアクティブマトリクス基板１０の配線接続構造においては、実施形態１及び変形例１、２で示した配線レイアウトに限定されない。例えば、図１９及び２０に変形例３として示すように、引き出し線端部１２ｄｔのコンタクト部１２ｄｔｃが、第１開口部１２ｄｔｂの中央を横切るように形成されていてもよい。
　また、実施形態１及び変形例１～３では、引き出し線端部１２ｄｔの第１開口部１２ｄｔｂを横切るようにコンタクト部１２ｄｔｃが形成されているとして説明したが、コンタクト部１２ｄｔｃは少なくとも一箇所で第１開口部１２ｄｔｂの開口周縁部と接続されていればよい。但し、配線抵抗を小さく抑える観点からは、第１開口部１２ｄｔｂを横切るようにコンタクト部１２ｄｔｃが形成されていることが好ましい。
　　（変形例４）
　実施形態１及び変形例１～３では、アクティブマトリクス基板１０のＴＦＴの半導体膜がＮ＋アモルファスシリコン半導体膜で形成されているとして説明したが、半導体膜が酸化物半導体膜で形成されていてもよい。酸化物半導体膜は、例えばＺｎ－Ｏ系半導体（ＺｎＯ）、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体（ＩＧＺＯ）、Ｉｎ－Ｚｎ－Ｏ系半導体（ＩＺＯ）、Ｚｎ－Ｔｉ－Ｏ系半導体（ＺＴＯ）からなる膜であることが好ましい。なお、酸化物半導体膜は、ＳｉＯ２膜等の保護膜で覆われている。
　半導体膜が酸化物半導体膜で形成されている場合、第１～第３配線接続領域Ａ１～Ａ３におけるエッチストッパ膜１４ｔは、図２１に示すように、酸化物半導体膜を覆う保護膜と同一の材料からなるＳｉＯ２膜等で形成する。
　なお、アクティブマトリクス基板１０の製造工程において、酸化物半導体膜は以下のようにして形成できる。まず、スパッタ法を用いて、例えば膜厚が３０～３００ｎｍのＩｎ－Ｇａ－Ｚｎ－Ｏ系半導体（ＩＧＺＯ）膜をゲート絶縁膜１３の上に成膜する。この後、フォトリソグラフィにより、ＩＧＺＯ膜の所定の領域を覆うレジストマスクを形成し、ＩＧＺＯ膜のうちレジストマスクで覆われていない部分をウェットエッチングにより除去する。しかる後、レジストマスクを剥離することにより、島状の酸化物半導体膜を得る。なお、ＩＧＺＯ膜の代わりに、他の酸化物半導体を用いて酸化物半導体膜を形成してもよい。
　さらに、実施形態１及び変形例１～４では、本発明のアクティブマトリクス基板１０を備えた液晶表示装置について説明したが、本発明のアクティブマトリクス基板１０は、液晶表示装置に限らず、例えば、有機ＥＬ表示装置、無機ＥＬ表示装置、電気泳動表示装置、プラズマディスプレイ（ＰＤ（plasma display））等に用いてもよい。
　本発明は、アクティブマトリクス基板及び液晶表示装置について有用である。
　　　　　Ａ１　　　　第１配線接続領域（配線接続領域）
　　　　　Ａ２　　　　第２配線接続領域（配線接続領域）
　　　　　Ａ３　　　　第３配線接続領域（配線接続領域）
　　　　　　１　　　　液晶表示パネル
　　　　　１０　　　　アクティブマトリクス基板 
　　　　　１１　　　　絶縁性基板 
　　　　　１２ｄ　　　引き出し線（第１の配線）
　　　　　１２ｄｔｂ　第１開口部
　　　　　１２ｄｔｃ　コンタクト部
　　　　　１２ｅ　　　配線（第１の配線）
　　　　　１２ｅｔｂ　第１開口部
　　　　　１２ｅｔｃ　コンタクト部
　　　　　１３　　　　ゲート絶縁膜（第１の絶縁膜）
　　　　　１５ｃ　　　保持容量幹配線（第２の配線）
　　　　　１５ｃｔａ　第２開口部
　　　　　１５ｄ　　　引き出し線（第２の配線）
　　　　　１５ｄｔａ　第２開口部
　　　　　１５ｅ　　　配線（第２の配線）
　　　　　１５ｅｔａ　第２開口部
　　　　　１７　　　　有機層間絶縁膜（第２の絶縁膜）
　　　　　１７ｃ　　　コンタクトホール 
　　　　　１８ｔ　　　接続電極 
　　　　　２０　　　　対向基板 
　　　　　４０　　　　液晶層

Claims (5)

  1. 　絶縁性基板と、
    　上記絶縁性基板上に配設された第１の配線と、
    　上記絶縁性基板上及び上記第１の配線上に設けられた第１の絶縁膜と、
    　上記第１の絶縁膜上に配設された第２の配線と、
    　上記第１の絶縁膜上及び上記第２の配線上に設けられ、有機絶縁材料からなる第２の絶縁膜と、
    を備え、
    　上記第１の配線と上記第２の配線とが平面視で重複するように位置付けられ、
    　上記第１の配線は、上記第２の配線との重複する領域において第１の開口部を有し、
    　上記第２の配線は、上記第１の配線との重複する領域において、少なくとも一部が上記第１の開口部と平面視で重なるように位置付けられた第２の開口部を有し、
    　上記第２の絶縁膜には、上記第１の配線と上記第２の配線とを電気的に接続するコンタクトホールが形成され、
    　上記コンタクトホールを覆うように接続電極が設けられ、
    上記第１の配線は、上記第２の開口部に位置付けられて、上記接続電極と接触するコンタクト部を有していることを特徴とするアクティブマトリクス基板。
  2. 　請求項１に記載されたアクティブマトリクス基板において、
    　上記第１の配線は、上記第１の開口部を上記コンタクト部を介して互いに隣り合うように一対有し、
    　上記第１の配線と第２の配線との重複する領域において、上記第２配線は、上記一対の第１の開口部及び上記コンタクト部が設けられた領域よりも内側に位置付けられていることを特徴とするアクティブマトリクス基板。
  3. 　請求項１又は２に記載されたアクティブマトリクス基板において、
    　表示領域と、該表示領域を囲うように基板外周縁部に位置付けられた非表示領域と、を有し、
    　上記第１の配線と第２の配線との重複する領域は、上記非表示領域に設けられていることを特徴とするアクティブマトリクス基板。
  4. 　請求項１～３のいずれか１項に記載されたアクティブマトリクス基板において、
    　上記第１の配線と上記第２の配線とは、膜厚が等しいことを特徴とするアクティブマトリクス基板。
  5. 　請求項１～４のいずれか１項に記載されたアクティブマトリクス基板と、
    　上記アクティブマトリクス基板に対向して配置された対向基板と、
    　上記アクティブマトリクス基板と上記対向基板の間に設けられた液晶層と、
    を備えたことを特徴とする液晶表示装置。
PCT/JP2012/007354 2011-11-22 2012-11-16 アクティブマトリクス基板及び液晶表示装置 WO2013076940A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-255467 2011-11-22
JP2011255467 2011-11-22

Publications (1)

Publication Number Publication Date
WO2013076940A1 true WO2013076940A1 (ja) 2013-05-30

Family

ID=48469407

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/007354 WO2013076940A1 (ja) 2011-11-22 2012-11-16 アクティブマトリクス基板及び液晶表示装置

Country Status (1)

Country Link
WO (1) WO2013076940A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023100365A1 (ja) * 2021-12-03 2023-06-08 シャープディスプレイテクノロジー株式会社 表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009020199A (ja) * 2007-07-10 2009-01-29 Mitsubishi Electric Corp 表示パネル及びその製造方法
JP2009251174A (ja) * 2008-04-03 2009-10-29 Mitsubishi Electric Corp Ｔｆｔ基板及びそれを用いた液晶表示装置並びにそれらの製造方法
WO2010092714A1 (ja) * 2009-02-16 2010-08-19 シャープ株式会社 Ｔｆｔアレイ基板、及び、液晶表示パネル
WO2011086782A1 (ja) * 2010-01-13 2011-07-21 シャープ株式会社 アレイ基板、及び、液晶表示パネル

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009020199A (ja) * 2007-07-10 2009-01-29 Mitsubishi Electric Corp 表示パネル及びその製造方法
JP2009251174A (ja) * 2008-04-03 2009-10-29 Mitsubishi Electric Corp Ｔｆｔ基板及びそれを用いた液晶表示装置並びにそれらの製造方法
WO2010092714A1 (ja) * 2009-02-16 2010-08-19 シャープ株式会社 Ｔｆｔアレイ基板、及び、液晶表示パネル
WO2011086782A1 (ja) * 2010-01-13 2011-07-21 シャープ株式会社 アレイ基板、及び、液晶表示パネル

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023100365A1 (ja) * 2021-12-03 2023-06-08 シャープディスプレイテクノロジー株式会社 表示装置

Similar Documents

Publication Publication Date Title
JP5275519B2 (ja) 表示装置用基板及びその製造方法、表示装置
US10083881B2 (en) Array substrate for display device and manufacturing method thereof
WO2016195039A1 (ja) アクティブマトリクス基板およびその製造方法、ならびにアクティブマトリクス基板を用いた表示装置
JP4277874B2 (ja) 電気光学装置の製造方法
US9595544B2 (en) Thin film transistor substrate and display device
JP6026433B2 (ja) 半導体装置、表示装置、ならびに半導体装置の製造方法
JP6238712B2 (ja) 薄膜トランジスタ基板およびその製造方法
TWI608282B (zh) 半導體裝置及半導體裝置之製造方法與顯示裝置
JP6526215B2 (ja) 半導体装置およびその製造方法
JP2010128418A (ja) 液晶表示装置及びその製造方法
JP4727201B2 (ja) 水平電界型の液晶表示パネル
JP4522145B2 (ja) 表示装置用基板、その製造方法及び表示装置
JP5275517B2 (ja) 基板及びその製造方法、表示装置
JP5450802B2 (ja) 表示装置及びその製造方法
US10670933B2 (en) Active matrix substrate, method for producing same, and display device
JP2007013083A (ja) 薄膜トランジスタ基板及びその製造方法
US20170219893A1 (en) Array substrate and liquid crystal display device using the array substrate
US11721704B2 (en) Active matrix substrate
US9690154B2 (en) Liquid crystal display panel and method of manufacturing the same
US20150034955A1 (en) Thin film transistor array substrate
US11695020B2 (en) Active matrix substrate and method for manufacturing same
WO2011161875A1 (ja) 表示装置用基板及びその製造方法、表示装置
US10804406B2 (en) Thin-film transistor substrate, liquid crystal display device including the same, and method for producing thin-film transistor substrate
WO2017159625A1 (ja) アクティブマトリクス基板
US9081243B2 (en) TFT substrate, method for producing same, and display device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12851356

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12851356

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP