JP5275519B2 - 表示装置用基板及びその製造方法、表示装置 - Google Patents

表示装置用基板及びその製造方法、表示装置 Download PDF

Info

Publication number
JP5275519B2
JP5275519B2 JP2012529475A JP2012529475A JP5275519B2 JP 5275519 B2 JP5275519 B2 JP 5275519B2 JP 2012529475 A JP2012529475 A JP 2012529475A JP 2012529475 A JP2012529475 A JP 2012529475A JP 5275519 B2 JP5275519 B2 JP 5275519B2
Authority
JP
Japan
Prior art keywords
layer
wiring
connection
display device
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012529475A
Other languages
English (en)
Other versions
JPWO2012023226A1 (ja
Inventor
雄大 高西
庸輔 神崎
哲也 岡本
裕一 齊藤
喜紀 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012529475A priority Critical patent/JP5275519B2/ja
Application granted granted Critical
Publication of JP5275519B2 publication Critical patent/JP5275519B2/ja
Publication of JPWO2012023226A1 publication Critical patent/JPWO2012023226A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0041—Devices characterised by their operation characterised by field-effect operation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、表示装置用基板に関し、特に、酸化物半導体の半導体層を用いた表示装置用基板及びその製造方法、表示装置に関する。
薄膜トランジスタ基板（アクティブマトリクス基板）では、画像の最小単位である各画素毎に、スイッチング素子として薄膜トランジスタ（Thin Film Transistor、以下、「ＴＦＴ」とも称する）が設けられている。
そして、この薄膜トランジスタ基板では、一般に、画像の最小単位である各画素のスイッチング素子として、アモルファスシリコンの半導体層を用いた薄膜トランジスタが使用されている。
また、一般的なボトムゲート型のＴＦＴは、例えば、絶縁基板上に設けられたゲート電極と、ゲート電極を覆うように設けられたゲート絶縁層と、ゲート絶縁層上にゲート電極に重なるように島状に設けられた半導体層と、半導体層上に互いに対峙するように設けられたソース電極及びドレイン電極とを備えている。
また、このボトムゲート型のＴＦＴにおいては、半導体層のチャネル領域の上部が、ＳｉＯ２等からなる層間絶縁膜により覆われるとともに、層間絶縁膜の表面がアクリル樹脂等からなる平坦化膜により覆われている。また、この平坦化膜上にインジウム錫酸化物（ＩＴＯ）により形成された画素電極が形成されて、ドレイン電極は、層間絶縁膜及び平坦化膜の積層膜に形成されたコンタクトホールを介して画素電極に接続されている。
そして、この平坦化膜上に画素電極が形成されることにより、薄膜トランジスタ基板が製造されるとともに、薄膜トランジスタ基板に対向するように対向基板を設け、薄膜トランジスタ基板及び対向基板の間に液晶層を設けることにより、液晶表示装置が製造される（例えば、特許文献１参照）。
特開２０００−１９９９１７号公報
ここで、上記従来の薄膜トランジスタ基板においては、ドレイン電極は、チタンにより形成された第１導電層と、第１導電層上に設けられ、アルミニウムにより形成された第２導電層との積層膜により構成される。この第２導電層は、層間絶縁膜のエッチング時の選択性を向上させるためのエッチングストッパ層として機能するものである。
しかし、第２導電層を形成するアルミニウムは、ＩＴＯにより形成された画素電極との接続が困難であるため、第２導電層と画素電極による接続不良が生じ、結果として、表示品位が低下する場合があった。
また、半導体層を介して、ドレイン電極の第１導電層と画素電極とを接続することも考えられるが、半導体層がアモルファスシリコンにより形成されている場合、アモルファスシリコンは高抵抗であるため、アモルファスシリコン層を介して画素電極とドレイン電極の第１導電層を接続することは困難であった。
従って、上記従来の薄膜トランジスタ基板においては、第２導電層と画素電極による接続不良を回避し、上述のコンタクトホールを介して、画素電極とドレイン電極とを接続するために、第２導電層に対してエッチング（ウェットエッチング）を施して第２導電層を層間絶縁膜の下方へエッチングシフトさせて、第１導電層を露出させることにより、第１導電層と画素電極との接続を行う必要があり、製造工程数が増加するという問題があった。
そこで、本発明は、上述の問題に鑑みてなされたものであり、製造工程数を増加させることなく、画素電極とドレイン電極との接続不良を防止して、表示品位の低下を防止することができる表示装置用基板及びその製造方法、表示装置を提供することを目的とする。
上記目的を達成するために、本発明の表示装置用基板は、絶縁基板と、絶縁基板上に設けられたゲート絶縁層と、ゲート絶縁層上に設けられ、酸化インジウムガリウム亜鉛により形成された接続層と、接続層上に設けられ、チタンまたはチタンよりも標準電極電位が低い金属により形成されたドレイン電極と、接続層及びドレイン電極に形成されたコンタクトホールと、コンタクトホールの表面上に設けられ、接続層に接する画素電極とを備え、ドレイン電極と画素電極とが、接続層を介して電気的に接続されていることを特徴とする。
同構成によれば、接続層を形成する酸化インジウムガリウム亜鉛中のインジウムが、ドレイン電極を形成するチタンまたはチタンよりも標準電極電位が低い金属により還元され、接続層が低抵抗化されるため、低抵抗化された接続層を介して、画素電極とドレイン電極とを接続することができる。従って、上記従来技術とは異なり、画素電極とドレイン電極とを接続するためのエッチング処理が不要になる。その結果、製造工程数を増加させることなく、画素電極とドレイン電極との接続不良を防止して、表示品位の低下を防止することが可能になる。
本発明の表示装置用基板においては、ドレイン電極が、接続層の表面上に設けられた第１導電層と、第１導電層の表面上に設けられた第２導電層とにより構成され、第１導電層がチタンにより形成されていてもよい。
同構成によれば、ドレイン電極を第１導電層と第２導電層との積層構造とし、画素電極と第２導電層との間で接続不良が生じた場合であっても、低抵抗化された接続層を介して、画素電極とドレイン電極の第２導電層とを接続することができる。
本発明の表示装置用基板は、絶縁基板と、絶縁基板上に設けられ、ゲート配線層により形成された配線と、ゲート配線層により形成された配線を覆うように設けられたゲート絶縁層と、ゲート絶縁層上に設けられ、酸化インジウムガリウム亜鉛により形成された接続層と、接続層上に設けられ、チタンまたはチタンよりも標準電極電位が低い金属からなるソース配線層により形成された配線と、ゲート絶縁層、接続層、及びソース配線層により形成された配線に形成されたコンタクトホールと、コンタクトホールの表面上に設けられ、ゲート配線層により形成された配線及び前記接続層と接する導電膜とを備え、ゲート配線層により形成された配線と前記ソース配線層により形成された配線とが、接続層及び導電膜を介して電気的に接続されていることを特徴とする。
同構成によれば、接続層を形成する酸化インジウムガリウム亜鉛中のインジウムが、ソース配線層により形成された配線を形成するチタンまたはチタンよりも標準電極電位が低い金属により還元され、接続層が低抵抗化されるため、低抵抗化された接続層を介して、ゲート配線層により形成された配線とソース配線層により形成された配線とを接続することができる。従って、ゲート配線層により形成された配線とソース配線層により形成された配線とを接続するためのエッチング処理が不要になる。その結果、製造工程数を増加させることなく、ゲート配線層により形成された配線とソース配線層により形成された配線との接続不良を防止して、表示品位の低下を防止することが可能になる。
本発明の表示装置用基板においては、ソース配線層により形成された配線が、接続層の表面上に設けられた第１導電層と、第１導電層の表面上に設けられた第２導電層とにより構成され、第１導電層がチタンにより形成されていてもよい。
同構成によれば、ソース配線層により形成された配線を第１導電層と第２導電層との積層構造とし、導電膜と第２導電層との間で接続不良が生じた場合であっても、低抵抗化された接続層を介して、ゲート配線層により形成された配線とソース配線層により形成された配線の第２導電層とを接続することができる。
また、本発明の表示装置用基板は、製造工程数を増加させることなく、画素電極とドレイン電極との接続不良、または、ゲート配線とソース配線との接続不良を防止して、表示品位の低下を防止することができるという優れた特性を備えている。従って、本発明の表示装置用基板は、表示装置用基板に対向して配置された他の表示装置用基板と、表示装置用基板及び他の表示装置用基板の間に設けられた表示媒体層とを備える表示装置に好適に使用できる。また、本発明の表示装置は、表示媒体層が液晶層である表示装置に好適に使用できる。
本発明の表示装置用基板の製造方法は、絶縁基板上にゲート絶縁層を形成するゲート絶縁層形成工程と、ゲート絶縁層上に酸化インジウムガリウム亜鉛からなる接続層を形成する接続層形成工程と、接続層上にチタンまたはチタンよりも標準電極電位が低い金属からなるドレイン電極を形成するドレイン電極工程と、接続層及びドレイン電極にコンタクトホールを形成するコンタクトホール形成工程と、コンタクトホールの表面上に、接続層と接するように画素電極を形成することにより、接続層を介して、ドレイン電極と画素電極とを電気的に接続する画素電極形成工程とを少なくとも備えることを特徴とする。
同構成によれば、接続層を形成する酸化インジウムガリウム亜鉛中のインジウムが、ドレイン電極を形成するチタンまたはチタンよりも標準電極電位が低い金属により還元され、接続層が低抵抗化されるため、低抵抗化された接続層を介して、画素電極とドレイン電極とを電気的に接続することができる。従って、上記従来技術とは異なり、画素電極とドレイン電極とを接続するためのエッチング処理が不要になる。その結果、製造工程数を増加させることなく、画素電極とドレイン電極との接続不良を防止して、表示品位の低下を防止することが可能になる。
本発明の表示装置用基板の製造方法においては、ドレイン電極形成工程において、接続層の表面上にチタンにより形成された第１導電層を形成するとともに、第１導電層上に第２導電層を形成することにより、第１導電層及び第２導電層の積層膜により構成されたドレイン電極を形成する構成としてもよい。
同構成によれば、ドレイン電極を第１導電層と第２導電層との積層構造とし、画素電極と第２導電層との間で接続不良が生じた場合であっても、低抵抗化された接続層を介して、画素電極とドレイン電極の第２導電層とを接続することができる。
本発明の表示装置用基板の製造方法は、絶縁基板上に、ゲート配線層により配線を形成する配線形成工程と、ゲート配線層により形成された配線を覆うようにゲート絶縁層を形成するゲート絶縁層形成工程と、ゲート絶縁層上に酸化インジウムガリウム亜鉛からなる接続層を形成する接続層形成工程と、接続層上にチタンまたはチタンよりも標準電極電位が低い金属からなるソース配線層により配線を形成する他の配線形成工程と、ゲート絶縁層、接続層、及びソース配線層により形成された配線にコンタクトホールを形成するコンタクトホール形成工程と、コンタクトホールの表面上に、ゲート配線層により形成された配線及び接続層と接するように導電膜を形成することにより、接続層及び導電膜を介して、ゲート配線層により形成された配線とソース配線層により形成された配線とを電気的に接続する導電膜形成工程とを少なくとも備えることを特徴とする。
同構成によれば、接続層を形成する酸化インジウムガリウム亜鉛中のインジウムが、ソース配線層により形成された配線を形成するチタンまたはチタンよりも標準電極電位が低い金属により還元され、接続層が低抵抗化されるため、低抵抗化された接続層を介して、ゲート配線層により形成された配線とソース配線層により形成された配線とを電気的に接続することができる。従って、ゲート配線層により形成された配線とソース配線層により形成された配線とを接続するためのエッチング処理が不要になる。その結果、製造工程数を増加させることなく、ゲート配線層により形成された配線とソース配線層により形成された配線との接続不良を防止して、表示品位の低下を防止することが可能になる。
本発明の表示装置用基板の製造方法においては、他の配線形成工程において、接続層の表面上にチタンにより形成された第１導電層を形成するとともに、第１導電層上に第２導電層を形成することにより、ソース配線層により形成された配線を形成する構成としてもよい。
同構成によれば、ソース配線を第１導電層と第２導電層との積層構造とし、導電膜と第２導電層との間で接続不良が生じた場合であっても、低抵抗化された接続層を介して、ゲート配線とソース配線の第２導電層とを接続することができる。
本発明によれば、製造工程数を増加させることなく、画素電極とドレイン電極との接続不良やゲート配線層により形成された配線とソース配線層により形成された配線との接続不良を防止して、表示品位の低下を防止することが可能になる。
本発明の実施形態に係る薄膜トランジスタ基板を有する液晶表示装置の断面図である。 本発明の実施形態に係る薄膜トランジスタ基板の平面図である。 本発明の実施形態に係る薄膜トランジスタ基板の画素部及び端子部を拡大した平面図である。 図３中のＡ−Ａ線に沿った薄膜トランジスタ基板の断面図である。 本発明の実施形態に係る薄膜トランジスタ基板の配線乗り換え領域を説明するための平面図である。 図５に示すＥの部分の拡大図である。 図６のＢ−Ｂ線に沿った薄膜トランジスタ基板の断面図である。 本発明の実施形態に係る薄膜トランジスタ基板における画素電極とドレイン電極との接続原理を説明するためのオージェ電子分光（ＡＥＳ）分析の結果を示す図である。 図８に示す結果を算出するために使用した構造体を説明するための断面図である。 本発明の実施形態に係る薄膜トランジスタ基板の製造工程を断面で示す説明図である。 本発明の実施形態に係る薄膜トランジスタ基板の製造工程を断面で示す説明図である。 本発明の実施形態に係る薄膜トランジスタ基板における走査配線と信号配線とが接続される接続領域の製造工程を断面で示す説明図である。 本発明の実施形態に係る薄膜トランジスタ基板における走査配線と信号配線とが接続される接続領域の製造工程を断面で示す説明図である。 本発明の実施形態に係る対向基板の製造工程を断面で示す説明図である。 本発明の変形例に係る薄膜トランジスタ基板の製造工程を断面で示す説明図である。 本発明の変形例に係る薄膜トランジスタ基板の製造工程を断面で示す説明図である。 本発明の変形例に係る薄膜トランジスタ基板における走査配線と信号配線とが接続される接続領域の製造工程を断面で示す説明図である。
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。尚、本発明は以下の実施形態に限定されるものではない。
図１は、本発明の実施形態に係る薄膜トランジスタ基板を有する液晶表示装置の断面図であり、図２は、本発明の実施形態に係る薄膜トランジスタ基板の平面図である。また、図３は、本発明の実施形態に係る薄膜トランジスタ基板の画素部及び端子部を拡大した平面図であり、図４は、図３中のＡ−Ａ線に沿った薄膜トランジスタ基板の断面図である。また、図５は、本発明の実施形態に係る薄膜トランジスタ基板の配線乗り換え領域を説明するための平面図であり、図６は、図５に示すＥの部分の拡大図である。また、図７は、図６のＢ−Ｂ線に沿った薄膜トランジスタ基板の断面図である。
液晶表示装置５０は、図１に示すように、互いに対向するように設けられた表示装置用基板である薄膜トランジスタ基板２０と、薄膜トランジスタ基板２０に対向して配置された他の表示装置用基板である対向基板３０と、薄膜トランジスタ基板２０及び対向基板３０の間に設けられた表示媒体層である液晶層４０と、薄膜トランジスタ基板２０及び対向基板３０を互いに接着するとともに、薄膜トランジスタ基板２０及び対向基板３０の間に液晶層４０を封入するために枠状に設けられたシール材３５とを備えている。
また、液晶表示装置５０では、図１に示すように、シール材３５の内側の部分に画像表示を行う表示領域Ｄが規定され、薄膜トランジスタ基板２０の対向基板３０から突出する部分に端子領域Ｔが規定されている。
薄膜トランジスタ基板２０は、図３及び図４に示すように、絶縁基板１０ａと、表示領域Ｄにおいて、絶縁基板１０ａ上に互いに平行に延びるように設けられた複数のゲート配線（走査配線）１１ａと、各ゲート配線１１ａの間にそれぞれ設けられ、互いに平行に延びる複数の補助容量配線１１ｂと、各ゲート配線１１ａと直交する方向に互いに平行に延びるように設けられた複数のソース配線（信号配線）１６ａとを備えている。また、薄膜トランジスタ基板２０は、各ゲート配線１１ａ及び各ソース配線１６ａの交差部分毎、即ち、各画素毎にそれぞれ設けられた複数のＴＦＴ５ａと、各ＴＦＴ５ａを覆うように設けられた層間絶縁膜１７と、層間絶縁膜１７を覆うように設けられた平坦化膜１８とを備えている。また、薄膜トランジスタ基板２０は、平坦化膜１８上にマトリクス状に設けられ、各ＴＦＴ５ａにそれぞれ接続された複数の画素電極１９ａと、各画素電極１９ａを覆うように設けられた配向膜（不図示）とを備えている。
ゲート配線１１ａは、図２に示す端子領域Ｔのゲート端子領域Ｔｇに引き出され、図３に示すように、そのゲート端子領域Ｔｇにおいて、ゲート端子１９ｂに接続されている。
また、図２に示す端子領域Ｔのソース端子領域Ｔｓには、図３に示す中継配線１１ｃが設けられており、ソース端子領域Ｔｓにおいて、中継配線１１ｃはソース端子１９ｃに接続されている。
ここで、ソース配線１６ａは、図３に示すように、ゲート絶縁層１２に形成されたコンタクトホールＣｂを介して中継配線１１ｃに接続されている。
ＴＦＴ５ａは、ボトムゲート構造を有しており、図３及び図４に示すように、絶縁基板１０ａ上に設けられたゲート電極１１ａａと、ゲート電極１１ａａを覆うように設けられたゲート絶縁層１２と、ゲート絶縁層１２上でゲート電極１１ａａに重なるように島状に設けられたチャネル領域Ｃを有する酸化物半導体層１３ａとを備えている。また、ＴＦＴ５ａは、酸化物半導体層１３ａ上にゲート電極１１ａａに重なるとともにチャネル領域Ｃを挟んで互いに対峙するように設けられたソース電極１６ａａ及びドレイン電極１６ｂとを備えている。
ここで、酸化物半導体層１３ａのチャネル領域Ｃ上には、ソース電極１６ａａ及びドレイン電極１６ｂ（即ち、ＴＦＴ５ａ）を覆う層間絶縁膜１７が設けられている。
また、ゲート電極１１ａａは、図３に示すように、ゲート配線１１ａの側方への突出した部分である。また、ソース電極１６ａａは、図３に示すように、ソース配線１６ａの側方への突出した部分であり、図４に示すように、第１導電層１４ａ及び第２導電層１５ａの積層膜により構成されている。さらに、ドレイン電極１６ｂは、図４に示すように、第１導電層１４ｂ及び第２導電層１５ｂの積層膜により構成されている。
第１導電層１４ａ，１４ｂは、例えば、チタン等により形成されており、第２導電層１５ａ，１５ｂは、例えば、アルミニウム等により形成されている。なお、ドレイン電極１６ｂは、ゲート絶縁層１２を介して補助容量配線１１ｂと重なることにより補助容量を構成している。
また、酸化物半導体層１３ａは、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ）等の酸化物半導体により形成されている。
また、本実施形態においては、図２に示すように、表示領域Ｄと端子領域Ｔのゲート端子領域Ｔｇとの間に配線乗り換え領域Ｔ１が設けられるとともに、表示領域Ｄと端子領域Ｔのソース端子領域Ｔｓとの間に配線乗り換え領域Ｔ２が設けられている。
この配線乗り換え領域Ｔ１は、各ゲート配線１１ａの間にそれぞれ設けられ、互いに平行に延びる複数の補助容量配線１１ｂ間を電気的に接続するためには、補助容量配線１１ｂと同層に設けられたゲート配線１１ａ以外の配線（即ち、ソース配線１６ａ）により接続する必要があるため、複数の補助容量配線１１ｂをソース配線１６ａにより接続するために、ゲート配線１１ａと信号配線１６との間の電気的接続を確保するための領域である。
また、配線乗り換え領域Ｔ２は、ソース配線１６ａとゲート配線１１ａの乗り換えを行っている領域であり、ソース端子１９ｃ及びソース配線１６ａを、ゲート配線１１ａを形成する金属と同じ金属で形成することにより、ソース配線１６ａを、例えば、アルミニウム／チタンや銅／チタンの積層膜により形成した場合のように、上層にバリアメタルが無い場合に腐食等の問題により生じる実装不良を低減する効果がある。更に、この配線乗り換え領域Ｔ２を設けることにより、ゲート配線１１ａを形成する際に、ソース端子１９ｃおよびソース配線１６ａを同時に形成することにより、ソース端子１９ｃおよびソース配線１６ａを形成する際の不良に対するリワーク性を向上することができる。
配線乗り換え領域Ｔ１には、図６に示すように、ゲート配線層により形成された配線である補助容量配線１１ｂとソース配線層により形成された配線（ソース配線１６ａを構成する第１導電層１４ａと第２導電層１５ａにより構成された配線）とが接続される複数の接続領域３２が設けられており、各接続領域３２は、図７に示すように、絶縁基板１０ａ上に設けられ、ゲート配線層により形成された補助容量配線１１ｂと、補助容量配線１１ｂを覆うように設けられたゲート絶縁層１２と、ゲート絶縁層１２上に設けられた第１導電層１４ａと第２導電層１５ａとにより構成された配線と、当該配線上に設けられた層間絶縁膜１７と、層間絶縁膜１７を覆うように設けられた平坦化膜１８とを備えている。
なお、ソース配線１６ａは、上述のソース電極１６ａａと同様に、第１導電層１４ａ及び第２導電層１５ａの積層膜により構成されている。
対向基板３０は、後述する図１４（ｃ）に示すように、絶縁基板１０ｂと、絶縁基板１０ｂ上に格子状に設けられたブラックマトリクス２１並びにブラックマトリクス２１の各格子間にそれぞれ設けられた赤色層、緑色層及び青色層などの着色層２２を有するカラーフィルター層とを備えている。また、対向基板３０は、そのカラーフィルター層を覆うように設けられた共通電極２３と、共通電極２３上に設けられたフォトスペーサ２４と、共通電極２３を覆うように設けられた配向膜（不図示）とを備えている。
液晶層４０は、例えば、電気光学特性を有するネマチックの液晶材料などにより構成されている。
上記構成の液晶表示装置５０では、各画素において、ゲートドライバ（不図示）からゲート信号がゲート配線１１ａを介してゲート電極１１ａａに送られて、ＴＦＴ５ａがオン状態になったときに、ソースドライバ（不図示）からソース信号がソース配線１６ａを介してソース電極１６ａａに送られて、酸化物半導体層１３ａ及びドレイン電極１６ｂを介して、画素電極１９ａに所定の電荷が書き込まれる。
この際、薄膜トランジスタ基板２０の各画素電極１９ａと対向基板３０の共通電極２３との間において電位差が生じ、液晶層４０、すなわち、各画素の液晶容量、及びその液晶容量に並列に接続された補助容量に所定の電圧が印加される。
そして、液晶表示装置５０では、各画素において、液晶層４０に印加する電圧の大きさによって液晶層４０の配向状態を変えることにより、液晶層４０の光透過率を調整して画像が表示される。
ここで、本実施形態においては、図３、図４に示すように、画素電極１９ａとドレイン電極１６ｂとが接続される接続領域２９において、画素電極１９ａとドレイン電極１６ｂとを電気的に接続する接続層２５が設けられており、この接続層２５が酸化物半導体により形成されている点に特徴がある。
図４に示すように、接続領域２９においては、ゲート絶縁層１２上に接続層２５が設けられており、接続層２５上にドレイン電極１６ｂが設けられている。また、図３、図４に示すように、接続領域２９においては、ドレイン電極１６ｂ、層間絶縁膜１７、平坦化膜１８、及び接続層２５にコンタクトホールＣａが形成されており、当該コンタクトホールＣａの表面上に画素電極１９ａが設けられている。
そして、画素電極１９ａとドレイン電極１６ｂとは、酸化物半導体により形成された接続層２５を介して、図４において矢印で示す接続経路３１により、電気的に接続される構成となっている。
接続層２５を構成する酸化物半導体としては、上述の酸化物半導体層１３ａの場合と同様に、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ）等の酸化物半導体を使用することができる。
次に、酸化物半導体により形成された接続層２５を介して、画素電極１９ａとドレイン電極１６ｂとが接続される原理について説明する。図８は、本発明の実施形態に係る薄膜トランジスタ基板における画素電極とドレイン電極との接続原理を説明するためのオージェ電子分光（ＡＥＳ）分析の結果を示す図である。
なお、図８に示す結果は、図９に示すガラス基板３４、ＩＧＺＯ層３６、及びチタン層３７とから構成された構造体３３を使用し、チタン層３７の表面３７ａ側から、Ａｒとスパッタ銃を使用して、構造体３３に対して所定時間のエッチングを行い、各エッチング時間においてオージェ電子分光（ＡＥＳ）分析を行うことにより、原子比率を算出した結果である。
図８から判るように、チタン層３７とＩＧＺＯ層３６の界面（即ち、図９に示す、チタン層３７と接触するＩＧＺＯ層の表面３６ａ）において、ＩＧＺＯ層３６中に単体として存在するインジウムの原子比率の方が、ＩＧＺＯ層３６中にＩＧＺＯの一部として存在するインジウムの原子比率よりも大きいことが判る。従って、ＩＧＺＯ層３６中に存在する全てのインジウムにおいて、単体として存在するインジウムが主成分を占めていることが判り、チタン層３７とＩＧＺＯ層３６の界面において、ＩＧＺＯ層３６中のインジウムがチタンによって還元されていることが判る。
また、同様に、図８から判るように、チタン層３７とＩＧＺＯ層３６の界面において、チタン層３７中に二酸化チタンの一部として存在するチタンの原子比率の方が、チタン層３７中に単体として存在するチタンの原子比率よりも大きいことが判る。従って、チタン層３７中に存在する全てのチタンにおいて、チタン層３７中に二酸化チタンの一部として存在するチタンが主成分を占めていることが判り、チタン層３７とＩＧＺＯ層３６の界面において、チタンがＩＧＺＯ中のインジウムによって酸化されていることが判る。
即ち、本実施形態においては、接続層２５を形成する酸化物半導体（ＩＧＺＯ）が、接続層２５と接触するドレイン電極１６ｂの第１導電層１４ｂを形成するチタンにより還元されることになるため、酸化物半導体により形成された接続層２５の低抵抗化を図ることが可能になる。
以上より、本実施形態においては、低抵抗化された接続層２５を介して、画素電極１９ａとドレイン電極１６ｂとを接続することができるため、上記従来技術とは異なり、画素電極１９ａとドレイン電極１６ｂとを接続するためのエッチング処理が不要になる。従って、製造工程数を増加させることなく、画素電極１９ａとドレイン電極１６ｂとの接続不良を防止して、表示品位の低下を防止することが可能になる。
なお、第２導電層１５ｂを銅により形成した場合、第２導電層１５ｂ上の層間絶縁膜１７を形成する際に、第２導電層１５ｂの表面に酸化膜（酸化銅）が形成されるが、本実施形態においては、低抵抗化された接続層２５を介して、画素電極１９ａとドレイン電極１６ｂとを接続することができるため、この酸化膜を除去する工程は不要となる。
また、本実施形態においては、図６、図７に示すように、ゲート配線層により形成された補助容量配線１１ｂとソース配線層により形成された配線（ソース配線１６ａを構成する第１導電層１４ａと第２導電層１５ａにより構成された配線）とが接続される接続領域３２において、補助容量配線１１ｂとソース配線層により形成された配線とを電気的に接続する接続層３８が設けられており、この接続層３８が酸化物半導体により形成されている点に特徴がある。
図７に示すように、接続領域３２においては、ゲート絶縁層１２上に接続層３８が設けられており、接続層３８上に第１導電層１４ａと第２導電層１５ａにより構成された配線が設けられている。また、図６、図７に示すように、接続領域３２においては、ゲート絶縁層１２、第１導電層１４ａと第２導電層１５ａにより構成された配線、層間絶縁膜１７、平坦化膜１８、及び接続層３８にコンタクトホールＣｃが形成されており、当該コンタクトホールＣｃの表面上にインジウム錫酸化物からなるＩＴＯ膜などにより形成された透明導電膜４１が設けられている。
そして、補助容量配線１１ｂと、第１導電層１４ａと第２導電層１５ａにより構成された配線とは、酸化物半導体により形成された接続層３８及び透明導電膜４１を介して、図７において矢印で示す接続経路４２により、電気的に接続される構成となっている。
なお、接続層３８を構成する酸化物半導体としては、上述の酸化物半導体層１３ａ、及び接続層２５の場合と同様に、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ）等の酸化物半導体を使用することができる。
そして、上述の接続層２５が設けられた接続領域２９の場合と同様に、接続領域３２において、接続層３８を形成する酸化物半導体（ＩＧＺＯ）が、接続層３８と接触する第１導電層１４ａを形成するチタンにより還元されることになるため、酸化物半導体により形成された接続層３８の低抵抗化を図ることが可能になる。
従って、低抵抗化された接続層３８を介して、補助容量配線１１ｂと、第１導電層１４ａと第２導電層１５ａにより構成された配線とを接続することができるため、接続領域２９の場合と同様に、補助容量配線１１ｂと、第１導電層１４ａと第２導電層１５ａにより構成された配線とを接続するためのエッチング処理が不要になる。従って、製造工程数を増加させることなく、補助容量配線１１ｂと、第１導電層１４ａと第２導電層１５ａにより構成された配線との接続不良を防止して、表示品位の低下を防止することが可能になる。
なお、本実施形態においては、ドレイン電極１６ｂを第１導電層１４ｂと第２導電層１５ｂとの積層構造とし、接続層２５と接触するドレイン電極１６ｂの第１導電層１４ｂをチタンにより形成している。従って、ドレイン電極１６ｂを第１導電層１４ｂと第２導電層１５ｂとの積層構造とし、画素電極１９ａと第２導電層１５ｂとの間で接続不良が生じた場合であっても、低抵抗化された接続層２５を介して、画素電極１９ａとドレイン電極の第２導電層１６ｂとを接続することができる。
また、同様に、ソース配線層により形成された配線を第１導電層１４ａと第２導電層１５ａとの積層構造とし、接続層３８と接触する第１導電層１４ａをチタンにより形成している。従って、ソース配線層により形成された配線を第１導電層１４ａと第２導電層１５ａとの積層構造とし、透明導電膜４１と第２導電層１５ａとの間で接続不良が生じた場合であっても、低抵抗化された接続層３８を介して、補助容量配線１１ｂと第２導電層１５ａとを接続することができる。
次に、本実施形態の液晶表示装置５０の製造方法の一例について、図１０〜図１４を用いて説明する。図１０、図１１は、本発明の実施形態に係る薄膜トランジスタ基板の製造工程を断面で示す説明図であり、図１２、図１３は、本発明の実施形態に係る薄膜トランジスタ基板における走査配線と信号配線とが接続される接続領域の製造工程を断面で示す説明図である。また、図１４は、本発明の実施形態に係る対向基板の製造工程を断面で示す説明図である。なお、本実施形態の製造方法は、薄膜トランジスタ基板作製工程、対向基板作製工程及び液晶注入工程を備える。
まず、薄膜トランジスタ基板作製工程について説明する。
＜ゲート電極・ゲート配線形成工程＞
まず、ガラス基板、シリコン基板、耐熱性を有するプラスチック基板などの絶縁基板１０ａの基板全体に、スパッタリング法により、例えば、モリブテン膜（厚さ１５０ｎｍ程度）などを成膜する。その後、そのモリブテン膜に対して、第１フォトマスクを用いたフォトリソグラフィによるレジストのパターニング、ウェットエッチング及びレジストの剥離洗浄を行うことにより、図３、図１０（ａ）、図１２（ａ）に示すように、絶縁基板１０ａ上に、ゲート配線１１ａ、ゲート電極１１ａａ、補助容量配線１１ｂ、並びに中継配線１１ｃを形成する。
なお、本実施形態では、ゲート電極１１ａａを構成する金属膜として、単層構造のモリブテン膜を例示したが、例えば、アルミニウム膜、タングステン膜、タンタル膜、クロム膜、チタン膜、銅膜等の金属膜、または、これらの合金膜や金属窒化物による膜によりゲート電極１１ａａを、５０ｎｍ〜３００ｎｍの厚さで形成する構成としても良い。
また、上記プラスチック基板を形成する材料としては、例えば、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリエーテルサルフォン樹脂、アクリル樹脂、及びポリイミド樹脂を使用することができる。
＜ゲート絶縁層形成工程＞
次いで、ゲート配線１１ａ、ゲート電極１１ａａ、補助容量配線１１ｂ、並びに中継配線１１ｃが形成された基板全体に、ＣＶＤ法により、例えば、窒化シリコン膜（厚さ２００ｎｍ〜５００ｎｍ程度）を成膜して、図１０（ｂ）、及び図１２（ｂ）に示すように、絶縁基板１０ａ上に、ゲート配線１１ａ、ゲート電極１１ａａ、及び補助容量配線１１ｂを覆うようにゲート絶縁層１２を形成する。
なお、ゲート絶縁層１２を２層の積層構造で形成する構成としても良い。この場合、上述の窒化シリコン膜（ＳｉＮｘ）以外に、例えば、酸化シリコン膜（ＳｉＯｘ）、酸化窒化シリコン膜（ＳｉＯｘＮｙ、ｘ＞ｙ）、窒化酸化シリコン膜（ＳｉＮｘＯｙ、ｘ＞ｙ）等を使用することができる。
また、絶縁基板１０ａからの不純物等の拡散防止の観点から、下層側のゲート絶縁層として、窒化シリコン膜、または窒化酸化シリコン膜を使用するとともに、上層側のゲート絶縁層として、酸化シリコン膜、または酸化窒化シリコン膜を使用する構成とすることが好ましい。例えば、下層側のゲート絶縁層として、ＳｉＨ４とＮＨ３とを反応ガスとして膜厚１００ｎｍから２００ｎｍの窒化シリコン膜を形成するとともに、上層側のゲート絶縁層として、Ｎ２Ｏ、ＳｉＨ４を反応ガスとして膜厚５０ｎｍから１００ｎｍの酸化シリコン膜を形成することができる。
また、低い成膜温度により、ゲートリーク電流の少ない緻密なゲート絶縁層１２を形成するとの観点から、アルゴンガス等の希ガスを反応ガス中に含有させて絶縁層中に混入させることが好ましい。
＜半導体層・接続層形成工程＞
その後、スパッタリング法により、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ）により形成された酸化物半導体膜（厚さ３０ｎｍ〜１００ｎｍ程度）を成膜し、その後、その酸化物半導体膜に対して、第２フォトマスクを用いたフォトリソグラフィによるレジストのパターニング、ウェットエッチング及びレジストの剥離洗浄を行うことにより、図１０（ｃ）、図１２（ｃ）に示すように、ゲート絶縁層１２上に、酸化物半導体層１３ａ、及び接続層２５，３８を形成する。
＜ソース配線・ドレイン電極形成工程＞
次いで、図１０（ｄ）、図１２（ｄ）に示すように、酸化物半導体層１３ａ及び接続層２５，３８が形成された基板全体に、スパッタリング法により、例えば、チタン膜２６（厚さ３０ｎｍ〜１５０ｎｍ）及びアルミニウム膜２７（厚さ５０ｎｍ〜４００ｎｍ程度）などを順に成膜する。
その後、第３フォトマスクを用いたフォトリソグラフィによるレジストのパターニング、アルミニウム膜のウェットエッチングを行うとともに、チタン膜に対してドライエッチング（プラズマエッチング）、並びにレジストの剥離と洗浄を行う。そして、図１０（ｅ）に示すように、酸化物半導体層１３ａ上に第１導電層１４ａ及び第２導電層１５ａの積層膜により構成されたソース電極１６ａａを形成するとともに、接続層２５上に第１導電層１４ｂ及び第２導電層１５ｂの積層膜により構成されたドレイン電極１６ｂを形成して、酸化物半導体層１３ａのチャネル領域Ｃを露出させる。また、図１２（ｅ）に示すように、接続層３８上に、第１導電層１４ａ及び第２導電層１５ａの積層膜により構成されたソース配線層により、配線を形成する。
即ち、本工程では、接続層形成工程で形成された接続層２５上に、ドライエッチングによりドレイン電極１６ｂを形成し、接続層２５とドレイン電極１６ｂの第１導電層１４ｂとを接触させる。
また、同様に、接続層形成工程で形成された接続層３８上に、ドライエッチングにより、ソース配線層からなる配線を形成し、接続層３８とソース配線層により形成された配線の第１導電層１４ａとを接触させる。
なお、エッチング加工としては、上述のドライエッチングまたはウェットエッチングのどちらを使用しても良いが、大面積基板を処理する場合は、ドライエッチングを使用する方が好ましい。エッチングガスとしては、ＣＦ４、ＮＦ３、ＳＦ６、ＣＨＦ３等のフッ素系ガス、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４、ＣＣｌ４等の塩素系ガス、酸素ガス等を使用することができ、ヘリウムやアルゴン等の不活性ガスを添加する構成としても良い。
＜層間絶縁膜形成工程＞
次いで、ソース電極１６ａａとドレイン電極１６ｂ（即ち、ＴＦＴ５ａ）、及びソース配線層からなる配線が形成された基板の全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜などを成膜することにより、図１１（ａ）、図１３（ａ）に示すように、ＴＦＴ５ａ（即ち、酸化物半導体層１３ａ、ソース電極１６ａａ、ドレイン電極１６ｂ、及び接続層２５）、ソース配線層からなる配線、及び接続層３８を覆う層間絶縁膜１７を厚さ４００ｎｍ程度に形成する。なお、層間絶縁膜１７は、単層構造に限定されず、２層構造や３層構造であっても良い。
＜平坦化膜形成工程＞
次いで、層間絶縁膜１７が形成された基板の全体に、スピンコート法又はスリットコート法により、図１１（ｂ）、図１３（ｂ）に示すように、感光性のアクリル樹脂等からなる感光性の有機絶縁膜２８を厚さ１．０μｍ〜３．０μｍ程度に塗布する。
次いで、有機絶縁膜２８に対して、第４フォトマスクを用いたフォトリソグラフィによるレジストのパターニング、露光及び現像、及びレジストの剥離洗浄を行うことにより、図１１（ｃ）、図１３（ｃ）に示すように、層間絶縁膜１７の表面上に平坦化膜１８を形成する。
＜コンタクトホール形成工程＞
次いで、平坦化膜１８、ソース電極１６ａａ及びドレイン電極１６ｂをマスクとして、所定のエッチングガス（例えば、ＣＦ４ガスとＯ２ガス）を使用したドライエッチングを行い、層間絶縁膜１７及び接続層２５の一部を除去することにより、図１１（ｄ）に示すように、接続層２５及びドレイン電極１６ｂにコンタクトホールＣａを形成し、当該コンタクトホールＣａを有する接続領域２９を形成する。
また、平坦化膜１８、ソース配線層からなる配線、及び接続層３８をマスクとして、所定のエッチングガス（例えば、ＣＦ４ガスとＯ２ガス）を使用したドライエッチングを行い、層間絶縁膜１７及びゲート絶縁層１２の一部を除去することにより、図１３（ｄ）に示すように、ゲート絶縁層１２、接続層３８、ソース配線層からなる配線にコンタクトホールＣｃを形成し、当該コンタクトホールＣｃを有する接続領域３２を形成する。
なお、これらのコンタクトホールＣａ，Ｃｃの形成と同時に、ゲート絶縁層１２のエッチングにより、上述のコンタクトホールＣｂが形成される。
また、コンタクトホールＣａ，Ｃｃを形成するに際し、コンタクトホールＣａ側の接続層２５とコンタクトホールＣｃ側のゲート絶縁層１２のエッチング選択比を調節することにより、コンタクトホールＣａ側において、エッチングを接続層２５で止めて、ゲート絶縁層１２のエッチングを防止することが可能になる。
＜画素電極・透明導電膜形成工程＞
最後に、層間絶縁膜１７及び平坦化膜１８が形成された基板全体に、スパッタリング法により、例えば、インジウム錫酸化物からなるＩＴＯ膜（厚さ５０ｎｍ〜２００ｎｍ程度）などを成膜した後に、そのＩＴＯ膜に対して、第５フォトマスクを用いたフォトリソグラフィによるレジストのパターニング、ウェットエッチング及びレジストの剥離洗浄を行うことにより、図４に示すように、コンタクトホールＣａの表面上に画素電極１９ａを形成するとともに、図７に示すように、コンタクトホールＣｃの表面上に透明導電膜４１を形成する。
この際、図４に示すように、画素電極１９ａは、接続層２５と接するように形成され、画素電極１９ａとドレイン電極１６ｂとは、酸化物半導体により形成された接続層２５を介して、接続経路３１により、電気的に接続される。
このように、本実施形態においては、画素電極１９ａとドレイン電極１６ｂとを接続するためのエッチング処理を行うことなく、接続層２５を介して、画素電極１９ａとドレイン電極１６ｂとを接続することができる。従って、製造工程数を増加させることなく、画素電極１９ａとドレイン電極１６ｂとの接続不良を防止して、表示品位の低下を防止することが可能になる。
また、図７に示すように、透明導電膜４１は、補助容量配線１１ｂ及び接続層３８と接するように形成され、補助容量配線１１ｂと、第１導電層１４ａと第２導電層１５ａにより構成された配線とは、酸化物半導体により形成された接続層３８及び透明導電膜４１とを介して、接続経路４２により、電気的に接続される。
従って、補助容量配線１１ｂと、第１導電層１４ａと第２導電層１５ａにより構成された配線とを接続するためのエッチング処理を行うことなく、接続層３８を介して、補助容量配線１１ｂと、第１導電層１４ａと第２導電層１５ａにより構成された配線とを接続することができる。従って、製造工程数を増加させることなく、補助容量配線１１ｂと、第１導電層１４ａと第２導電層１５ａにより構成された配線との接続不良を防止して、表示品位の低下を防止することが可能になる。
なお、画素電極１９ａは、透過型の液晶表示装置５０を形成する場合は、酸化タングステンを含むインジウム酸化物やインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物やインジウム錫酸化物等を使用することができる。また、上述のインジウム錫酸化物（ＩＴＯ）以外に、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を含有するインジウム錫酸化物（ＩＴＳＯ）等を使用することもできる。
また、反射型の液晶表示装置５０を形成する場合は、反射性を有する金属薄膜として、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、及びこれらの合金からなる導電膜を使用し、この金属薄膜を画素電極１９ａとして使用する構成とすることができる。
以上のようにして、図４、図７に示す薄膜トランジスタ基板２０を作製することができる。
＜対向基板作製工程＞
まず、ガラス基板などの絶縁基板１０ｂの基板全体に、スピンコート法又はスリットコート法により、例えば、黒色に着色された感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、図１４（ａ）に示すように、ブラックマトリクス２１を厚さ１．０μｍ程度に形成する。
次いで、ブラックマトリクス２１が形成された基板全体に、スピンコート法又はスリットコート法により、例えば、赤色、緑色又は青色に着色された感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、図１４（ａ）に示すように、選択した色の着色層２２（例えば、赤色層）を厚さ２．０μｍ程度に形成する。そして、他の２色についても同様な工程を繰り返して、他の２色の着色層２２（例えば、緑色層及び青色層）を厚さ２．０μｍ程度に形成する。
さらに、各色の着色層２２が形成された基板上に、スパッタリング法により、例えば、ＩＴＯ膜などの透明導電膜を堆積することにより、図１４（ｂ）に示すように、共通電極２３を厚さ５０ｎｍ〜２００ｎｍ程度に形成する。
最後に、共通電極２３が形成された基板全体に、スピンコート法又はスリットコート法により、感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、図１４（ｃ）に示すように、フォトスペーサ２４を厚さ４μｍ程度に形成する。
以上のようにして、対向基板３０を作製することができる。
＜液晶注入工程＞
まず、上記薄膜トランジスタ基板作製工程で作製された薄膜トランジスタ基板２０、及び上記対向基板作製工程で作製された対向基板３０の各表面に、印刷法によりポリイミドの樹脂膜を塗布した後に、その塗布膜に対して、焼成及びラビング処理を行うことにより、配向膜を形成する。
次いで、例えば、上記配向膜が形成された対向基板３０の表面に、ＵＶ（ultraviolet
）硬化及び熱硬化併用型樹脂などからなるシール材を枠状に印刷した後に、シール材の内側に液晶材料を滴下する。
さらに、上記液晶材料が滴下された対向基板３０と、上記配向膜が形成された薄膜トランジスタ基板２０とを、減圧下で貼り合わせた後に、その貼り合わせた貼合体を大気圧に開放することにより、その貼合体の表面及び裏面を加圧する。
そして、上記貼合体に挟持されたシール材にＵＶ光を照射した後に、その貼合体を加熱することによりシールを硬化させる。
最後に、上記シール材を硬化させた貼合体を、例えば、ダイシングにより分断することにより、その不要な部分を除去する。
以上のようにして、本実施形態の液晶表示装置５０を製造することができる。
なお、上記実施形態は以下のように変更しても良い。
上記実施形態においては、コンタクトホールＣａに接続層２５を設け、この接続層２５を介して、ドレイン電極１６ｂと画素電極１９ａとを電気的に接続する構成、及びコンタクトホールＣｃに接続層３８を設け、この接続層３８を介して、補助容量配線１１ｂと、第１導電層１４ａと第２導電層１５ａにより構成された配線とを電気的に接続する構成としたが、本発明は、これらに限定されず、例えば、上述のコンタクトホールＣｂにおいても適用することができる。
例えば、上述のコンタクトホールＣｃと同様に、コンタクトホールＣｂにおいて、ゲート絶縁層１２とソース配線１６ａの間に、酸化インジウムガリウム亜鉛（ＩＧＺＯ）により形成された接続層を設けるとともに、コンタクトホールＣｂの表面上に、中継配線１１ｃ及び接続層と接する透明導電膜を設け、中継配線１１ｃとソース配線１６ａとが、透明導電膜及び接続層を介して電気的に接続される構成としてもよい。
また、上記実施形態においては、接続層２５，３８を形成する酸化物半導体として酸化インジウムガリウム亜鉛（ＩＧＺＯ）を使用し、接続層２５，３８と接触するドレイン電極１６ｂの第１導電層１４ｂ及び第１導電層１４ａと第２導電層１５ａにより構成された配線の第１導電層１４ａをチタンにより形成する構成としたが、接続層２５，３８を形成する酸化物半導体をドレイン電極１６ｂの第１導電層１４ｂ及び第１導電層１４ａと第２導電層１５ａにより構成された配線の第１導電層１４ａを形成する金属により還元することにより、酸化物半導体により形成された接続層２５，３８の低抵抗化を図ることできるものであれば、ドレイン電極１６ｂの第１導電層１４ｂ及び第１導電層１４ａと第２導電層１５ａにより構成された配線の第１導電層１４ａを形成する金属として、チタン以外の材料を使用することができる。
より具体的には、例えば、チタンより標準電極電位が低い金属であれば、酸化インジウムガリウム亜鉛と接触した場合に、上述のチタンと同様に酸化インジウムガリウム亜鉛を還元することができる。
具体的には、チタンの標準電極電位が−１．６３Ｖであり、これより低い標準電極電位を有する金属としては、例えば、アルミニウム(−１．６７６Ｖ)、バリウム（−２．９２Ｖ）、ベリリウム（−１．８４７Ｖ）、カルシウム（−２．８４Ｖ）、セシウム（−２．９２３Ｖ）、カリウム（−２．９２５Ｖ）、リチウム（−３．０４５Ｖ）、マグネシウム（−２．３７Ｖ）、ナトリウム（Ｎａ：−２．７１４Ｖ）、ルビジウム（−２．９２５）、ストロンチウム（−２．８９Ｖ）などが挙げられる。
また、この場合、接続層２５上にチタンよりも標準電極電位が低い金属からなるドレイン電極１６ｂ（即ち、第１導電層１４ｂ）が形成され、接続層３８上にチタンよりも標準電極電位が低い金属により形成されたソース配線１６ａ（即ち、第１導電層１４ａ）が形成されることになる。
また、上記実施形態においては、５枚のフォトマスクを使用することにより、薄膜トランジスタ基板２０を作製したが、半導体層・接続層形成工程とソース配線・ドレイン電極形成工程とを１枚のマスクで行い、合計で４枚のフォトマスクを使用することにより、薄膜トランジスタ基板を作製する構成としてもよい。
この場合、まず、薄膜トランジスタ基板作製工程において、上述の第１の実施形態において説明した図１０（ａ），（ｂ）、及び図１２（ａ），（ｂ）と同様に、第１フォトマスクを使用して、ゲート電極・ゲート配線形成工程、及びゲート絶縁層形成工程を行う。
次いで、図１５（ａ）、図１７（ａ）に示すように、スパッタリング法により、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ）により形成された酸化物半導体膜（厚さ３０ｎｍ〜１００ｎｍ程度）５１を成膜する。次いで、図１５（ｂ）、図１７（ｂ）に示すように、酸化物半導体膜５１が形成された基板全体に、スパッタリング法により、例えば、チタン膜２６（厚さ３０ｎｍ〜１５０ｎｍ）及びアルミニウム膜２７（厚さ５０ｎｍ〜４００ｎｍ程度）などを順に成膜する。
次いで、チタン膜２６及びアルミニウム膜２７が形成された基板全体に、フォトレジストを形成し、このフォトレジストを、第２フォトマスクを使用して、ハーフ露光を用いて所定の形状にパターニングして、図１５（ｃ）、図１７（ｃ）に示すように、フォトレジスト５２を形成する。次いで、フォトレジスト５２を用いて、アルミニウム膜２７およびチタン膜２６に対してウェットエッチング、ドライエッチング（プラズマエッチング）あるいはこれらを組み合わせたエッチング処理（例えば、ウェットエッチング後にドライエッチング）を行い、さらに酸化物半導体膜５１をウェットエッチングする。そして、図１５（ｄ）に示すように、酸化物半導体膜５１、チタン膜２６及びアルミニウム膜２７の一部を除去することにより、酸化物半導体層１３ａ、及び接続層２５が形成されるとともに、図１７（ｄ）に示すように、ゲート絶縁層１２上に接続層３８を形成し、更に、接続層３８上に、第１導電層１４ａ及び第２導電層１５ａの積層膜により構成された配線を形成する。
なお、この場合、図１５（ｄ）に示すように、酸化物半導体層１３ａと接続層２５は、一体的に形成されることになる。
次いで、図１５（ｅ）、図１７（ｅ）に示すように、フォトレジスト５２をアッシングし、ハーフ露光を行った領域のフォトレジストを除去する。その後、残存したフォトレジスト５２を用いて、チタン膜２６およびアルミニウム膜２７をドライエッチングを行うことにより、図１６に示すように、酸化物半導体層１３ａ上に第１導電層１４ａ及び第２導電層１５ａの積層膜により構成されたソース電極１６ａａを形成し、接続層２５上に第１導電層１４ｂ及び第２導電層１５ｂの積層膜により構成されたドレイン電極１６ｂを形成して、酸化物半導体層１３ａのチャネル領域Ｃを露出させる。
このように、半導体層・接続層形成工程とソース配線・ドレイン電極形成工程とを１枚のフォトマスクで行う。
その後、フォトレジスト５２の剥離と洗浄を行い、次いで、上述の第１の実施形態において説明した図１１（ａ）〜（ｄ）、及び図１３（ａ）〜（ｄ）と同様に、層間絶縁膜形成工程、平坦化膜形成工程、コンタクトホール形成工程、画素電極・透明導電膜形成工程を行うことにより、薄膜トランジスタ基板が作製される。この際、上述の実施形態において説明した第４及び第５フォトマスクが、第３及び第４フォトマスクとして使用され、合計４枚のフォトマスクにより、薄膜トランジスタが形成されることになる。
本発明の活用例としては、酸化物半導体の半導体層を用いた表示装置用基板及びその製造方法、表示装置が挙げられる。
５ａ 薄膜トランジスタ
１０ａ 絶縁基板
１１ａ ゲート配線
１１ａａ ゲート電極
１１ｂ 補助容量配線（ゲート配線層により形成された配線）
１２ ゲート絶縁層
１３ａ 酸化物半導体層
１４ａ 第１導電層
１４ｂ 第１導電層
１５ａ 第２導電層
１５ｂ 第２導電層
１６ａ ソース配線
１６ａａ ソース電極
１６ｂ ドレイン電極
１７ 層間絶縁膜
１８ 平坦化膜
１９ａ 画素電極
２０ 薄膜トランジスタ基板（表示装置用基板）
２５ 接続層
３０ 対向基板（他の表示装置用基板）
３８ 接続層
４０ 液晶層（表示媒体層）
４１ 透明導電膜（導電膜）
５０ 液晶表示装置
Ｃ チャネル領域
Ｃａ コンタクトホール
Ｃｃ コンタクトホール

Claims (10)

  1. 絶縁基板と、
    前記絶縁基板上に設けられたゲート絶縁層と、
    前記ゲート絶縁層上に設けられ、酸化インジウムガリウム亜鉛により形成された接続層と、
    前記接続層上に設けられ、チタンまたはチタンよりも標準電極電位が低い金属により形成されたドレイン電極と、
    前記接続層及び前記ドレイン電極に形成されたコンタクトホールと、
    前記コンタクトホールの表面上に設けられ、前記接続層に接する画素電極と
    を備え、
    前記ドレイン電極と前記画素電極とが、前記接続層を介して電気的に接続されていることを特徴とする表示装置用基板。
  2. 前記ドレイン電極が、前記接続層の表面上に設けられた第１導電層と、該第１導電層の表面上に設けられた第２導電層とにより構成され、前記第１導電層が前記チタンにより形成されていることを特徴とする請求項１に記載の表示装置用基板。
  3. 絶縁基板と、
    前記絶縁基板上に設けられ、ゲート配線層により形成された配線と、
    前記ゲート配線層により形成された配線を覆うように設けられたゲート絶縁層と、
    前記ゲート絶縁層上に設けられ、酸化インジウムガリウム亜鉛により形成された接続層と、
    前記接続層上に設けられ、チタンまたはチタンよりも標準電極電位が低い金属からなるソース配線層により形成された配線と、
    前記ゲート絶縁層、前記接続層、及び前記ソース配線層により形成された配線に形成されたコンタクトホールと、
    前記コンタクトホールの表面上に設けられ、前記ゲート配線層により形成された配線及び前記接続層と接する導電膜と
    を備え、
    前記ゲート配線層により形成された配線と前記ソース配線層により形成された配線とが、前記接続層及び前記導電膜を介して電気的に接続されていることを特徴とする表示装置用基板。
  4. 前記ソース配線層により形成された配線が、前記接続層の表面上に設けられた第１導電層と、該第１導電層の表面上に設けられた第２導電層とにより構成され、前記第１導電層が前記チタンにより形成されていることを特徴とする請求項３に記載の表示装置用基板。
  5. 請求項１〜請求項４のいずれか１項に記載の前記表示装置用基板と、
    前記表示装置用基板に対向して配置された他の表示装置用基板と、
    前記表示装置用基板及び前記他の表示装置用基板の間に設けられた表示媒体層と
    を備えることを特徴とする表示装置。
  6. 前記表示媒体層が液晶層であることを特徴とする請求項５に記載の表示装置。
  7. 絶縁基板上にゲート絶縁層を形成するゲート絶縁層形成工程と、
    前記ゲート絶縁層上に酸化インジウムガリウム亜鉛からなる接続層を形成する接続層形成工程と、
    前記接続層上にチタンまたはチタンよりも標準電極電位が低い金属からなるドレイン電極を形成するドレイン電極形成工程と、
    前記接続層及び前記ドレイン電極にコンタクトホールを形成するコンタクトホール形成工程と、
    前記コンタクトホールの表面上に、前記接続層と接するように画素電極を形成することにより、前記接続層を介して、前記ドレイン電極と前記画素電極とを電気的に接続する画素電極形成工程と
    を少なくとも備えることを特徴とする表示装置用基板の製造方法。
  8. 前記ドレイン電極形成工程において、前記接続層の表面上にチタンにより形成された第１導電層を形成するとともに、該第１導電層上に第２導電層を形成することにより、前記第１導電層及び前記第２導電層の積層膜により構成された前記ドレイン電極を形成することを特徴とする請求項７に記載の表示装置用基板の製造方法。
  9. 絶縁基板上に、ゲート配線層により配線を形成する配線形成工程と、
    前記ゲート配線層により形成された配線を覆うようにゲート絶縁層を形成するゲート絶縁層形成工程と、
    前記ゲート絶縁層上に酸化インジウムガリウム亜鉛からなる接続層を形成する接続層形成工程と、
    前記接続層上にチタンまたはチタンよりも標準電極電位が低い金属からなるソース配線層により配線を形成する他の配線形成工程と、
    前記ゲート絶縁層、前記接続層、及び前記ソース配線層により形成された配線にコンタクトホールを形成するコンタクトホール形成工程と、
    前記コンタクトホールの表面上に、前記ゲート配線層により形成された配線及び前記接続層と接するように導電膜を形成することにより、前記接続層及び前記導電膜を介して、前記ゲート配線層により形成された配線と前記ソース配線層により形成された配線とを電気的に接続する導電膜形成工程と
    を少なくとも備えることを特徴とする表示装置用基板の製造方法。
  10. 前記他の配線形成工程において、前記接続層の表面上にチタンにより形成された第１導電層を形成するとともに、該第１導電層上に第２導電層を形成することにより、前記ソース配線層により形成された配線を形成することを特徴とする請求項９に記載の表示装置用基板の製造方法。
JP2012529475A 2010-08-18 2011-05-11 表示装置用基板及びその製造方法、表示装置 Active JP5275519B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012529475A JP5275519B2 (ja) 2010-08-18 2011-05-11 表示装置用基板及びその製造方法、表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010183225 2010-08-18
JP2010183225 2010-08-18
JP2012529475A JP5275519B2 (ja) 2010-08-18 2011-05-11 表示装置用基板及びその製造方法、表示装置
PCT/JP2011/002634 WO2012023226A1 (ja) 2010-08-18 2011-05-11 表示装置用基板及びその製造方法、表示装置

Publications (2)

Publication Number Publication Date
JP5275519B2 true JP5275519B2 (ja) 2013-08-28
JPWO2012023226A1 JPWO2012023226A1 (ja) 2013-10-28

Family

ID=45604897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012529475A Active JP5275519B2 (ja) 2010-08-18 2011-05-11 表示装置用基板及びその製造方法、表示装置

Country Status (5)

Country Link
US (1) US20130215370A1 (ja)
JP (1) JP5275519B2 (ja)
KR (1) KR101339607B1 (ja)
CN (1) CN103069334A (ja)
WO (1) WO2012023226A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104396019B (zh) * 2012-06-19 2017-04-12 夏普株式会社 半导体装置及其制造方法
WO2014042125A1 (ja) * 2012-09-12 2014-03-20 シャープ株式会社 半導体装置およびその製造方法
CN103050413A (zh) * 2012-12-25 2013-04-17 青岛盛嘉信息科技有限公司 一种薄膜晶体管生长工艺
CN103035569A (zh) * 2012-12-25 2013-04-10 青岛盛嘉信息科技有限公司 一种薄膜晶体管生长工艺
US9704894B2 (en) * 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
TWI624936B (zh) 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
US10008513B2 (en) * 2013-09-05 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102235443B1 (ko) 2014-01-10 2021-04-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9881986B2 (en) 2014-02-24 2018-01-30 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
EP2911199B1 (en) * 2014-02-24 2020-05-06 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US10985196B2 (en) * 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US9214508B2 (en) 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
EP2911202B1 (en) 2014-02-24 2019-02-20 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US9721973B2 (en) 2014-02-24 2017-08-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10186528B2 (en) 2014-02-24 2019-01-22 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
CN103915451B (zh) * 2014-03-28 2016-05-18 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
US9874775B2 (en) * 2014-05-28 2018-01-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
CN104538411A (zh) * 2015-01-22 2015-04-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN105070725A (zh) * 2015-07-21 2015-11-18 深圳市华星光电技术有限公司 一种平板显示器中的面板结构及制作方法
US10340392B2 (en) * 2015-09-24 2019-07-02 Sharp Kabushiki Kaisha Semiconductor device including mark portion and production method for same
CN105206678A (zh) * 2015-10-29 2015-12-30 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制作方法
US9793409B2 (en) * 2016-01-14 2017-10-17 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel
WO2018003633A1 (ja) * 2016-06-28 2018-01-04 シャープ株式会社 アクティブマトリクス基板、光シャッタ基板、表示装置、アクティブマトリクス基板の製造方法
WO2018180842A1 (ja) * 2017-03-29 2018-10-04 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板の製造方法、表示装置
CN108183132A (zh) * 2017-12-27 2018-06-19 深圳市华星光电半导体显示技术有限公司 一种igzo薄膜晶体管制备方法
CN110391186A (zh) * 2019-07-09 2019-10-29 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法
CN114695529A (zh) * 2022-03-16 2022-07-01 Tcl华星光电技术有限公司 Tft基板及其制作方法、液晶显示面板和oled显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000199917A (ja) * 1998-10-26 2000-07-18 Sharp Corp 液晶表示装置の製造方法および液晶表示装置
JP2010140919A (ja) * 2008-12-09 2010-06-24 Hitachi Ltd 酸化物半導体装置及びその製造方法並びにアクティブマトリクス基板
JP2011029304A (ja) * 2009-07-23 2011-02-10 Seiko Epson Corp 半導体装置、半導体装置の製造方法、および電子機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101012491B1 (ko) * 2003-12-04 2011-02-08 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000199917A (ja) * 1998-10-26 2000-07-18 Sharp Corp 液晶表示装置の製造方法および液晶表示装置
JP2010140919A (ja) * 2008-12-09 2010-06-24 Hitachi Ltd 酸化物半導体装置及びその製造方法並びにアクティブマトリクス基板
JP2011029304A (ja) * 2009-07-23 2011-02-10 Seiko Epson Corp 半導体装置、半導体装置の製造方法、および電子機器

Also Published As

Publication number Publication date
JPWO2012023226A1 (ja) 2013-10-28
WO2012023226A1 (ja) 2012-02-23
US20130215370A1 (en) 2013-08-22
KR20130073947A (ko) 2013-07-03
KR101339607B1 (ko) 2013-12-10
CN103069334A (zh) 2013-04-24

Similar Documents

Publication Publication Date Title
JP5275519B2 (ja) 表示装置用基板及びその製造方法、表示装置
JP5095865B2 (ja) アクティブマトリクス基板及びそれを備えた表示パネル、並びにアクティブマトリクス基板の製造方法
JP5347071B2 (ja) アクティブマトリクス基板の製造方法及びその方法により製造されたアクティブマトリクス基板、並びに表示パネル
US7732820B2 (en) Substrate for display device having a protective layer provided between the pixel electrodes and wirings of the active matrix substrate, manufacturing method for same and display device
US8957418B2 (en) Semiconductor device and display apparatus
KR101392276B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP6238712B2 (ja) 薄膜トランジスタ基板およびその製造方法
JP5528475B2 (ja) アクティブマトリクス基板及びその製造方法
WO2012108301A1 (ja) アクティブマトリクス基板、表示パネル及び表示装置
JP2007294709A (ja) 電気光学装置、電子機器、および電気光学装置の製造方法
US20120242923A1 (en) Thin film transistor substrate, method for manufacturing the same, and display device
WO2011086905A1 (ja) アクティブマトリクス基板及びその製造方法
WO2013111533A1 (ja) 薄膜トランジスタ基板の製造方法及びその方法により製造された薄膜トランジスタ基板
JP2007116164A (ja) 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法
JP2007013083A (ja) 薄膜トランジスタ基板及びその製造方法
JP5679397B2 (ja) 薄膜トランジスタ基板の製造方法
WO2011161875A1 (ja) 表示装置用基板及びその製造方法、表示装置
WO2012017626A1 (ja) 薄膜トランジスタ基板及びその製造方法並びに液晶表示パネル
JP2019114751A (ja) 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法
WO2013008441A1 (ja) アクティブマトリクス基板及びその製造方法
JP3169322B2 (ja) アクティブマトリクス基板およびその製造方法
WO2013076940A1 (ja) アクティブマトリクス基板及び液晶表示装置
WO2013076941A1 (ja) アクティブマトリクス基板及び液晶表示装置
WO2013084452A1 (ja) 表示装置用基板及びそれを備えた表示装置
JP2010008766A (ja) 表示装置及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130515

R150 Certificate of patent or registration of utility model

Ref document number: 5275519

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150