JP3169322B2 - アクティブマトリクス基板およびその製造方法 - Google Patents
アクティブマトリクス基板およびその製造方法Info
- Publication number
- JP3169322B2 JP3169322B2 JP18312795A JP18312795A JP3169322B2 JP 3169322 B2 JP3169322 B2 JP 3169322B2 JP 18312795 A JP18312795 A JP 18312795A JP 18312795 A JP18312795 A JP 18312795A JP 3169322 B2 JP3169322 B2 JP 3169322B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- transparent conductive
- active matrix
- pixel electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
装置などに使用され、スイッチング素子として薄膜トラ
ンジスタ等の非線形素子がマトリクス状に形成されたア
クティブマトリクス基板およびその製造方法に関する。
等のOA(オフィスオートメーション)機器やAV(オ
ーディオビジュアル)装置には低消費電力であることが
求められている。それに伴い、それらに用いられている
液晶表示装置(LCD)、特にアクティブマトリクス型
液晶表示装置(AM−LCD)も低消費電力化が強く要
求されている。
電極を選択駆動するスイッチング素子とがマトリクス状
に形成されたアクティブマトリクス基板と、対向電極が
形成された対向基板との間に、液晶が狭持された構造を
有する。上記スイッチング素子としては、薄膜トランジ
スタ(TFT)素子、MIM(金属−絶縁層−金属)素
子、MOS(金属−酸化物−シリコン)トランジスタ素
子、ダイオード、バリスタ等の非線形素子が一般に知ら
れている。
有効な手段としては、開口率を向上させることが挙げら
れる。AM−LCDの開口率を向上させる技術として、
Pixel on Pass(絵素電極を層間絶縁膜を
介して配線やスイッチング素子の上方に形成した構成)
が有る。従来のPixel on Pass構造とし
て、図3に示すものが知られている(特開平5−100
250号)。この液晶表示装置は、図面下側の絶縁基板
26上に、ゲート配線13、ソース配線17および絵素
のスイッチング素子としてのプレーナ型TFT12が設
けられ、その上方に層間絶縁膜37、更に絵素電極11
が形成されている、アクティブマトリクス基板を備え
る。
導体層14を有する。この半導体層14は、平面的に、
ソース/チャネル/ドレインが形成され、ソース・ドレ
イン22a、22bに導電膜34とソース配線17とが
接続され、チャネルの上にゲート絶縁膜15を介してゲ
ート電極16が形成されている。また、ドレインと絵素
電極11とのコンタクトは、前記導電膜34およびその
上側の導電性光遮蔽膜25を用いて行われている。そし
て、絵素電極11の上に、TFT12を覆うように絶縁
性光遮蔽膜42が形成されている。なお、図中の33お
よび35は、層間絶縁膜であり、23は蓄積容量ライン
である。
来のアクティブマトリクス基板においては、光遮蔽膜2
5や42をエッチングする際に、各々の下側に設けられ
ている保護膜としての前記層間絶縁膜37、33および
35が劣化するという問題がある。この問題は、ウェッ
トエッチング法およびドライエッチング法のどちらを用
いた場合でも発生する。これは、プレーナ型、逆スタガ
型のTFTやMIM素子等でも同様に発生する。
膜を成膜する工程で、ゴミ等によってできる穴や膜の剥
離等により膜欠損が生じると、その膜欠損にエッチング
液が浸透して、更に膜欠損が拡大する。一方、ドライエ
ッチング法を用いた場合、光遮蔽膜25の材料であるT
i等と保護膜の材料であるSiNx等とでは、SiNx等
のエッチングレートの方がTi等のエッチングレートよ
りも大きく、両者の間にエッチングレート選択比がな
い。そのため、光遮蔽膜のエッチングが完了する前に保
護膜が大きくエッチングされてしまう。その結果、アク
ティブマトリクス基板の製造が困難になる。
iの代わりにアルミニウム(Al)やモリブデン(M
o)、Ta等を用いても解決されない。例えば、フッ素
系のドライエッチングにおいて、Ti、Al、Mo、T
a等の金属膜の中で最もエッチングレートが早いのはT
a膜である。Ta膜のエッチングレートを1とすると、
保護膜の材料となるSiNxのエッチングレートは約3
倍であり、Ta/SiNxのエッチングレートの選択比
は0.3となる。Ti、Al、Mo等、他の金属膜では
エッチングレートの選択比は更に小さくなる。その結
果、光遮蔽膜の材料としてTiの代わりにAl、Mo、
Ta等を用いても、光遮蔽膜のエッチングが完了する前
に保護膜が大きくエッチングされる。また、光遮蔽膜と
してTaNを用いた場合でも、TaN/SiNxのエッ
チングレートの選択比は0.3程度であるので同様の問
題が発生する。
トリクス基板を用いて液晶表示装置を作製すると、ソー
ス配線と絵素電極との間にリークが生じて点欠陥が発生
するので、重大な表示品位不良となる。また、特開平5
−100250号では、コンタクト部の光遮蔽膜の他
に、絵素上にもう一層、光遮蔽膜を形成しているが、こ
れはプロセスが一つ増加するため好ましくない。
決すべくなされたものであり、光遮蔽膜により開口率を
向上できる共に、絶縁保護膜を劣化することなく形成し
て絵素電極とソース電極との間のリークを防ぐことがで
き、かつプロセスの増加を伴わないアクティブマトリク
ス基板およびその製造方法を提供することを目的とす
る。
リクス基板は、絶縁性基板上に、複数の走査線及び複数
の信号線が交差して形成され、走査線と信号線とで囲ま
れた各領域に絵素電極と、各絵素電極を駆動するための
非線形素子とがマトリックス状に配置されたアクティブ
マトリクス基板であって、 該走査線、該信号線および
該非線形素子を覆って形成された絶縁膜の上に、該絵素
電極である透明導電膜が、該絶縁膜に設けたコンタクト
ホールを介して該非線形素子の電極に電気的に接続した
状態に設けられ、更に該非線形素子を覆う該透明導電膜
上の領域に、金属薄膜からなる光遮蔽膜が、該透明導電
膜上に直接、設けられ、そのことにより上記目的が達成
される。
て、前記絵素電極が、酸化スズ、酸化インジウムおよび
酸化インジウム・スズのうちのいずれか1つの材料から
なる単層膜または2つ以上の材料からなる多層膜であ
り、前記光遮蔽膜が、モリブデン、アルミニウム、チタ
ン、タンタルおよび窒化タンタルのうちのいずれか1つ
の材料からなる単層膜または2つ以上の材料からなる多
層膜である構成とすることができる。
方法は、絶縁性基板上に、複数の走査線及び複数の信号
線が交差して形成され、走査線と信号線とで囲まれた各
領域に絵素電極と、各絵素電極を駆動するための非線形
素子とがマトリックス状に配置されたアクティブマトリ
クス基板の製造方法であって、該走査線、該信号線およ
び該非線形素子を覆い、かつ、該非線形素子の電極上に
コンタクトホールを有する状態に透明絶縁膜を形成する
工程と、該透明絶縁膜の上に、絵素電極用の透明導電膜
および光遮蔽膜用の金属薄膜からなる2層膜を、該透明
導電膜を基板側にし、かつ、該コンタクトホールを介し
て該透明導電膜と該電極とが電気的に接続した状態に形
成する工程と、該2層膜の上側の該金属薄膜をエッチン
グして、該非線形素子を覆う光遮蔽膜を形成する工程
と、該2層膜の下側の該透明導電膜をエッチングして絵
素電極を形成する工程とを含み、そのことにより上記目
的が達成される。
に形成された絶縁膜上に、透明導電膜からなる絵素電極
と金属薄膜からなる光遮蔽膜とが基板側からこの順に積
層されている。
より、走査線および信号線と絵素電極とのリークが防止
される。また、光遮蔽膜により、コントラストの向上と
TFTの劣化防止を図れ、さらに開口率が向上する。こ
の絶縁膜と光遮蔽膜との間に絵素電極が形成されている
ので、金属薄膜からなる光遮蔽膜をエッチングする際に
透明導電膜が絶縁膜のエッチング阻止層として機能し、
その結果、劣化のない良好な絶縁膜が得られる。また、
余分な光遮蔽膜を必要としないため、プロセスの増加を
伴わない。
図面を参照しながら説明する。
ブマトリクス基板の2絵素分を示す平面図であり、図2
は図1のA−A’線による断面図である。尚、図1の左
側の絵素は、光遮蔽膜の下のTFT構造が見えるように
示している。
基板1上に、Taからなるゲート配線2とTiからなる
ソース配線3が交差して形成されている。ゲート配線2
およびソース配線3の交差部近傍には、絵素電極13
と、ゲート配線2およびソース配線3に接続されたTF
T20とが、各絵素毎に形成されている。
されたゲート配線2の一部であるゲート電極2aを覆っ
て、Ta2O5からなる第1のゲート絶縁膜4が形成さ
れ、その上に基板全面を覆うようにSiNxからなる第
2のゲート絶縁膜5が形成されている。第2のゲート絶
縁膜5の上には、ゲート電極2aと一部重なるようにa
−Si(i)からなる半導体層6が形成され、その中央
部上には、SiNxからなるエッチングストッパ層7が
形成されている。
ッパ層7の上で分断された状態で、a−Si(n+)か
らなるコンタクト層8が形成されている。このコンタク
ト層8の一方(図面右側)を覆ってソース配線3の一部
であるソース電極3aが形成され、コンタクト層8の他
方(図面左側)を覆ってTiからなるドレイン電極9が
形成されている。
ソース配線3および絵素の開口部を覆ってSiNx等の
透明絶縁膜からなる保護膜10が形成されている。保護
膜10には、ドレイン電極9に達するようにコンタクト
ホール11が形成されている。その保護膜10の上に
は、絵素の開口部を覆うようにITOからなる絵素電極
13が形成されており、絵素電極13はコンタクトホー
ル11を介してドレイン電極9に接続されている。この
絵素電極13の上には、TFT20を覆うように光遮蔽
膜12が形成されている。
ようにして作製される。
5000オングストロームのTa膜をスパッタリング法
により被着し、これをフォトリソグラフィー法によりパ
ターン形成してエッチングを行うことにより、ゲート電
極2aを含むゲート配線2を形成する。Ta膜のエッチ
ングには、CF4、O2の混合ガスをプラズマ化してドラ
イエッチングを行う方法と、フッ酸と硝酸との混合液を
エッチング液としてウェットエッチングを行う方法とが
ある。ウェットエッチングを行う場合には、ガラス基板
1とTa膜との間に膜厚が1000〜10000オング
ストロームのTa2O5膜を予め形成しておき、ガラス基
板1がエッチングされないようにする。次に、ゲート配
線2の表面を陽極酸化することにより膜厚が500〜5
000オングストロームのTa2O5膜を形成して第1の
ゲート絶縁膜4とする。
ゲート絶縁膜5となる膜厚が500〜6000オングス
トロームのSiNx層と、半導体層6となる膜厚が50
0〜1000オングストロームのa−Si(i)層と、
エッチングストッパ層7となるSiNx層とをこの順に
連続的に被着する。その後、フォトリソグラフィー法に
よりパターニングを行って、最上のSiNx層をBHF
(フッ酸+フッ化アンモニウム)でエッチングすること
によりエッチングストッパ層7のみを形成する。
8となる膜厚が200〜2000オングストロームのa
−Si(n+)層を被着し、フォトリソグラフィー法お
よびエッチングにより、このa−Si(n+)層と上記
a−Si(i)層とを同時に島状にパターニングして、
コンタクト層8および半導体層6とする。
00オングストロームのTiをスパッタリング法により
被着して金属薄膜を形成し、これをフォトリソグラフィ
ー法によりパターン形成した後、エッチングすることに
より、ソース電極3aを含むソース配線3およびドレイ
ン電極9を形成する。
て、膜厚が500〜6000オングストロームのSiN
x膜、つまり透明絶縁膜を被着する。その後、フォトリ
ソグラフィー法によりパターニングを行って、BHFで
エッチングすることにより、保護膜10にコンタクトホ
ール11を形成する。
ちのいずれか1つの材料からなる単層膜または2つ以上
の材料からなる多層膜を、たとえば膜厚300〜300
0オングストロームとなるようにスパッタリング法によ
り被着して、絵素電極13となる透明導電膜を形成す
る。
a、TaN、MoおよびAlのうちのいずれか1つの材
料からなる単層膜または2つ以上の材料からなる多層膜
を膜厚500〜5000オングストロームとなるように
スパッタリング法により被着して、光遮蔽膜12となる
金属薄膜を形成する。続いて、この金属薄膜をフォトリ
ソグラフィー法によりパターン形成した後、エッチング
して光遮蔽膜12を形成する。このエッチング方法に
は、ウェットエッチング法とドライエッチング方法との
2種類がある。
された平行平板式のドライエッチング装置を用いて、フ
ッ素系混合ガス、たとえばCF4とO2ガスとの混合ガ
ス、あるいは塩素系混合ガス、たとえばCCl4とO2ガ
スとの混合ガスをプラズマ化して、金属薄膜のエッチン
グを行う。例えば、金属薄膜の材料であるTa膜のエッ
チングレートを1とすると、透明導電膜であるITOの
エッチングレートは0.1倍以下であり、Ta/ITO
のエッチングレートの選択比は10以上となる。従っ
て、金属薄膜のエッチングが完了する前に透明導電膜が
エッチングされることはなく、透明導電膜の下に形成さ
れている保護膜10がエッチングされることはない。T
a以外の金属薄膜材料、Ti、TaN、MoおよびAl
等についても同様であり、また、ITO以外の透明導電
膜材料、SnO2およびInO3等についても同様であ
る。
3との混合したもの等のフッ硝酸系混合エッチング液に
より、金属薄膜のエッチングを行う。金属薄膜やSi系
材料がエッチングされるフッ硝酸系エッチング液では、
ITOは殆どエッチングされない。従って、金属薄膜の
エッチングが完了する前に透明導電膜がエッチングされ
ることはなく、透明導電膜の下に形成されている保護膜
10がエッチングされることはない。ITO以外の透明
導電膜材料、SnO2およびInO3等についても同様で
ある。
フィー法によりパターン形成してエッチングすることに
より、絵素電極13を形成する。このエッチングには、
HClとFeCl3との混合液等の塩化第2鉄系エッチ
ング液、HBr等の臭化水素系エッチング液、HClと
Zn等との混合エッチング液を用いることにより、透明
導電膜のみをエッチングする。これらのエッチング液に
よれば、保護膜10の材料であるSiNxはエッチング
されずに、透明導電膜のみをエッチングすることができ
る。
おいては、光遮蔽膜12をエッチングするときに、透明
導電膜が保護膜10を被っているので、その保護膜10
が損なわれることがない。その結果、ソース配線3とエ
ッチング13との間の絶縁性を向上させることができ
る。
対向電極を形成した対向基板を対向配設し、両基板の間
に液晶を封入することにより形成される液晶表示装置
は、保護膜10の劣化に起因する点欠陥の発生確率を低
下させることができ、表示品位を大幅に向上させること
ができる。
を形成したが、他の材料を使用できる。たとえば、Si
O2等の透明な絶縁材料を使用できる。また、保護膜1
0は、透明である必要は必ずしもなく、透明ではない絶
縁膜を使用することができる。 上記実施形態ではスイ
ッチング素子としてTFTが形成されたアクティブマト
リクス基板について説明しているが、本発明はこれに限
らず、MIM素子、MOSトランジスタ素子、ダイオー
ド、バリスタ等の非線形素子をスイッチング素子とした
アクティブマトリクス基板にも適用できる。
によれば、走査線および信号線と絵素電極とのリークを
防ぐと共に開口率を向上させるために、絶縁保護膜上に
絵素電極と光遮蔽膜とが形成されており、その絶縁保護
膜の劣化を防いで絶縁性を向上させることができる。従
って、液晶表示装置に用いた場合に、保護膜の劣化に起
因する点欠陥の発生確率を低下させることができる。そ
の結果、液晶表示装置の表示品位を格段に向上させるこ
とができ、製造歩留りを大幅に向上させることができ
る。また、余分な光遮蔽膜を必要としないため、プロセ
スの増加を伴わない。
ス基板の2絵素分を示す平面図である。
である。
Claims (3)
- 【請求項1】 絶縁性基板上に、複数の走査線及び複数
の信号線が交差して形成され、走査線と信号線とで囲ま
れた各領域に絵素電極と、各絵素電極を駆動するための
非線形素子とがマトリックス状に配置されたアクティブ
マトリクス基板であって、 該走査線、該信号線および該非線形素子を覆って形成さ
れた絶縁膜の上に、該絵素電極である透明導電膜が、該
絶縁膜に設けたコンタクトホールを介して該非線形素子
の電極に電気的に接続した状態に設けられ、更に該非線
形素子を覆う該透明導電膜上の領域に、金属薄膜からな
る光遮蔽膜が、該透明導電膜上に直接、設けられたアク
ティブマトリクス基板。 - 【請求項2】 前記絵素電極が、酸化スズ、酸化インジ
ウムおよび酸化インジウム・スズのうちのいずれか1つ
の材料からなる単層膜または2つ以上の材料からなる多
層膜であり、前記光遮蔽膜が、モリブデン、アルミニウ
ム、チタン、タンタルおよび窒化タンタルのうちのいず
れか1つの材料からなる単層膜または2つ以上の材料か
らなる多層膜である請求項1に記載のアクティブマトリ
クス基板。 - 【請求項3】 絶縁性基板上に、複数の走査線及び複数
の信号線が交差して形成され、走査線と信号線とで囲ま
れた各領域に絵素電極と、各絵素電極を駆動するための
非線形素子とがマトリックス状に配置されたアクティブ
マトリクス基板の製造方法であって、 該走査線、該信号線および該非線形素子を覆い、かつ、
該非線形素子の電極上にコンタクトホールを有する状態
に絶縁膜を形成する工程と、 該絶縁膜の上に、絵素電極用の透明導電膜および光遮蔽
膜用の金属薄膜からなる2層膜を、該透明導電膜を基板
側にし、かつ、該コンタクトホールを介して該透明導電
膜と該電極とが電気的に接続した状態に形成する工程
と、 該2層膜の上側の該金属薄膜をエッチングして、該非線
形素子を覆う光遮蔽膜を形成する工程と、 該2層膜の下側の該透明導電膜をエッチングして絵素電
極を形成する工程とを含むアクティブマトリクス基板の
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18312795A JP3169322B2 (ja) | 1995-07-19 | 1995-07-19 | アクティブマトリクス基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18312795A JP3169322B2 (ja) | 1995-07-19 | 1995-07-19 | アクティブマトリクス基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0933947A JPH0933947A (ja) | 1997-02-07 |
JP3169322B2 true JP3169322B2 (ja) | 2001-05-21 |
Family
ID=16130276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18312795A Expired - Lifetime JP3169322B2 (ja) | 1995-07-19 | 1995-07-19 | アクティブマトリクス基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3169322B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6055124B1 (ja) * | 2016-01-22 | 2016-12-27 | 森 敏明 | 気体充填物 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100495793B1 (ko) * | 1997-10-07 | 2005-09-02 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법 |
KR100848084B1 (ko) * | 2001-03-12 | 2008-07-24 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시장치 |
JP4956903B2 (ja) * | 2005-03-22 | 2012-06-20 | セイコーエプソン株式会社 | マイクロレンズ基板及びその製造方法、電気光学装置及びその製造方法、並びに電子機器 |
-
1995
- 1995-07-19 JP JP18312795A patent/JP3169322B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6055124B1 (ja) * | 2016-01-22 | 2016-12-27 | 森 敏明 | 気体充填物 |
Also Published As
Publication number | Publication date |
---|---|
JPH0933947A (ja) | 1997-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5275519B2 (ja) | 表示装置用基板及びその製造方法、表示装置 | |
JP4543385B2 (ja) | 液晶表示装置の製造方法 | |
US5946547A (en) | Liquid crystal display device fabrication methods with reduced numbers of patterning steps | |
US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
US6982776B2 (en) | In-plane-switching mode active matrix liquid crystal display device and method of manufacturing the same | |
JPH11133452A (ja) | 半導体デバイスおよびその製造方法 | |
JPH09269509A (ja) | 液晶表示素子及びその製造方法 | |
JP3152193B2 (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
US7477350B2 (en) | Thin film array panel | |
JP2000002892A (ja) | 液晶表示装置、マトリクスアレイ基板およびその製造方法 | |
JP3226836B2 (ja) | 液晶表示装置及びその製造方法 | |
KR100673331B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
JPH09307113A (ja) | 半導体装置及びその製造方法 | |
US6862051B2 (en) | Liquid crystal display device and method of manufacturing the same | |
JP4115761B2 (ja) | アクティブマトリクス基板及びその製造方法並びにそれを用いた表示装置 | |
JPH11352515A (ja) | 液晶表示装置およびその製造方法 | |
JP3169322B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
KR20010056591A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
JPH10173191A (ja) | 薄膜トランジスタおよびその製造方法並びにこれを搭載した液晶表示装置 | |
KR100309210B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
US6861671B2 (en) | Thin film transistor liquid crystal display and fabrication method thereof | |
JP3167817B2 (ja) | アクティブマトリックス型液晶表示装置 | |
JPH10133234A (ja) | 液晶表示装置 | |
KR100333270B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
JP3377003B2 (ja) | アクティブ素子アレイ基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010227 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080316 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090316 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140316 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term |