JP5679397B2 - 薄膜トランジスタ基板の製造方法 - Google Patents
薄膜トランジスタ基板の製造方法 Download PDFInfo
- Publication number
- JP5679397B2 JP5679397B2 JP2007265748A JP2007265748A JP5679397B2 JP 5679397 B2 JP5679397 B2 JP 5679397B2 JP 2007265748 A JP2007265748 A JP 2007265748A JP 2007265748 A JP2007265748 A JP 2007265748A JP 5679397 B2 JP5679397 B2 JP 5679397B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- photoresist pattern
- film transistor
- thin film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Description
本発明は薄膜トランジスタ基板の製造方法に関し、より詳細には製造工程を単純化させることができる薄膜トランジスタ基板の製造方法に関する。
一般に、液晶表示装置は、薄膜トランジスタ及び画素電極が形成された薄膜トランジスタ基板とカラーフィルタ及び共通電極が形成されたカラーフィルタ基板が液晶を挟んで結合された構造を有する。
薄膜トランジスタ基板を形成する工程は、マスクを利用したフォトリソグラフィ工程を通じて行われるが、最近では工程単純化のために４枚のマスクのみを使用する４枚マスク工程が開発されたことがある。
通常、４枚マスク工程ではデータ用金属層をエッチングすることにおいて、データラインを形成するための１次エッチング段階とチャンネル形成領域をエッチングするための２次エッチング段階を進行することになる。
既存の４枚マスク工程では、前記１次エッチング段階及び２次エッチング段階の全てにウェットエッチング工程を適用することにより、チャンネル幅の増加及び工程散布を減少させるために配線幅を広くデザインしなければならないという問題が発生される。
最近では、前記１次エッチング段階はウェットエッチング工程を使用し、２次エッチング段階はドライエッチング工程を使用する製造工程が開発されたことがあるが、ウェットエッチング工程とドライエッチング工程を全部使用することにより製造工程が複雑になり、製造時間が増加されるという問題が発生する。
従って、本発明はこのような従来の問題点を解決するためのもので、本発明はドライエッチング工程のみを利用して製造工程を単純化させることができる薄膜トランジスタ基板の製造方法を提供する。
本発明の一特徴による薄膜トランジスタ基板の製造方法によると、ゲートライン及び前記ゲートラインと連結されたゲート電極を含むゲート配線が形成された基板上にゲート絶縁膜及び活性層を順次に形成する。その後、前記活性層上に第１金属層、第２金属層、及び第３金属層が連続して積層されたデータ用金属膜を形成する。その後、前記データ用金属膜上にチャンネル形成領域に対応する部分が前記チャンネル形成領域以外に対応する部分に対して相対的に薄い厚みを有する第１フォトレジストパターンを形成する。その後、前記第１フォトレジストパターンを利用して前記第３金属層をドライエッチングする。その後、前記第１フォトレジストパターンを利用して前記第２金属層及び前記第１金属層を同時にドライエッチングし、前記活性層が備えるオーミックコンタクト層を露出させ、データラインを形成する。その後、前記第１フォトレジストパターンを利用して前記活性層をドライエッチングする。その後、前記第１フォトレジストパターンをエッチングして前記チャンネル形成領域に対応する部分を除去して第２フォトレジストパターンを形成する。その後、前記第２フォトレジストパターンを利用して前記データ用金属膜の前記チャンネル形成領域をドライエッチングして前記データラインと連結されたソース電極及び前記ソース電極と離隔したドレイン電極を形成する。
前記第１金属層はモリブデンを含み、前記第２金属層はアルミニウムを含み、前記第３金属層はモリブデンを含む。
前記第１フォトレジストパターンを利用して前記第２金属層と前記第１金属層を同時にドライエッチングする工程は、三塩化ホウ素（ＢＣｌ３）ガスと塩素（Ｃｌ２）ガスを利用して進行される。この際、前記三塩化ホウ素（ＢＣｌ３）ガスと前記塩素（Ｃｌ２）ガスの組成比は約１：１〜１：５程度で構成される。
前記第２フォトレジストパターンを利用して前記データ用金属膜の前記チャンネル形成領域をドライエッチングする工程は、前記第２フォトレジストパターンを利用して前記第３金属層をドライエッチングする工程と、前記第２フォトレジストパターンを利用して前記第２金属層及び前記第１金属層を同時にドライエッチングする工程で進行されることができる。
前記ソース電極及びドレイン電極を形成した後に、前記第２フォトレジストパターンを利用して前記チャンネル形成領域のオーミックコンタクト層を除去して薄膜トランジスタを形成する。
その後、前記薄膜トランジスタが形成された基板上に保護膜を形成し、前記保護膜上に前記ドレイン電極と電気的に連結される画素電極を形成する。
本発明の他の特徴による薄膜トランジスタ基板の製造方法によると、ゲートライン及び前記ゲートラインと連結されたゲート電極を含むゲート配線が形成された基板上にゲート絶縁膜及び活性層を順次に形成する。その後、前記活性層上に第１金属層、第２金属層、及び第３金属層が連続して積層されたデータ用金属膜を形成する。その後、前記データ用金属膜上にチャンネル形成領域に対応する部分が前記チャンネル形成領域以外に対応する部分に対して相対的に薄い厚みを有するフォトレジストパターンを形成する。その後、前記フォトレジストパターンを利用して前記第３金属層をドライエッチングする。その後、前記フォトレジストパターンを利用して前記第２金属層をドライエッチングする。その後、前記フォトレジストパターンを利用して前記第１金属層及び前記活性層を同時にドライエッチングして、前記ゲート絶縁膜を露出させるとともに前記チャンネル形成領域に対応する部分をオープンしてデータラインを形成する。その後、前記フォトレジストパターンを利用して前記データ用金属膜の前記チャンネル形成領域をドライエッチングして前記データラインと連結されたソース電極及び前記ソース電極と離隔したドレイン電極を形成する。
前記第１金属層はモリブデンを含み、前記第２金属層はアルミニウムを含み、前記第３金属層はモリブデンを含む。
前記フォトレジストパターンを利用して前記第１金属層及び前記活性層を同時にドライエッチングする工程は、六フッ化硫黄（ＳＦ６）ガスと塩素（Ｃｌ２）ガスを利用して進行される。この際、前記六フッ化硫黄（ＳＦ６）ガスと前記塩素（Ｃｌ２）ガスの組成比は、１：５〜１：７程度で構成される。
このような薄膜トランジスタ基板の製造方法によると、データラインを形成するための１次エッチング工程とチャンネルを形成するための２次エッチング工程を全部ドライエッチング工程で進行することにより、ウェットエッチングによる問題点を解決し、製造工程を単純化させることができる。
以下、添付図面を参照して、本発明による薄膜トランジスタ基板の製造方法をより詳細に説明する。
図１は、本発明の実施例によって製造された薄膜トランジスタ基板を示す平面図で、図２乃至図１１は、図１に図示された薄膜トランジスタ基板の製造過程を示す工程図である。ここで、図２乃至図１１は、図１のＩ−Ｉ’に沿って切断した場合の断面図である。
図１及び図２を参照すると、基板１１０上にゲート用金属膜を形成した後、第１露光マスクを利用したフォトリソグラフィ工程を通じて前記ゲート用金属膜をパターニングしてゲートライン１２２及びゲートライン１２２と連結されたゲート電極１２４を含むゲート配線１２０を形成する。前記ゲート用金属膜は、例えば、スパッタリング方法を通じて基板１１０上に形成されることができる。
基板１１０は、透明性絶縁基板、例えば、ガラス基板からなる。
ゲート配線１２０は、例えば、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タンタル（Ｔａ）、チタニウム（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、銀（Ａｇ）等の単一金属又はこれらの合金で形成されることができる。又、ゲート配線１２０は、物理的性質の異なる２つ以上の金属層で形成されることができる。例えば、ゲート配線１２０は低抵抗配線のために、アルミニウム（Ａｌ）とモリブデン（Ｍｏ）が積層されたＡｌ／Ｍｏ二層膜構造で形成されることができる。
ゲートライン１２２は、例えば、横方向に延長される。ゲート電極１２４はゲートライン１２２と連結され、各画素（Ｐ）に形成されるスイッチング素子である薄膜トランジスタＴＦＴのゲート端子を構成する。
図３を参照すると、ゲート配線１２０が形成された基板１１０上にゲート絶縁膜１３０及び活性層１４０を順次に形成する。ゲート絶縁膜１３０及び活性層１４０は、例えば、プラズマ化学気相蒸着方法を通じて形成されることができる。
ゲート絶縁膜１３０はゲート配線１２０を保護し、ゲート絶縁膜１３０の上部に形成されるデータ用金属膜１５０等と絶縁させるための絶縁膜であって、例えば、窒化シリコン（ＳｉＮｘ）又は酸化シリコン（ＳｉＯｘ）で形成され、ＣＶＤ工程を通じて約４５００Åの厚みに形成される。
活性層１４０は、チャンネル層１４２及びオーミックコンタクト層１４４を含む。例えば、チャンネル層１４２は、非晶質シリコン（以下、ａ−Ｓｉ）で形成され、オーミックコンタクト層１４４は、ｎ型不純物が高濃度でドーピングされた非晶質シリコン（以下、ｎ＋ａ−Ｓｉ）で形成されることができる。
その後、活性層１４０上に第１金属層１５１、第２金属層１５２、及び第３金属層１５３を連続して積層してデータ用金属膜１５０を形成する。例えば、第１金属層１５１はモリブデン（Ｍｏ）、第２金属層１５２はアルミニウム（Ａｌ）、第３金属層１５３はモリブデン（Ｍｏ）で形成されることができる。従って、データ用金属膜１５０は、低抵抗配線の形成のために、Ｍｏ／Ａｌ／Ｍｏ三層膜構造で形成される。データ用金属膜１５０は、例えば、スパッタリング方法を通じて活性層１４０上に形成されることができる。
図４を参照すると、データ用金属膜１５０上にフォトレジストを形成した後、スリットマスク又はハーフトンマスク等の第２露光マスクを利用したフォトリソグラフィ工程を通じて前記フォトレジストをパターニングして第１フォトレジストパターン１６０を形成する。前記フォトレジストは、例えば、露光された領域が現像液によって除去されるポジティブ型フォトレジストで形成される。
第１フォトレジストパターン１６０は、チャンネル形成領域に対応する部分が前記チャンネル形成領域以外に対応する部分に対して薄い厚みを有するように形成される。例えば、第１フォトレジストパターン１６０のチャンネル形成領域に対応する部分は、約５０００〜８０００Åの厚みに形成される。
図５を参照すると、第１フォトレジストパターン１６０をエッチングマスクとして利用して、データ用金属膜１５０のうち、最も上部に形成された第３金属層１５３をドライエッチングする。
モリブデン（Ｍｏ）で形成された第３金属層１５３のドライエッチングのために、エッチングガスとしては六フッ化硫黄（ＳＦ６）ガスと塩素（Ｃｌ２）ガスが主に使用されることができる。例えば、六フッ化硫黄（ＳＦ６）ガスと塩素（Ｃｌ２）ガスは約１：０．５〜約１：１．５程度の組成比で混合され使用される。
図１及び図６を参照すると、第１フォトレジストパターン１６０をエッチングマスクとして利用して第２金属層１５２及び第１金属層１５１を同時にドライエッチングする。
アルミニウム（Ａｌ）で形成された第２金属層１５２とモリブデン（Ｍｏ）で形成された第１金属層１５１を同時にドライエッチングするために、エッチングガスとしては三塩化ホウ素（ＢＣｌ３）ガスと塩素（Ｃｌ２）ガスが主に使用されることができる。例えば、三塩化ホウ素（ＢＣｌ３）ガスと塩素（Ｃｌ２）ガスは約１：１〜約１：５程度の組成比で混合され使用される。アルミニウム（Ａｌ）で形成された第２金属層１５２のみをエッチングする場合に対して三塩化ホウ素（ＢＣｌ３）の組成比率を高めることにより、第２金属層１５２と第１金属層１５１を同時にドライエッチングすることが可能になる。
一方、第３金属層１５３、第２金属層１５２、及び第１金属層１５１をそれぞれドライエッチングする場合、チャンネル形成領域に位置するフォトレジストの残量不足によってドライエッチング途中に活性層１４０のチャンネル領域が開く現象が発生する。従って、第２金属層１５２と第１金属層１５１を同時にドライエッチングすることにより、工程を単純化させ、工程マージンを増加させてチャンネルが開く現象をある程度除去することができる。
第１フォトレジストパターン１６０を利用したドライエッチング工程を通じて第３金属層１５３、第２金属層１５２、及び第１金属層１５１のエッチングが完了されると、データライン１５５とソース／ドレイン用金属パターン１５６のみが残ることになる。データライン１５５は、例えば、ゲートライン１２２と交差する縦方向に延長される。
図７を参照すると、第１フォトレジストパターン１６０をエッチングマスクとして利用して活性層１４０をドライエッチングする。
このように同じ第１フォトレジストパターン１６０を利用してデータ用金属膜１５０及び活性層１４０をエッチングすることにより、残られる活性層１４０の外部輪郭は、データライン１５５及びソース／ドレイン用金属パターン１５６の外部輪郭と実質的に一致するように形成される。
図８を参照すると、酸素プラズマを利用したアッシング工程を通じて第１フォトレジストパターン１６０を一定厚みだけエッチングしてチャンネル形成領域に対応する部分が除去された第２フォトレジストパターン１６２を形成する。これによって、チャンネル形成領域に対応されるソース／ドレイン用金属パターン１５６が外部に露出される。
図１及び図９を参照すると、第２フォトレジストパターン１６２をエッチングマスクとして利用してソース／ドレイン用金属パターン１５６のチャンネル形成領域をドライエッチングする。
第２フォトレジストパターン１６２を利用したドライエッチング工程は、前述した第１フォトレジストパターン１６０を利用したドライエッチング工程と同様に、第３金属層１５３を１次にドライエッチングし、第２金属層１５２及び第１金属層１５１を同時に２次にドライエッチングする工程に進行されることができる。これと異なり、第２フォトレジストパターン１６２を利用したドライエッチング工程は、第３金属層１５３、第２金属層１５２、及び第１金属層１５１をそれぞれドライエッチングする工程に進行されることができる。
第２フォトレジストパターン１６２を利用したドライエッチング工程を通じてソース／ドレイン用金属パターン１５６のチャンネル形成領域のエッチングが完了されると、ソース電極１５７及びドレイン電極１５８が形成される。ソース電極１５７は、データライン１５５と連結され薄膜トランジスタＴＦＴのソース端子を構成する。ドレイン電極１５８は、ソース電極１５７と離隔して薄膜トランジスタＴＦＴのドレイン端子を構成する。
その後、第２フォトレジストパターン１６２をエッチングマスクとして利用してチャンネル形成領域のオーミックコンタクト層１４４をエッチングする。これによって、ソース電極１５７とドレイン電極１５８との間にはチャンネル層１４２が露出され薄膜トランジスタＴＦＴのチャンネル１５９が形成される。
このように、第１、第２、及び第３金属層１５１、１５２、１５３で形成されたデータ用金属膜１５０の全てのエッチング工程をドライエッチング工程で進行することにより、ウェットエッチングによる配線幅増加等の問題点を改善し、製造工程をより単純化させることができる。
その後、データライン１５５、ソース電極１５７、及びドレイン電極１５８上に存在する第２フォトレジストパターン１６２を除去する。例えば、第２フォトレジストパターン１６２は、ストリップ溶液を利用したストリップ工程を通じて除去される。これによって、薄膜トランジスタＴＦＴの製造が完了される。
図１及び図１０を参照すると、薄膜トランジスタＴＦＴが形成された基板１１０上に保護膜１７０を形成する。保護膜１７０は、薄膜トランジスタＴＦＴ及びデータライン１５５を保護して絶縁させるための絶縁膜であって、例えば、窒化シリコン（ＳｉＮｘ）又は酸化シリコン（ＳｉＯｘ）で形成され、ＣＶＤ工程を通じて約５００〜２０００Åの厚みに形成される。
その後、第３露光マスクを利用したフォトリソグラフィ工程を通じて保護膜１７０をパターニングしてドレイン電極１５８の一部を露出させるコンタクトホール１７２を形成する。
図１及び図１１を参照すると、保護膜１７０上に透明性導電膜を形成した後、第４露光マスクを利用したフォトリソグラフィ工程を通じて前記透明性導電膜をパターニングして各画素（Ｐ）内に画素電極１８０を形成する。
画素電極１８０は、保護膜１７０に形成されたコンタクトホール１７２を通じてドレイン電極１５８と電気的に連結される。画素電極１８０は、例えば、インジウムジンクオキサイド（ＩＺＯ）又はインジウムティンオキサイド（ＩＴＯ）で形成される。
一方、図示されていないが、画素電極１８０を形成する前に保護膜１７０上に平坦化のための有機絶縁膜を更に形成することができる。
図１２乃至図１５は、他の実施例によるデータ用金属膜のエッチング過程を示す工程図である。データ用金属膜を形成する過程までは、図２乃至図４に図示された工程図と同じなので、これらの図と関連する詳細な説明は省略する。
図１２を参照すると、チャンネル形成領域に対応する部分が前記チャンネル形成領域以外に対応する部分に対して相対的に薄い厚みを有するフォトレジストパターン１６０をエッチングマスクとして利用して第３金属層１５３をドライエッチングする。
モリブデン（Ｍｏ）で形成された第３金属層１５３のドライエッチングのために、エッチングガスとしてはフッ素（Ｆ）系列のガスと塩素（Ｃｌ２）ガスが使用される。例えば、フッ素（Ｆ）系列のガスとしては、六フッ化硫黄（ＳＦ６）ガスが使用されることができる。この際、六フッ化硫黄（ＳＦ６）ガスと塩素（Ｃｌ２）ガスは約１：０．５〜約１：１．５程度の組成比で混合され使用される。
図１３を参照すると、フォトレジストパターン１６０をエッチングマスクとして利用して第２金属層１５２をドライエッチングする。
アルミニウム（Ａｌ）で形成された第２金属層１５２のドライエッチングのために、エッチングガスとしては三塩化ホウ素（ＢＣｌ３）ガスと塩素（Ｃｌ２）ガスが使用される。例えば、三塩化ホウ素（ＢＣｌ３）ガスと塩素（Ｃｌ２）ガスは、第２金属層１５２のみをエッチングするために、約１：８〜約１：１２程度の組成比で混合され使用される。
図１４を参照すると、フォトレジストパターン１６０をエッチングマスクとして利用して第１金属層１５１と活性層１４０を同時にドライエッチングする。
モリブデン（Ｍｏ）で形成された第１金属層１５１とａ−Ｓｉ及びｎ＋ａ−Ｓｉで形成された活性層１４０を同時にドライエッチングするために、エッチングガスとしてはフッ素（Ｆ）系列のガスと塩素（Ｃｌ２）ガスが使用される。例えば、フッ素（Ｆ）系列のガスとしては六フッ化硫黄（ＳＦ６）ガスが使用されることができる。この際、六フッ化硫黄（ＳＦ６）ガスと塩素（Ｃｌ２）ガスは、約１：５〜約１：７程度の組成比で混合され使用される。このように、モリブデン（Ｍｏ）で形成された第１金属層１５１のみをエッチングする場合に対して塩素（Ｃｌ２）ガスの組成比率を高めることにより、第１金属層１５１と活性層１４０を同時にドライエッチングすることが可能になる。
このように、第１金属層１５１と活性層１４０を同時にドライエッチングすることにより、工程を単純化させ、工程マージンを増加させてチャンネルが開く現象を完全に除去することができる。
一方、第１金属層１５１と活性層１４０を同時にドライエッチングする途中に、フォトレジストパターン１６０のチャンネル形成領域に対応する部分がオープンされ第３金属層１５３が同時にエッチングされる。
場合によっては、チャンネル形成領域にフォトレジストが残存することがあるので、チャンネル形成領域に残存するフォトレジストを完全に除去するために、アッシング工程を更に進行することができる。
図１５を参照すると、フォトレジストパターン１６０をエッチングマスクとして利用してチャンネル形成領域の第２金属層１５２及び第１金属層１５１をドライエッチングする。
チャンネル形成領域の第２金属層１５２及び第１金属層１５１をドライエッチングする工程は、図９に説明したように、１回のドライエッチングで第２金属層１５２及び第１金属層１５１を同時にドライエッチングするか、第２金属層１５２及び第１金属層１５１をそれぞれドライエッチングする工程で進行されることができる。
以後、チャンネル形成領域のオーミックコンタクト層１４４をエッチングすると、ソース電極１５７とドレイン電極１５８との間のチャンネル層１４２が露出され薄膜トランジスタＴＦＴのチャンネルが形成される。
以後の製造工程は、図１０及び図１１に図示されたものと同じなので、これらの図と関連する詳細な説明は省略する。
このような薄膜トランジスタ基板の製造方法によると、低抵抗配線のために、Ｍｏ／Ａｌ／Ｍｏ三層膜構造で形成されたデータ用金属膜の全てのエッチング工程をドライエッチング工程で進行することにより、ウェットエッチングによって発生した配線幅増加等の問題点を改善し、製造工程を単純化させることができる。
又、アルミニウムと下部モリブデンを同時にドライエッチングするか、下部モリブデンと活性層を同時にドライエッチングすることにより、製造工程をより単純化させ、工程マージンを増加させてチャンネルが開く現象を防止することができる。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
本発明は、薄膜トランジスタ基板の製造方法に利用することができる。
１１０ 基板、
１２２ ゲートライン、
１２４ ゲート電極、
１３０ ゲート絶縁層、
１４０ 活性層、
１４２ チャンネル層、
１４４ オーミックコンタクト層、
１５０ データ用金属膜、
１５１ 第１金属層、
１５２ 第２金属層、
１５３ 第３金属層、
１５５ データライン、
１５７ ソース電極、
１５８ ドレイン電極、
１６０ 第１フォトレジストパターン、
１６２ 第２フォトレジストパターン、
１７０ 保護膜、
１８０ 画素電極。
１２２ ゲートライン、
１２４ ゲート電極、
１３０ ゲート絶縁層、
１４０ 活性層、
１４２ チャンネル層、
１４４ オーミックコンタクト層、
１５０ データ用金属膜、
１５１ 第１金属層、
１５２ 第２金属層、
１５３ 第３金属層、
１５５ データライン、
１５７ ソース電極、
１５８ ドレイン電極、
１６０ 第１フォトレジストパターン、
１６２ 第２フォトレジストパターン、
１７０ 保護膜、
１８０ 画素電極。
Claims (15)
- ゲートライン及び前記ゲートラインと連結されたゲート電極を含むゲート配線が形成された基板上にゲート絶縁膜及び活性層を順次に形成する段階と、
前記活性層上に第１金属層、第２金属層、及び第３金属層が連続して積層されたデータ用金属膜を形成する段階と、
前記データ用金属膜上にチャンネル形成領域に対応する部分が前記チャンネル形成領域以外に対応する部分に対して相対的に薄い厚みを有する第１フォトレジストパターンを形成する段階と、
前記第１フォトレジストパターンを利用して前記第３金属層をドライエッチングする段階と、
前記第１フォトレジストパターンを利用して前記第２金属層及び前記第１金属層を同時にドライエッチングし、前記活性層が備えるオーミックコンタクト層を露出させ、データラインを形成する段階と、
前記第１フォトレジストパターンを利用して前記活性層をドライエッチングする段階と、
前記第１フォトレジストパターンをエッチングして前記チャンネル形成領域に対応する部分が除去された第２フォトレジストパターンを形成する段階と、
前記第２フォトレジストパターンを利用して前記データ用金属膜の前記チャンネル形成領域をドライエッチングして前記データラインと連結されたソース電極及び前記ソース電極と離隔したドレイン電極を形成する段階と、
を含むことを特徴とする薄膜トランジスタ基板の製造方法。 - 前記第１金属層はモリブデンを含み、前記第２金属層はアルミニウムを含み、前記第３金属層はモリブデンを含むことを特徴とする請求項１記載の薄膜トランジスタ基板の製造方法。
- 前記第１フォトレジストパターンを利用して前記第２金属層及び前記第１金属層を同時にドライエッチングする段階は、三塩化ホウ素（ＢＣｌ３）ガスと塩素（Ｃｌ２）ガスを利用して進行することを特徴とする請求項１または２記載の薄膜トランジスタ基板の製造方法。
- 前記三塩化ホウ素（ＢＣｌ３）ガスと前記塩素（Ｃｌ２）ガスの組成比は１：１〜１：５であることを特徴とする請求項３記載の薄膜トランジスタ基板の製造方法。
- 前記第２フォトレジストパターンを利用して前記データ用金属膜の前記チャンネル形成領域をドライエッチングする段階は、
前記第２フォトレジストパターンを利用して前記第３金属層をドライエッチングする段階と、
前記第２フォトレジストパターンを利用して前記第２金属層及び前記第１金属層を同時にドライエッチングする段階と、
を含むことを特徴とする請求項１から４のいずれかに記載の薄膜トランジスタ基板の製造方法。 - 前記活性層は、非晶質シリコンからなるチャンネル層及びイオンがドーピングされた非晶質シリコンからなるオーミックコンタクト層を含み、
前記ソース電極及びドレイン電極を形成する段階後に、前記第２フォトレジストパターンを利用して前記チャンネル形成領域の前記オーミックコンタクト層を除去して薄膜トランジスタを形成する段階を更に含むことを特徴とする請求項１から５のいずれかに記載の薄膜トランジスタ基板の製造方法。 - 前記薄膜トランジスタが形成された基板上に保護膜を形成する段階と、
前記保護膜上に前記ドレイン電極と電気的に連結される画素電極を形成する段階と、
を更に含むことを特徴とする請求項６記載の薄膜トランジスタ基板の製造方法。 - ゲートライン及び前記ゲートラインと連結されたゲート電極を含むゲート配線が形成された基板上にゲート絶縁膜及び活性層を順次に形成する段階と、
前記活性層上に第１金属層、第２金属層、及び第３金属層が連続して積層されたデータ用金属膜を形成する段階と、
前記データ用金属膜上にチャンネル形成領域に対応する部分が前記チャンネル形成領域以外に対応する部分に対して相対的に薄い厚みを有するフォトレジストパターンを形成する段階と、
前記フォトレジストパターンを利用して前記第３金属層をドライエッチングする段階と、
前記フォトレジストパターンを利用して前記第２金属層をドライエッチングする段階と、
前記フォトレジストパターンを利用して前記第１金属層及び前記活性層を同時にドライエッチングして、前記ゲート絶縁膜を露出させるとともに前記チャンネル形成領域に対応する部分をオープンしてデータラインを形成する段階と、
前記フォトレジストパターンを利用して前記データ用金属膜の前記チャンネル形成領域をドライエッチングして前記データラインと連結されたソース電極及び前記ソース電極と離隔したドレイン電極を形成する段階と、
を含む薄膜トランジスタ基板の製造方法。 - 前記第１金属層はモリブデンを含み、前記第２金属層はアルミニウムを含み、前記第３金属層はモリブデンを含むことを特徴とする請求項８記載の薄膜トランジスタ基板の製造方法。
- 前記フォトレジストパターンを利用して前記第１金属層及び前記活性層を同時にドライエッチングする段階は、フッ素（Ｆ）系列ガスと塩素（Ｃｌ２）ガスを利用して進行することを特徴とする請求項８または９記載の薄膜トランジスタ基板の製造方法。
- 前記フッ素（Ｆ）系列ガスは、六フッ化硫黄（ＳＦ６）ガスを含むことを特徴とする請求項１０記載の薄膜トランジスタ基板の製造方法。
- 前記六フッ化硫黄（ＳＦ６）ガスと前記塩素（Ｃｌ２）ガスの組成比は、１：５〜１：７であることを特徴とする請求項１１記載の薄膜トランジスタ基板の製造方法。
- 前記フォトレジストパターンを利用して前記第１金属層及び前記活性層を同時にドライエッチングする過程で前記チャンネル形成領域の前記第３金属層が同時にエッチングされることを特徴とする請求項８から１２のいずれかに記載の薄膜トランジスタ基板の製造方法。
- 前記活性層は、非晶質シリコンからなるチャンネル層及びイオンがドーピングされた非晶質シリコンからなるオーミックコンタクト層を含み、
前記ソース電極及びドレイン電極を形成する段階後に、前記フォトレジストパターンを利用して前記チャンネル形成領域の前記オーミックコンタクト層を除去して薄膜トランジスタを形成する段階を更に含むことを特徴とする請求項８から１３のいずれかに記載の薄膜トランジスタ基板の製造方法。 - 前記薄膜トランジスタが形成された基板上に保護膜を形成する段階と、
前記保護膜上に前記ドレイン電極と電気的に連結される画素電極を形成する段階と、
を更に含むことを特徴とする請求項１４記載の薄膜トランジスタ基板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2006-0099187 | 2006-10-12 | ||
| KR1020060099187A KR101229277B1 (ko) | 2006-10-12 | 2006-10-12 | 박막 트랜지스터 기판의 제조 방법 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2008098642A JP2008098642A (ja) | 2008-04-24 |
| JP2008098642A5 JP2008098642A5 (ja) | 2011-10-27 |
| JP5679397B2 true JP5679397B2 (ja) | 2015-03-04 |
Family
ID=38941886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007265748A Active JP5679397B2 (ja) | 2006-10-12 | 2007-10-11 | 薄膜トランジスタ基板の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7803673B2 (ja) |
| EP (1) | EP1912256A1 (ja) |
| JP (1) | JP5679397B2 (ja) |
| KR (1) | KR101229277B1 (ja) |
| CN (1) | CN101162710A (ja) |
| TW (1) | TWI423394B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070038610A (ko) * | 2005-10-06 | 2007-04-11 | 삼성전자주식회사 | 표시 장치의 수리 장치 및 수리 방법 |
| US8791001B2 (en) * | 2008-09-08 | 2014-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | N2 based plasma treatment and ash for HK metal gate protection |
| KR101042957B1 (ko) * | 2010-03-19 | 2011-06-20 | 삼성모바일디스플레이주식회사 | 트랜지스터 기판, 및 이의 제조 방법 |
| US8163620B2 (en) * | 2010-04-21 | 2012-04-24 | Institute of Microelectronics, Chinese Academy of Sciences | Method for etching Mo-based metal gate stack with aluminium nitride barrier |
| US8329518B1 (en) * | 2011-08-11 | 2012-12-11 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Methods for manufacturing thin film transistor array substrate and display panel |
| KR102245497B1 (ko) * | 2014-08-08 | 2021-04-29 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6472329B1 (en) * | 1999-08-16 | 2002-10-29 | Applied Komatsu Technology, Inc. | Etching aluminum over refractory metal with successive plasmas |
| JP4683688B2 (ja) | 2000-03-16 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| TW490857B (en) | 2001-02-05 | 2002-06-11 | Samsung Electronics Co Ltd | Thin film transistor array substrate for liquid crystal display and method of fabricating same |
| JP4603190B2 (ja) | 2001-04-16 | 2010-12-22 | 株式会社日立製作所 | 液晶表示装置 |
| JP4920140B2 (ja) * | 2001-05-18 | 2012-04-18 | ゲットナー・ファンデーション・エルエルシー | 液晶表示装置及びその製造方法 |
| JP4050503B2 (ja) * | 2001-11-29 | 2008-02-20 | 株式会社日立製作所 | 表示装置 |
| JP4221314B2 (ja) * | 2004-02-10 | 2009-02-12 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法 |
| KR101090252B1 (ko) * | 2004-09-24 | 2011-12-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
| KR101136026B1 (ko) * | 2004-09-24 | 2012-04-18 | 주식회사 동진쎄미켐 | 포토레지스트용 박리제 및 상기 박리제를 이용한 박막트랜지스터 표시판의 제조 방법 |
| KR20060081470A (ko) * | 2005-01-07 | 2006-07-13 | 삼성전자주식회사 | 박막트랜지스터 기판과 그 제조방법 |
| KR20060089526A (ko) * | 2005-02-04 | 2006-08-09 | 삼성전자주식회사 | 박막 트랜지스터 표시판과 그 제조 방법 |
-
2006
- 2006-10-12 KR KR1020060099187A patent/KR101229277B1/ko active Active
-
2007
- 2007-10-11 EP EP07019889A patent/EP1912256A1/en not_active Ceased
- 2007-10-11 JP JP2007265748A patent/JP5679397B2/ja active Active
- 2007-10-12 US US11/871,457 patent/US7803673B2/en active Active
- 2007-10-12 CN CNA2007101524343A patent/CN101162710A/zh active Pending
- 2007-10-12 TW TW096138226A patent/TWI423394B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI423394B (zh) | 2014-01-11 |
| KR20080033590A (ko) | 2008-04-17 |
| CN101162710A (zh) | 2008-04-16 |
| KR101229277B1 (ko) | 2013-02-04 |
| TW200828505A (en) | 2008-07-01 |
| US20080090342A1 (en) | 2008-04-17 |
| JP2008098642A (ja) | 2008-04-24 |
| EP1912256A1 (en) | 2008-04-16 |
| US7803673B2 (en) | 2010-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8563980B2 (en) | Array substrate and manufacturing method | |
| US6207480B1 (en) | Method of manufacturing a thin film transistor array panel for a liquid crystal display | |
| KR100917654B1 (ko) | 박막트랜지스터 액정 디스플레이 화소 구조 및 그 제조방법 | |
| KR101431136B1 (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| JP4994014B2 (ja) | フラットパネルディスプレイに使用される薄膜トランジスタの製造方法 | |
| US7649581B2 (en) | Array substrate of an LCD comprising first and second gate insulating layers and method of fabricating the same | |
| KR20080012810A (ko) | 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법 | |
| JP2008109102A (ja) | 薄膜トランジスタ基板の製造方法 | |
| JP2004226975A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JP5679397B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| KR20040086946A (ko) | 액정표시장치의 제조방법 | |
| CN108803168B (zh) | 一种阵列基板及其制作方法、液晶显示装置 | |
| TWI424507B (zh) | 薄膜電晶體陣列基板的製造方法 | |
| KR101432109B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| JP4578402B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| KR101813719B1 (ko) | 박막트랜지스터 어레이 기판의 제조 방법 | |
| US10007175B2 (en) | Mask and method for manufacturing thin film transistor using the same | |
| KR102035004B1 (ko) | 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| US20080188042A1 (en) | Method of manufacturing thin film transistor panel | |
| CN102830531B (zh) | Tft阵列基板、制造方法及液晶显示装置 | |
| KR100848110B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100930573B1 (ko) | 박막트랜지스터 제조 방법 및 이를 이용한 표시 장치제조방법 | |
| JPH04357832A (ja) | エッチング方法および薄膜トランジスタの製造方法 | |
| KR20080022829A (ko) | 박막트랜지스터 기판의 제조방법 | |
| KR20080051483A (ko) | 박막 트랜지스터 기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101008 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101015 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110909 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20121213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130520 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131008 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140128 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140204 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20140314 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141226 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5679397 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |