JP2008109102A - 薄膜トランジスタ基板の製造方法 - Google Patents
薄膜トランジスタ基板の製造方法 Download PDFInfo
- Publication number
- JP2008109102A JP2008109102A JP2007238451A JP2007238451A JP2008109102A JP 2008109102 A JP2008109102 A JP 2008109102A JP 2007238451 A JP2007238451 A JP 2007238451A JP 2007238451 A JP2007238451 A JP 2007238451A JP 2008109102 A JP2008109102 A JP 2008109102A
- Authority
- JP
- Japan
- Prior art keywords
- data line
- cleaning
- metal film
- photoresist pattern
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Abstract
【課題】データライン用金属膜のエッチング時に発生するストリンガを防止する薄膜トランジスタ基板の製造方法を提供する。
【解決手段】基板110上にゲートライン122、ゲート絶縁膜130、活性層140、及びデータライン用金属膜150を形成し、データライン用金属膜150上にチャンネル形成領域154部分が他領域に比べて薄い第1フォトレジストパターン160を形成する。第1フォトレジストパターンを用いてデータライン用金属膜を1次エッチングし、さらに活性層をエッチングする。第1フォトレジストパターンをSF6とO2が1:4〜1:20の比率で混合されたガスで乾式エッチングして、チャンネル形成領域部分が開口した第2フォトレジストパターン162を形成すると同時に1次エッチングされたデータライン用金属膜の表面を洗浄する。
【選択図】図5
【解決手段】基板110上にゲートライン122、ゲート絶縁膜130、活性層140、及びデータライン用金属膜150を形成し、データライン用金属膜150上にチャンネル形成領域154部分が他領域に比べて薄い第1フォトレジストパターン160を形成する。第1フォトレジストパターンを用いてデータライン用金属膜を1次エッチングし、さらに活性層をエッチングする。第1フォトレジストパターンをSF6とO2が1:4〜1:20の比率で混合されたガスで乾式エッチングして、チャンネル形成領域部分が開口した第2フォトレジストパターン162を形成すると同時に1次エッチングされたデータライン用金属膜の表面を洗浄する。
【選択図】図5
Description
本発明は薄膜トランジスタ基板の製造方法に係り、より詳細には液晶表示装置に用いられる薄膜トランジスタ基板の製造方法に関する。
一般的に、液晶表示装置は薄膜トランジスタ及び画素電極が形成された薄膜トランジスタ基板と、カラーフィルタ及び共通電極が形成されたカラーフィルタ基板とが液晶を間において結合された構造を有する。
薄膜トランジスタ基板を形成する工程はマスクを用いたフォトリソグラフィ工程を通じて行われるが、近年、工程単純化のために4枚のマスクのみを使用する4枚マスク工程が開発されたところである。
通常4枚マスク工程ではデータライン用金属膜をエッチングする際には、データラインを形成するための1次エッチング段階とチャンネル形成領域をエッチングするための2次エッチング段階を進行している。
近年、よりいっそうの微細パターンが求められているなか、既存の4枚マスク工程では前記1次エッチング段階及び2次エッチング段階を全部湿式エッチング工程で進行しているために、等方性エッチングという湿式エッチングの特性のため、微細パターンの具現が難しく、活性層が金属配線に比べて突出され開口率を減少させ残像を誘発する問題が発生してきている。
このような問題点を解決するために1次エッチング段階は湿式エッチング工程を使用し、2次エッチング段階は乾式エッチング工程を使用する製造工程が研究されている。しかし、1次湿式エッチング工程中に発生する金属酸化物及び有機物などの残渣(残留物)によって2次乾式エッチング工程で一部金属膜がエッチングされずに残留するストリンガ(stringer)が発生される。
従って、本発明はこのような従来の問題点を解決するためのもので、本発明はデータライン用金属膜を乾式エッチングするとき発生するストリンガを防止することができる薄膜トランジスタ基板の製造方法を提供する。
本発明の一特長による薄膜トランジスタ基板の製造方法によると、まず、ゲートラインが形成された基板上にゲート絶縁膜、活性層及びデータライン用金属膜を順次に形成する。以後、前記データライン用金属膜上に、チャンネル形成領域に当たる領域が他の領域に比べて相対的に薄い厚さを有する第1フォトレジストパターンを形成する。以後、前記第1フォトレジストパターンを用いて前記データライン用金属膜を1次エッチングする。以後、前記第1フォトレジストパターンを用いて前記活性層をエッチングする。以後、前記第1フォトレジストパターンを六フッ化硫黄(SF6)と酸素(O2)が1:4〜1:20の比率で混合されたガスで乾式エッチングして、前記チャンネル形成領域が除去された第2フォトレジストパターンを形成すると同時に前記1次エッチングされたデータライン用金属膜の表面を洗浄する。以後、前記第2フォトレジストパターンを用いて前記データライン用金属膜を2次エッチングする。
前記データライン用金属膜を1次エッチングする段階は、湿式エッチング工程で進行し、前記データライン用金属膜を2次エッチングする工程は乾式エッチング工程で進行する。
前記データライン用金属膜は、モリブデン(Mo)、アルミニウム(Al)、モリブデン(Mo)が連続的に積層されたMo/Al/Mo3層膜構造を有する。
前記データライン用金属膜を2次エッチングする前に、前記データライン用金属膜の表面に形成された残渣を乾式洗浄する工程をさらに進行することができる。前記乾式洗浄は、アルゴン(Ar)、3塩化ホウ素(BCl3)、六フッ化硫黄(SF6)、フッ化窒素(NF)、臭素(Br)、及び酸素(O2)からなる群から選択された一つ以上のガスを用いて進行することができる。
また、前記データライン用金属膜を2次エッチングする前に前記データライン用金属膜の表面に発生する残渣を湿式洗浄する工程をさらに進行することができる。前記湿式洗浄は、テトラメチルアンモニウムヒドロキシド(TMAH:tetramethylammonium hydroxide)洗浄、イソプロピルアルコール(IPA:isopropyl alcohol)洗浄及び脱イオン水(DI:deionized water)洗浄からなる群から選択されたいずれか一つの洗浄方法で進行することができる。
また、前記データライン用金属膜の1次エッチング後、表面に発生する残渣を酸洗浄することをさらに進行することができる。前記酸洗浄は、希釈されたフッ酸、硫酸、燐酸、硝酸及び酢酸のうち選択された一つ以上の酸で進行することができる。前記酸洗浄は、酸と超純水が1:100〜1:13000の比率で混合された混合溶液で進行することができる。
本発明の他の特徴による薄膜トランジスタ基板の製造方法によると、まず、ゲートラインが形成された基板上にゲート絶縁膜、活性層及びデータライン用金属膜を順次に形成する。以後、前記データライン用金属膜上にチャンネル形成領域に当たる領域が他の領域に比べて相対的に薄い厚さを有する第1フォトレジストパターンを形成する。以後、前記第1フォトレジストパターンを用いて前記データライン用金属膜を湿式エッチングする。以後、前記第1フォトレジストパターンを用いて前記活性層をエッチングする。以後、前記1次エッチングされた前記データライン用金属膜の表面に発生する残渣を酸洗浄する。以後、前記第1フォトレジストパターンを乾式エッチングして前記チャンネル形成領域が除去された第2フォトレジストパターンを形成する。以後、前記第2フォトレジストパターンを用いて前記データライン用金属膜を乾式エッチングする。
本発明によれば、データライン用金属膜の1次エッチングの際に使用する1次フォトレジストパターンを2次エッチングの前に、六フッ化硫黄(SF6)と酸素(O2)が1:4〜1:20の比率で混合されたガスで乾式エッチングして、前記チャンネル形成領域に当たる領域に開口部を設けた第2フォトレジストパターンを形成し、この第2フォトレジストパターンを通じてデータ用金属膜の2次エッチングを行うこととしたので、データ用金属膜の2次エッチングの際に残留する金属膜を確実に除去して、ストリンガを防止することができる。
以下、添付図面を参照して、本発明の好ましい実施形態をより詳細に説明する。
図1は本発明の実施形態により製造された薄膜トランジスタ基板を示す平面図であり、図2乃至図10は図1に示された薄膜トランジスタ基板の製造工程を示す工程図である。ここで、図2乃至図10は図1のI−I’線に沿って切断した場合の断面図である。
図1及び図2を参照すると、基板110上にゲートライン用金属膜を形成した後、第1露光マスクを用いたフォトリソグラフィ工程を通じてゲートライン用金属膜をパターニングしてゲートライン122及びゲートライン122と連結されたゲート電極124を形成する。なお、ゲートライン122とゲート電極124を合わせてゲート構造体120と称する。
前記ゲートライン用金属膜は、例えば、スパッタリング方法を通じて基板110上に形成される。
基板110は透明性絶縁基板、例えば、ガラス基板が用いられる。
ゲート構造体120は、例えば、アルミニウムAl、モリブデンMo、クロムCr、タンタルTa、チタンTi、タングステンW、銅Cu、銀Agなどの単一金属またはこれらの合金から形成されることができる。また、ゲート構造体120は物理的性質の異なる2つ以上の金属層から形成されることができる。例えば、ゲート構造体120は低抵抗配線のために、アルミニウム(Al)とモリブデン(Mo)が積層されたAl/Mo二層膜構造に形成されることができる。
ゲートライン122は、例えば、横方向に延長され各画素Pの上側及び下側を定義する。ゲート電極124はゲートライン122と連結され、各画素Pに形成されるスイッチング素子である薄膜トランジスタ(TFT)のゲート端子を構成する。
図3を参照すると、ゲート構造体120が形成された基板110上にゲート絶縁膜130、活性層140及びデータライン用金属膜150を順次的に形成する。
ゲート絶縁膜130及び活性層140は、例えば、プラズマ化学気相蒸着(PECVD)方法を通じて形成され、前記データライン用金属膜150は、例えば、スパッタリング方法を通じて形成されることができる。前記ゲート絶縁膜130、活性層140及びデータライン用金属膜150は多様な方法によって形成することができる。
ゲート絶縁膜130はゲート構造体120を保護し絶縁させるための絶縁膜であり、例えば、窒化シリコン(SiNx)または酸化シリコン(SiOx)から形成される。ゲート絶縁膜130は、例えば、約4500Åの厚さに形成される。このようなゲート絶縁膜130は例えばCVD法により形成されうる。
活性層140はチャンネル層142及びオーミックコンタクト層144を含む。例えば、チャンネル層142は非晶質シリコン(例えばアモルファスシリコン(以下、a−Si))から形成され、オーミックコンタクト層144はn型不純物が高濃度でドーピングされた非晶質シリコン(以下、n+a−Si)で形成される。
チャンネル層142及びオーミックコンタクト層144は、まず、a−Si層をCVD法により形成し、その後オーミックコンタクト層144となる部分にイオン注入法によってn型不純物をドーピングしてn+a−Si層を形成する。
データライン用金属膜150は低抵抗配線のためにモリブデン(Mo)151、アルミニウム(Al)152、モリブデン(Mo)153が連続的に積層されたMo/Al/Mo3層膜構造を有する。これとは異なり、データライン用金属膜150はアルミニウム(Al)、モリブデン(Mo)、クロム(Cr)、タンタル(Ta)、チタン(Ti)、タングステン(W)、銅(Cu)、銀(Ag)などの単一金属またはこれらの合金で単一層または多層膜構造に形成されることができる。
図4を参照すると、データライン用金属膜150上にフォトレジストを形成した後、スリットマスク、多階調マスク(ハーフトーンマスクを含む)などの第2露光マスクを用いたフォトリソグラフィ工程を通じて前記フォトレジストをパターニングして、第1フォトレジストパターン160を形成する。
例えばスリットマスクを用いる場合は、露光機の解像度以下のスリットを作ることで、そのスリット部によって光の一部がさえぎられて、そのほかの開口パターン部分と比較して中間露光状態を作ることができる。また、ハーフトーンマスクなどの多階調マスクを用いる場合は、半透過部分により中間露光像態を作り出す。これらフォトマスクの使用によって、1回の露光で露光部分、中間露光部分、未露光部分の3つの露光状態を得ることができる。
前記フォトレジストは、例えば、露光された領域が現象液によって除去されるポジティブ型フォトレジストで形成される。
これらフォトマスクを使用することで、第1フォトレジストパターン160を、チャンネル形成領域154が他の領域に比べて相対的に薄い厚さを有するように形成することができる。具体的には、例えば、第1フォトレジストパターン160のチャンネル形成領域154は約5000Å〜8000Åの厚さに形成される。
図1及び図5を参照すると、第1フォトレジストパターン160をエッチング防止膜として用いて金属膜150を1次エッチングする。データライン用金属膜150の1次エッチングは湿式エッチング工程で進行される。湿式エッチング工程で使用されるエッチング液は、例えば、燐酸、硝酸、酢酸の混合液などを用いることができる。
第1フォトレジストパターン160を用いた湿式エッチング工程を通じてデータライン用金属膜150のエッチングが完了されると、データライン155とソース/ドレイン用金属パターン156のみが残される。データライン155は、例えば、ゲートライン122と交差する縦方向に延長され各画素Pの左側及び右側を画定する。
続いて、第1フォトレジストパターン160をエッチング防止膜として用いて活性層140をエッチングする。この際、活性層140のエッチング工程は反応性イオンエッチング(Reactive Ion Etching; RIE)法などの乾式エッチング工程で進行することが望ましい。
第1フォトレジストパターン160を用いたエッチング工程を通じて活性層140のエッチングが完了されると、データライン155及びソース/ドレイン用金属パターン156の下部のみに活性層140が残される。
このように、同一の第1フォトレジストパターン160を用いてデータライン用金属膜150及び活性層140をエッチングすることにより、残される活性層140の外部輪郭はデータライン155及びソース/ドレイン用金属パターン156の外部輪郭と実質的に一致するように形成される。
一方、データライン用金属膜150の1次湿式エッチングと活性層140のエッチングの後、大気中に露出されるデータライン用金属膜150の表面、即ち、第1フォトレジストパターン160がカバーできないデータライン用金属膜150のエッチング面には、データライン用金属膜150に含まれたアルミニウム152と大気中の酸素が反応して酸化アルミニウムAlxOy膜などの金属酸化膜が形成される(なおデータライン用金属膜150にAl以外の金属を用いた場合にも、同様の金属酸化物が形成される)。また、1次湿式エッチングに起因して、データライン用金属膜150の表面にはポリマー性異物などの残渣が発生する。
このように、データライン用金属膜150の表面に形成された金属酸化膜及びポリマー性異物などの残渣は、以後の工程である2次乾式エッチングの工程の際にエッチング率を減少させてしまう。特に、金属酸化膜やポリマー性異物などの残渣が存在している部分では、2次乾式エッチングの過程でエッチングされずに残留してストリンガ(stringer)を発生させる原因となる。
このユアストリンガの発生を抑えるためには、データライン用金属膜150の1次湿式エッチング及び活性層140のエッチング後、大気中に露出される待機時間を最大限減少させることで、データライン用金属膜150の表面に金属酸化膜が形成されることを抑制することが望ましい。また、2次乾式エッチング前に薄膜トランジスタ基板が保管されるストッカーを窒素(N2)雰囲気に保っておくことで、データライン用金属膜150の表面に金属酸化膜が形成されることを抑制することができる。
しかしながらこれらの方法では、待機時間を短くすることや完全に窒素雰囲気下に持続することは、他の工程との兼ね合いから限度があり、完全に金属の酸化を防止することが難しく、また、ポリマー異物はこのようなエッチング後の雰囲気の調整だけでは完全に防止することが難しい。
本実施形態では、このような方法に代えて、または、このような方法に加えて、図5及び図6に示すように、第1フォトレジストパターン160を一定厚さ分、ここではチャンネル形成領域154に残っているレジスト層の厚さ分だけ乾式エッチングしてチャンネル形成領域154が除去された第2フォトレジストパターン162を形成することとしている。これにより、チャンネル形成領域154に対応するソース/ドレイン用金属パターン156が外部に露出されるが、このときのエッチング作用によって金属酸化膜及びポリマー性異物などの残渣を除去している。
この第1フォトレジストパターン160の乾式エッチング工程は、例えば、エッチングガスとして六フッ化硫黄(SF6)ガスと酸素(O2)ガスを主に使用する反応性イオンエッチングなどの乾式エッチングによって行われる。この際、六フッ化硫黄(SF6)ガスと酸素(O2)ガスの組成比を適切に調節することで、第1フォトレジストパターン160の乾式エッチングと同時に、データライン用金属膜150の表面を洗浄して金属酸化膜及びポリマー性異物などの残渣を除去することができる。
この乾式エッチング工程において、六フッ化硫黄(SF6)ガスと酸素(O2)ガスの組成比は、六フッ化硫黄(SF6)ガスの含量があまり多くなると活性層140とゲート絶縁膜130に損傷を発生してしまうおそれがあり、一方、六フッ化硫黄ガス(SF6)の含量があまり少なくなると金属酸化膜及びポリマー性異物などの残渣に対する洗浄効果が減少してしまう。そこで一例としては、六フッ化硫黄(SF6)ガスと酸素(O2)ガスは約1:4〜1:20程度の組成比で混合して使用することが好ましい。また他の一例としては、六フッ化硫黄(SF6)ガスと酸素(O2)ガスは約1:30〜1:40程度の組成比で混合して使用することもできる。
図7及び図8はエッチングガスによるストリンガ発生可否を示す拡大写真である。特に、図7はエッチングガスとして酸素(O2)のみが使用した場合のストリンガ発生可否を示した拡大図であり、図8はエッチングガスとして六フッ化硫黄(SF6)ガスと酸素(O2)ガスが約1:10の組成比で混合されて使用した場合のストリンガ発生可否を示した拡大図である。
図7及び図8は全部約50mTorr(6.6661(pa))のチャンバ圧力下で約30秒間エッチングを進行した結果である。
図7を参照すると、エッチングガスとして酸素(O2)のみを使用した場合、前記活性層140とゲート絶縁膜130の端部部分でストリンガが酷く発生していることがわかる。一方、図8を参照すると、エッチングガスとして六フッ化硫黄(SF6)ガスと酸素(O2)ガスが約1:10の組成比で混合された混合ガスを使用する場合、前記活性層140とゲート絶縁膜130の端部位でストリンガが殆ど発生していないことがわかる。
このように、第1フォトレジストパターン160の乾式エッチング工程に使用されるエッチングガスの組成比を調節することで、データライン用金属膜150の表面に形成された金属酸化膜及びポリマー性異物などの残渣を除去して、ストリンガ発生を防止することができる。
次に、図1及び図9を参照すると、第2フォトレジストパターン162をエッチング防止膜として用いてデータライン用金属膜150のチャンネル形成領域154を2次エッチングする。データライン用金属膜150の2次エッチングは反応性イオンエッチングなどの乾式エッチング工程で進行される。
データライン用金属膜150の2次乾式エッチング工程は上部モリブデン153、アルミニウム152及び下部モリブデン151を別途のエッチング条件でそれぞれ乾式エッチングするが、上部モリブデン153の乾式エッチングの後アルミニウム152と下部モリブデン151を同時に乾式エッチングする方法で進行されることができる。
第2フォトレジストパターン162を用いた2次乾式エッチング工程を通じてデータライン用金属膜150のチャンネル形成領域154のエッチングが完了されると、ソース電極157及びドレイン電極158が形成される。ソース電極157はデータライン155と連結され薄膜トランジスタTFTのソース端子を構成する。ドレイン電極158はソース電極157と離隔され薄膜トランジスタTFTのドレイン端子を構成する。
以後、第2フォトレジストパターン162をエッチング防止膜として用いてチャンネル形成領域154のオーミックコンタクト層144をエッチングする。これにより、ソース電極157とドレイン電極158との間にはチャンネル層142が露出され薄膜トランジスタTFTの製造が完了される。
以後、データライン155、ソース電極157及びドレイン電極158上に存在する第2フォトレジストパターン162を全て除去するする。例えば、第2フォトレジストパターン162はフォトレジストを除去する溶液を用いたストリップ工程を通じて除去される。
ここで、さらに残渣の除去効果を高めるための方法について説明する。
データライン用金属膜150を2次乾式エッチングする前に、データライン用金属膜150の表面、特に、アルミニウム152の表面に形成されたポリマー性残渣を除去するために乾式洗浄をさらに進行することができる。このような乾式洗浄は六フッ化硫黄(SF6)、アルゴン(Ar)、三塩化ホウ素(BC13)、フッ化窒素(NF)、臭素(Br)、酸素(O2)系列などのガスを用いて進行されることができる。特に、乾式洗浄のために六フッ化硫黄(SF6)を使用するようになると、六フッ化硫黄(SF6)ガスをエッチングガスとして使用する第1フォトレジストパターン160の乾式エッチング工程と連係して連続的に乾式洗浄工程を進行できる長所がある。
また、データライン用金属膜150を2次乾式エッチングする前に、データライン用金属膜150の表面、特に、アルミニウム152の表面に形成されたポリマー性残渣を除去するために湿式洗浄をさらに進行することができる。このような湿式洗浄はTMAH(tetramethylammonium hydroxide)洗浄、IPA(isopropyl alcohol)洗浄及びDI(deionized water)洗浄などで進行されることができる。例えば、TMAH洗浄においては、TMAHの濃度は0.4%以下である。
また、データライン用金属膜150を2次乾式エッチングする前に、データライン用金属膜150の表面、特に、アルミニウム152の表面に形成されたポリマー性残渣を除去するために酸洗浄をさらに進行することができる。このような酸洗浄は超純水で希釈されたフッ酸、硫酸、燐酸、硝酸、酢酸または混合溶液で進行されることができる。例えば、酸洗浄は酸と超純水が約1:100〜1:300程度で混合された混合溶液で進行される。
このように、データライン用金属膜150を2次乾式エッチングする前に、乾式洗浄、湿式洗浄または酸洗浄を進行する方法でデータライン用金属膜150の1次湿式エッチング後に発生するポリマー性残渣などの異物を除去することで、ストリンガをより効果的に防止することができる。
さらに、データライン用金属膜150の2次乾式エッチングを進行する際は、基板110を支持するステージの温度を約50℃以上に設定することで、ストリンガ発生を抑制する効果を得ることができる。これにより、基板110の温度が増加して、エッチングガスとエッチング対象物と間の反応速度が増加するので、データライン用金属膜150のエッチングと同時に、表面に形成されたポリマー性残渣も除去される効果を高めることができる。
また、2次乾式エッチング過程で、エッチングガスの流速を増加させる方法でデータライン用金属膜150に形成された残渣を除去する効果を得ることもできる。例えば、エッチングガスの流速を増加させるために、エッチング設備の自動圧力調節APC機能を約15%以上に設定することが望ましい。
次に、図1及び図10を参照すると、薄膜トランジスタTFTが形成された基板110上に保護膜170を形成する。保護膜170は薄膜トランジスタTFT及びデータライン155を保護し絶縁させるための絶縁膜として、例えば、窒化シリコンSiNxまたは酸化シリコンSiOxから形成され、CVD工程を通じて約500Å〜2000Åの厚さに形成される。
以後、第3露光マスクを用いたフォトリソグラフィ工程を通じて保護膜170をパターニングしてドレイン電極158の一部を露出させるコンタクトホール172を形成する。
図1及び図11を参照すると、保護膜170上に透明性導電膜を形成した後、第4露光マスクを用いたフォトリソグラフィ工程を通じて前記透明性導電膜をパターニングして各画素P内に画素電極180を形成する。
画素電極180は保護膜170に形成されたコンタクトホール172を通じてドレイン電極158と電気的に連結される。画素電極180は、例えば、インジウム錫酸化物ITOまたはインジウム亜鉛酸化物IZOで形成される。
一方、示されてはいないが、画素電極180を形成する前に保護膜170上に平坦化のための有機絶縁膜をさらに形成することができる。
以上説明した本実施形態によれば、フォトレジストの乾式エッチング工程に使用されるエッチングガスの組成比を調節することで、データライン用金属膜の表面に形成された金属酸化膜及びポリマー性異物などの残渣を除去してストリンガ発生を防止することができる。
また、データライン用金属膜を2次乾式エッチングする前に、乾式洗浄、湿式洗浄または酸洗浄を進行してデータライン用金属膜の1次湿式エッチング後に発生するポリマー性残渣などの異物質を除去することで、ストリンガをより効果的に防止することができる。
以上、本発明の実施形態によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
110…基板、
122…ゲートライン、
124…ゲート電極、
130…ゲート絶縁層、
140…活性層、
142…チャンネル層、
144…オーミックコンタクト層、
150…データライン用金属膜、
154…チャンネル形成領域、
155…データライン、
157…ソース電極、
158…ドレイン電極、
160…第1フォトレジストパターン、
162…第2フォトレジストパターン、
170…保護膜、
180…画素電極。
122…ゲートライン、
124…ゲート電極、
130…ゲート絶縁層、
140…活性層、
142…チャンネル層、
144…オーミックコンタクト層、
150…データライン用金属膜、
154…チャンネル形成領域、
155…データライン、
157…ソース電極、
158…ドレイン電極、
160…第1フォトレジストパターン、
162…第2フォトレジストパターン、
170…保護膜、
180…画素電極。
Claims (23)
- ゲートラインが形成された基板上にゲート絶縁膜、活性層及びデータライン用金属膜を順次に形成する段階と、
チャンネル形成領域に当たる領域が他の領域に比べて相対的に薄い厚さを有する第1フォトレジストパターンを前記データライン用金属膜上に形成する段階と、
前記第1フォトレジストパターンを用いて前記データライン用金属膜を1次エッチングする段階と、
前記第1フォトレジストパターンを用いて前記活性層をエッチングする段階と、
前記第1フォトレジストパターンを六フッ化硫黄(SF6)と酸素(O2)が1:4〜1:20の比率で混合されたガスで乾式エッチングして、前記チャンネル形成領域に当たる領域に開口部を有する第2フォトレジストパターンを形成する段階と、
前記第2フォトレジストパターンを用いて前記データライン用金属膜を2次エッチングする段階と、
を含むことを特徴とする薄膜トランジスタ基板の製造方法。 - 前記データライン用金属膜を1次エッチングする段階は、湿式エッチング工程で進行されることを特徴とする請求項1記載の薄膜トランジスタ基板の製造方法。
- 前記データライン用金属膜を2次エッチングする段階は、乾式エッチング工程で進行されることを特徴とする請求項2記載の薄膜トランジスタ基板の製造方法。
- 前記データライン用金属膜は、モリブデン(Mo)、アルミニウム(Al)、モリブデン(Mo)が連続的に積層されたMo/Al/Moの3層膜構造を有することを特徴とする請求項3記載の薄膜トランジスタ基板の製造方法。
- 前記データライン用金属膜を2次エッチングする前に、前記データライン用金属膜の表面に発生した残渣を洗浄する段階をさらに含むことを特徴とする請求項1記載の薄膜トランジスタ基板の製造方法。
- 前記洗浄段階は、乾式洗浄により進行することを特徴とする請求項5記載の薄膜トランジスタ基板の製造方法。
- 前記乾式洗浄は、アルゴン(Ar)、3塩化ホウ素(BCl3)、六フッ化硫黄(SF6)、フッ化窒素(NF)、臭素(Br)、及び酸素(O2)からなる群から選択された一つ以上のガスを用いて進行することを特徴とする請求項6記載の薄膜トランジスタ基板の製造方法。
- 前記洗浄段階は、湿式洗浄により進行することを特徴とする請求項5記載の薄膜トランジスタ基板の製造方法。
- 前記湿式洗浄は、テトラメチルアンモニウムヒドロキシド洗浄、イソプロピルアルコール洗浄、及び脱イオン水洗浄からなる群から選択されたいずれか一つの洗浄方法で進行することを特徴とする請求項8記載の薄膜トランジスタ基板の製造方法。
- 前記テトラメチルアンモニウムヒドロキシド洗浄においては、テトラメチルアンモニウムヒドロキシドの濃度は、0.4%以下であることを特徴とする請求項9記載の薄膜トランジスタ基板の製造方法。
- 前記洗浄段階は、酸洗浄であることを特徴とする請求項5記載の薄膜トランジスタ基板の製造方法。
- 前記酸洗浄は、フッ酸、硫酸、燐酸、硝酸及び酢酸のうち選択されたいずれか一つ以上の酸を用いた洗浄方法で進行することを特徴とする請求項11記載の薄膜トランジスタ基板の製造方法。
- 前記酸洗浄は、前記酸と超純水が1:100〜1:13000の比率で混合された混合溶液で進行することを特徴とする請求項12記載の薄膜トランジスタ基板の製造方法。
- 前記第2フォトレジストパターンを除去する段階と、
前記データライン用金属膜が2次エッチングされた基板上に前記データライン用金属膜の一部を露出するように形成された開口部を有する保護膜を形成する段階と、
前記保護膜上に画素電極を形成する段階と、をさらに含むことを特徴とする請求項1記載の薄膜トランジスタ基板の製造方法。 - ゲートラインが形成された基板上にゲートライン絶縁膜、活性層及びデータライン用金属膜を順次に形成する段階と、
チャンネル形成領域に当たる領域が他の領域に比べて相対的に薄い厚さを有する第1フォトレジストパターンを前記データライン用金属膜上に形成する段階と、
前記第1フォトレジストパターンを用いて前記データライン用金属膜を湿式エッチングする段階と、
前記第1フォトレジストパターンを用いて前記活性層をエッチングする段階と、
前記1次エッチングされた前記データライン用金属膜の表面に発生した残渣を酸洗浄する段階と、
前記第1フォトレジストパターンを乾式エッチングして前記チャンネル形成領域に当たる領域に前記データライン用金属膜の一部を露出するように形成された開口部を有する第2フォトレジストパターンを形成する段階と、
前記第2フォトレジストパターンを用いて前記データライン用金属膜を乾式エッチングする段階と、
を含むことを特徴とする薄膜トランジスタ基板の製造方法。 - 前記データライン用金属膜は、モリブデン(Mo)、アルミニウム(Al)、モリブデン(Mo)が連続的に積層されたMo/Al/Mo3層膜構造を有することを特徴とする請求項15記載の薄膜トランジスタ基板の製造方法。
- 前記酸洗浄は、フッ酸、硫酸、燐酸、硝酸、及び酢酸よりなる群から選択された一つ以上の酸を用いて進行することを特徴とする請求項16記載の薄膜トランジスタ基板の製造方法。
- 前記酸洗浄は、酸と超純水が1:100〜1:3000の比率で混合された混合溶液で進行することを特徴とする請求項17記載の薄膜トランジスタ基板の製造方法。
- 前記データライン用金属膜を乾式エッチングする前に、アルゴン(Ar)、三塩化ホウ素(BCl3)、六フッ化硫黄(SF6)、フッ化窒素(NF)、臭素(Br)、及び酸素(O2)よりなる群から選択された一つ以上のガスで、前記データライン用金属膜の表面に発生される残渣を乾式洗浄する段階をさらに含むことを特徴とする請求項15記載の薄膜トランジスタ基板の製造方法。
- 前記データライン用金属膜を乾式エッチングする前に、テトラメチルアンモニウムヒドロキシド洗浄、イソプロピルアルコール洗浄、及び脱イオン水洗浄よりなる群から選択されたいずれか一つの洗浄方法を用いて、前記データライン用金属膜の表面に発生する残渣を湿式洗浄する段階をさらに含むことを特徴とする請求項15記載の薄膜トランジスタ基板の製造方法。
- 前記第1フォトレジストパターンを乾式エッチングする工程は、六フッ化硫黄(SF6)と酸素(O2)が1:4〜1:20の比率で混合されたガスを用いて進行することを特徴とする請求項15記載の薄膜トランジスタ基板の製造方法。
- 前記第1フォトレジストパターンを乾式エッチングする工程は、六フッ化硫黄(SF6)と酸素(O2)が1:30〜1:40の比率で混合されたガスを用いて進行することを特徴とする請求項15記載の薄膜トランジスタ基板の製造方法。
- 前記第2フォトレジストパターンを除去する段階と、
前記データライン用金属膜が乾式エッチングされた基板上に前記データライン用金属膜の一部を露出するように形成された開口部を有する保護膜を形成する段階と、
前記保護膜上に画素電極を形成する段階と、をさらに含むことを特徴とする請求項15記載の薄膜トランジスタ基板の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060102709A KR20080036282A (ko) | 2006-10-23 | 2006-10-23 | 박막 트랜지스터 기판의 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008109102A true JP2008109102A (ja) | 2008-05-08 |
Family
ID=38926339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007238451A Pending JP2008109102A (ja) | 2006-10-23 | 2007-09-13 | 薄膜トランジスタ基板の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20080096332A1 (ja) |
EP (1) | EP1916702A2 (ja) |
JP (1) | JP2008109102A (ja) |
KR (1) | KR20080036282A (ja) |
CN (1) | CN101170086A (ja) |
TW (1) | TW200820352A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010015123A (ja) * | 2008-07-02 | 2010-01-21 | Lg Display Co Ltd | 基板欠陥の修理方法 |
JP2010108957A (ja) * | 2008-10-28 | 2010-05-13 | Hitachi Displays Ltd | 表示装置およびその製造方法 |
JP2012033877A (ja) * | 2010-07-30 | 2012-02-16 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板の製造方法 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070038610A (ko) * | 2005-10-06 | 2007-04-11 | 삼성전자주식회사 | 표시 장치의 수리 장치 및 수리 방법 |
CN101847654B (zh) * | 2010-04-22 | 2012-04-18 | 友达光电股份有限公司 | 有机发光二极管显示器的像素结构及其制作方法 |
KR101196918B1 (ko) * | 2011-02-17 | 2012-11-05 | 에스케이하이닉스 주식회사 | 불휘발성 메모리 소자의 제조 방법 |
JP5699064B2 (ja) * | 2011-09-29 | 2015-04-08 | 富士フイルム株式会社 | カラーフィルタの製造方法 |
CN102427041B (zh) * | 2011-11-21 | 2014-03-12 | 上海先进半导体制造股份有限公司 | 高性能肖特基二极管的制造方法 |
KR101973077B1 (ko) * | 2012-01-18 | 2019-04-29 | 삼성디스플레이 주식회사 | 트렌치 형성 방법, 금속 배선 형성 방법, 및 박막 트랜지스터 표시판의 제조 방법 |
CN102881598B (zh) * | 2012-09-17 | 2015-08-12 | 京东方科技集团股份有限公司 | 薄膜晶体管的制造方法、阵列基板的制造方法及显示装置 |
CN103985713B (zh) * | 2013-03-20 | 2017-02-08 | 上海天马微电子有限公司 | Tft阵列基板及其制造方法 |
CN104914663B (zh) * | 2014-03-11 | 2020-01-07 | 中芯国际集成电路制造(上海)有限公司 | 一种光掩模制作方法 |
CN109378271B (zh) * | 2018-10-22 | 2021-01-26 | 京东方科技集团股份有限公司 | 图案化的金属膜层、薄膜晶体管、显示基板的制备方法 |
CN110364440A (zh) * | 2019-06-12 | 2019-10-22 | 北海惠科光电技术有限公司 | 薄膜晶体管的制造方法、基板及显示装置 |
CN110459474B (zh) * | 2019-06-27 | 2021-04-02 | 惠科股份有限公司 | 一种薄膜晶体管的制作方法和显示装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6737356B1 (en) * | 2000-02-07 | 2004-05-18 | Micron Technology, Inc. | Method of fabricating a semiconductor work object |
US7079210B2 (en) * | 2001-11-22 | 2006-07-18 | Samsung Electronics Co., Ltd. | Liquid crystal display and thin film transistor array panel |
KR100951898B1 (ko) * | 2002-12-09 | 2010-04-09 | 삼성전자주식회사 | 포토레지스트 제거용 스트리핑 조성물 및 이를 사용한액정 표시 장치의 박막 트랜지스터 기판의 제조방법 |
KR101090252B1 (ko) * | 2004-09-24 | 2011-12-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
KR101123094B1 (ko) * | 2004-10-13 | 2012-03-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 에칭 방법 및 반도체장치의 제조방법 |
KR101166842B1 (ko) * | 2005-12-29 | 2012-07-19 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판의 제조 방법 및 이를 이용한박막 트랜지스터 어레이 기판 |
KR20070075808A (ko) * | 2006-01-16 | 2007-07-24 | 삼성전자주식회사 | 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판 |
-
2006
- 2006-10-23 KR KR1020060102709A patent/KR20080036282A/ko not_active Application Discontinuation
-
2007
- 2007-05-09 US US11/746,265 patent/US20080096332A1/en not_active Abandoned
- 2007-05-09 TW TW096116415A patent/TW200820352A/zh unknown
- 2007-05-31 CN CNA2007101085191A patent/CN101170086A/zh active Pending
- 2007-09-13 JP JP2007238451A patent/JP2008109102A/ja active Pending
- 2007-10-01 EP EP07019255A patent/EP1916702A2/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010015123A (ja) * | 2008-07-02 | 2010-01-21 | Lg Display Co Ltd | 基板欠陥の修理方法 |
JP2010108957A (ja) * | 2008-10-28 | 2010-05-13 | Hitachi Displays Ltd | 表示装置およびその製造方法 |
JP2012033877A (ja) * | 2010-07-30 | 2012-02-16 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20080096332A1 (en) | 2008-04-24 |
CN101170086A (zh) | 2008-04-30 |
TW200820352A (en) | 2008-05-01 |
EP1916702A2 (en) | 2008-04-30 |
KR20080036282A (ko) | 2008-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008109102A (ja) | 薄膜トランジスタ基板の製造方法 | |
JP4169896B2 (ja) | 薄膜トランジスタとその製造方法 | |
JP5599026B2 (ja) | 薄膜トランジスタの製造方法 | |
US8624238B2 (en) | Thin-film transistor substrate and method of fabricating the same | |
JP4299717B2 (ja) | 薄膜トランジスタとその製造方法 | |
US20080128689A1 (en) | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays | |
CN111128877B (zh) | 刻蚀阻挡型阵列基板的制备方法 | |
JP2010271718A (ja) | Tft−lcdアレイ基板およびその製造方法 | |
WO2013127202A1 (zh) | 阵列基板的制造方法及阵列基板、显示器 | |
TWI471948B (zh) | 氧化物薄膜電晶體製程方法 | |
JP2008147516A (ja) | 薄膜トランジスタ及びその製造方法 | |
US20100032760A1 (en) | Thin-film transistor substrate and method of fabricating the same | |
JP5679397B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
WO2017010342A1 (ja) | 酸化物半導体膜のエッチング方法および半導体装置の製造方法 | |
US9673232B2 (en) | Thin-film transistor, active matrix substrate, method of manufacturing thin-film transistor, and method of manufacturing active matrix substrate | |
TWI424507B (zh) | 薄膜電晶體陣列基板的製造方法 | |
TWI384626B (zh) | 用於顯示裝置之陣列基板及其製造方法 | |
KR100905052B1 (ko) | 몰리브덴/구리 배선의 제조 방법 | |
TW200917485A (en) | Method for manufacturing pixel structure | |
JP5100997B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
CN113889434A (zh) | 阵列基板及其制作方法、液晶显示面板以及显示装置 | |
KR101813719B1 (ko) | 박막트랜지스터 어레이 기판의 제조 방법 | |
KR20080035045A (ko) | 표시 기판의 제조 방법 | |
JP2006243344A (ja) | 液晶表示装置の製造方法 | |
US10720454B2 (en) | Manufacturing method for array substrate and liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100617 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A073 Effective date: 20111025 |