KR20080036282A - 박막 트랜지스터 기판의 제조 방법 - Google Patents
박막 트랜지스터 기판의 제조 방법 Download PDFInfo
- Publication number
- KR20080036282A KR20080036282A KR1020060102709A KR20060102709A KR20080036282A KR 20080036282 A KR20080036282 A KR 20080036282A KR 1020060102709 A KR1020060102709 A KR 1020060102709A KR 20060102709 A KR20060102709 A KR 20060102709A KR 20080036282 A KR20080036282 A KR 20080036282A
- Authority
- KR
- South Korea
- Prior art keywords
- metal film
- data metal
- etching
- cleaning
- photoresist pattern
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 40
- 239000010409 thin film Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000010408 film Substances 0.000 claims abstract description 116
- 229910052751 metal Inorganic materials 0.000 claims abstract description 100
- 239000002184 metal Substances 0.000 claims abstract description 100
- 238000000034 method Methods 0.000 claims abstract description 65
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 62
- 238000005530 etching Methods 0.000 claims abstract description 52
- 239000007789 gas Substances 0.000 claims abstract description 37
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims abstract description 33
- 238000001312 dry etching Methods 0.000 claims abstract description 32
- 229960000909 sulfur hexafluoride Drugs 0.000 claims abstract description 32
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 23
- 239000001301 oxygen Substances 0.000 claims abstract description 16
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 16
- 229910018503 SF6 Inorganic materials 0.000 claims description 31
- 238000004140 cleaning Methods 0.000 claims description 31
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims description 24
- 239000002253 acid Substances 0.000 claims description 22
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 16
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 15
- 229910052750 molybdenum Inorganic materials 0.000 claims description 15
- 239000011733 molybdenum Substances 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 238000001039 wet etching Methods 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 13
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 12
- 238000005108 dry cleaning Methods 0.000 claims description 11
- 239000008367 deionised water Substances 0.000 claims description 9
- 229910021641 deionized water Inorganic materials 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 8
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 8
- GVGCUCJTUSOZKP-UHFFFAOYSA-N nitrogen trifluoride Chemical compound FN(F)F GVGCUCJTUSOZKP-UHFFFAOYSA-N 0.000 claims description 8
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 claims description 7
- 239000011259 mixed solution Substances 0.000 claims description 5
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 claims description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 4
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052794 bromium Inorganic materials 0.000 claims description 4
- 229910017604 nitric acid Inorganic materials 0.000 claims description 4
- 229910021642 ultra pure water Inorganic materials 0.000 claims description 4
- 239000012498 ultrapure water Substances 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 3
- 238000005406 washing Methods 0.000 claims description 3
- 235000020004 porter Nutrition 0.000 claims 1
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 10
- 150000004706 metal oxides Chemical class 0.000 abstract description 10
- 239000000203 mixture Substances 0.000 abstract description 7
- 229920000642 polymer Polymers 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 50
- 238000000206 photolithography Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910016909 AlxOy Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
박막 트랜지스터 기판의 제조 방법이 개시되어 있다. 박막 트랜지스터 기판의 제조를 위하여, 게이트 배선이 형성된 기판 상에 게이트 절연막, 활성층 및 데이터용 금속막을 순차적으로 형성한다. 이후, 데이터용 금속막 상에 채널 형성 영역이 다른 영역에 비하여 상대적으로 얇은 두께를 갖는 제1 포토레지스트 패턴을 형성한다. 이후, 제1 포토레지스트 패턴을 이용하여 데이터용 금속막을 1차 식각한다. 이후, 제1 포토레지스트 패턴을 이용하여 활성층을 식각한다. 이후, 제1 포토레지스트 패턴을 육불화황(SF6)과 산소(O2)가 1:4 ~ 1:20의 비율로 혼합된 가스로 건식 식각하여, 채널 형성 영역이 제거된 제2 포토레지스트 패턴을 형성함과 동시에 1차 식각된 데이터용 금속막의 표면을 세정한다. 이후, 제2 포토레지스트 패턴을 이용하여 데이터용 금속막을 2차 식각한다. 이와 같이, 제1 포토레지스트의 건식 식각 공정에 사용되는 식각 가스의 조성비를 조절함으로써, 데이터용 금속막의 표면에 형성된 금속산화막 및 폴리머성 잔유물들을 제거하여 스트링거 발생을 방지할 수 있다.
Description
도 1은 본 발명의 실시예에 따라 제조된 박막 트랜지스터 기판을 나타낸 평면도이다.
도 2 내지 도 10은 도 1에 도시된 박막 트랜지스터 기판의 제조 과정을 나타낸 공정도들이다.
<도면의 주요부분에 대한 부호의 설명>
110 : 기판 122 : 게이트 라인
124 : 게이트 전극 130 : 게이트 절연층
140 : 활성층 142 : 채널층
144 : 오믹 콘택층 150 : 데이터용 금속막
154 : 채널 형성 영역 155 : 데이터 라인
157 : 소오스 전극 158 : 드레인 전극
160 : 제1 포토레지스트 패턴 162 : 제2 포토레지스트 패턴
170 : 보호막 180 : 화소 전극
본 발명은 박막 트랜지스터 기판의 제조 방법에 관한 것으로, 보다 상세하게는 데이터용 금속막의 건식 식각시 발생되는 금속막 잔류 현상을 제거할 수 있는 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
일반적으로, 액정표시장치는 박막 트랜지스터 및 화소 전극이 형성된 박막 트랜지스터 기판과 컬러필터 및 공통 전극이 형성된 컬러필터 기판이 액정을 사이에 두고 결합된 구조를 갖는다.
박막 트랜지스터 기판을 형성하는 공정은 마스크를 이용한 사진 식각 공정을 통해 이루어지는데, 최근에는 공정 단순화를 위하여 4매의 마스크만을 사용하는 4매 마스크 공정이 개발된 바 있다.
통상적으로, 4매 마스크 공정에서는 데이터용 금속층을 식각함에 있어, 데이터 라인을 형성하기 위한 1차 식각 단계와 채널 형성 영역을 식각하기 위한 2차 식각 단계를 진행하게 된다.
기존 4매 마스크 공정에서는 상기 1차 식각 단계 및 2차 식각 단계를 모두 습식 식각 공정으로 진행하였으나, 등방성 식각이라는 습식 식각의 특성 때문에 미세 패턴의 구현이 어려우며, 활성층이 금속 배선에 비하여 돌출되어 개구율을 감소시키고 잔상을 유발하는 문제가 발생되었다.
이러한 문제점을 해결하기 위하여 1차 식각 단계는 습식 식각 공정을 사용하고, 2차 식각 단계는 건식 식각 공정을 사용하는 제조 공정에 대한 연구가 진행되고 있으나, 1차 습식 식각 공정 중에 발생되는 금속산화물 및 유기잔류물들에 의하 여 2차 건식 식각 공정에서 일부 금속막이 식각되지 않고 잔류하는 스트링거(stringer) 불량이 발생된다.
따라서, 본 발명은 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명은 데이터용 금속막을 건식 식각할 때 발생되는 스트링거 불량을 방지할 수 있는 박막 트랜지스터 기판의 제조 방법을 제공한다.
본 발명의 일 특징에 따른 박막 트랜지스터 기판의 제조 방법에 따르면, 우선, 게이트 배선이 형성된 기판 상에 게이트 절연막, 활성층 및 데이터용 금속막을 순차적으로 형성한다. 이후, 상기 데이터용 금속막 상에 채널 형성 영역이 다른 영역에 비하여 상대적으로 얇은 두께를 갖는 제1 포토레지스트 패턴을 형성한다. 이후, 상기 제1 포토레지스트 패턴을 이용하여 상기 데이터용 금속막을 1차 식각한다. 이후, 상기 제1 포토레지스트 패턴을 이용하여 상기 활성층을 식각한다. 이후, 상기 제1 포토레지스트 패턴을 육불화황(SF6)과 산소(O2)가 1:4 ~ 1:20의 비율로 혼합된 가스로 건식 식각하여, 상기 채널 형성 영역이 제거된 제2 포토레지스트 패턴을 형성함과 동시에 상기 1차 식각된 데이터용 금속막의 표면을 세정한다. 이후, 상기 제2 포토레지스트 패턴을 이용하여 상기 데이터용 금속막을 2차 식각한다.
상기 데이터용 금속막을 1차 식각하는 공정은 습식 식각 공정으로 진행하며, 상기 데이터용 금속막을 2차 식각하는 공정은 건식 식각 공정으로 진행한다.
상기 데이터용 금속막은 몰리브덴, 알루미늄, 몰리브덴이 연속적으로 적층된 Mo/Al/Mo 3층막 구조를 갖는다.
상기 데이터용 금속막을 2차 식각하기 전에, 상기 데이터용 금속막의 표면에 형성된 잔유물들을 건식 세정하는 공정을 더 진행할 수 있다. 상기 건식 세정은 아르곤(Ar), 삼염화붕소(BCl3), 육불화황(SF6), 불화질소(NF), 브롬(Br) 및 산소(O2) 계열의 가스 중에서 선택된 하나 이상의 가스로 진행할 수 있다.
또한, 상기 데이터용 금속막을 2차 식각하기 전에, 상기 데이터용 금속막의 표면에 발생하는 잔유물들을 습식 세정하는 공정을 더 진행할 수 있다. 상기 습식 세정은 TMAH(tetramethylammonium hydroxide) 세정, IPA(isopropyl alcohol) 세정 및 DI(deionized water) 세정 중에서 선택된 어느 하나의 세정으로 진행할 수 있다.
또한, 상기 데이터용 금속막의 1차 식각 후, 표면에 발생하는 잔유물들을 산(acid) 세정하는 공정을 더 진행할 수 있다. 상기 산 세정은 희석된 불산, 황산, 인산, 질산 및 초산 중에서 선택된 하나 이상의 산으로 진행할 수 있다. 상기 산 세정은 산과 초순수가 1:100 ~ 1:3000의 비율로 혼합된 혼합 용액으로 진행할 수 있다.
본 발명의 다른 특징에 따른 박막 트랜지시트 기판의 제조 방법에 따르면, 우선, 게이트 배선이 형성된 기판 상에 게이트 절연막, 활성층 및 데이터용 금속막을 순차적으로 형성한다. 이후, 상기 데이터용 금속막 상에 채널 형성 영역이 다른 영역에 비하여 상대적으로 얇은 두께를 갖는 제1 포토레지스트 패턴을 형성한 다. 이후, 상기 제1 포토레지스트 패턴을 이용하여 상기 데이터용 금속막을 습식 식각한다. 이후, 상기 제1 포토레지스트 패턴을 이용하여 상기 활성층을 식각한다. 이후, 상기 1차 식각된 상기 데이터용 금속막의 표면에 발생하는 잔유물들을 산(acid) 세정한다. 이후, 상기 제1 포토레지스트 패턴을 건식 식각하여 상기 채널 형성 영역이 제거된 제2 포토레지스트 패턴을 형성한다. 이후, 상기 제2 포토레지스트 패턴을 이용하여 상기 데이터용 금속막을 건식 식각한다.
이러한 박막 트랜지스터 기판의 제조 방법에 의하면, 데이터용 금속막을 1차 습식 식각하고, 2차 건식 식각할 때 발생되는 스트링거 불량을 방지할 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명에 따른 박막 트랜지스터 기판의 제조 방법을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예에 따라 제조된 박막 트랜지스터 기판을 나타낸 평면도이며, 도 2 내지 도 9는 도 1에 도시된 박막 트랜지스터 기판의 제조 과정을 나타낸 공정도들이다. 여기서, 도 2 내지 도 9는 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 경우의 단면도들이다.
도 1 및 도 2를 참조하면, 기판(110) 상에 게이트용 금속막을 형성한 후, 제1 노광 마스크를 이용한 사진 식각 공정을 통해 상기 게이트용 금속막을 패터닝하여 게이트 라인(122) 및 게이트 라인(122)과 연결된 게이트 전극(124)을 포함하는 게이트 배선(120)을 형성한다. 상기 게이트용 금속막은 예를 들어, 스퍼터링 방법을 통해 기판(110) 상에 형성될 수 있다.
기판(110)은 투명성 절연 기판, 예를 들어, 유리 기판으로 형성된다.
게이트 배선(120)은 예를 들어, 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W), 구리(Cu), 은(Ag) 등의 단일 금속 또는 이들의 합금으로 형성될 수 있다. 또한, 게이트 배선(120)은 물리적 성질이 다른 2개 이상의 금속층으로 형성될 수 있다. 예를 들어, 게이트 배선(120)은 저저항 배선을 위하여, 알루미늄(Al)과 몰리브덴(Mo)이 적층된 Al/Mo 2층막 구조로 형성될 수 있다.
게이트 라인(122)은 예를 들어, 가로 방향으로 연장되어 각 화소(P)의 상측 및 하측을 정의한다. 게이트 전극(124)은 게이트 라인(122)과 연결되며, 각 화소(P)에 형성되는 스위칭 소자인 박막 트랜지스터(TFT)의 게이트 단자를 구성한다.
다음 도 3을 참조하면, 게이트 배선(120)이 형성된 기판(110) 상에 게이트 절연막(130), 활성층(140) 및 데이터용 금속막(150)을 순차적으로 형성한다.
게이트 절연막(130) 및 활성층(140)은 예를 들어, 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition, PECVD) 방법을 통해 형성되며, 상기 데이터용 금속막(150)은 스퍼터링 방법을 통해 형성될 수 있다.
게이트 절연막(130)은 게이트 배선(120)을 보호하고 절연시키기 위한 절연막으로서, 예를 들어, 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)으로 형성된다. 게이트 절연막(130)은 예를 들어, 약 4500Å의 두께로 형성된다.
활성층(140)은 채널층(142) 및 오믹 콘택층(144)을 포함한다. 예를 들어, 채널층(142)은 비정질 실리콘(amorphous Silicon : 이하, a-Si)으로 형성되며, 오믹 콘택층(144)은 n형 불순물이 고농도로 도핑된 비정질 실리콘(이하, n+a-Si)으로 형성된다.
데이터용 금속막(150)은 저저항 배선을 위하여 몰리브덴(151), 알루미늄(152), 몰리브덴(153)이 연속적으로 적층된 Mo/Al/Mo 3층막 구조를 갖는다. 이와 달리, 데이터용 금속막(150)은 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W), 구리(Cu), 은(Ag) 등의 단일 금속 또는 이들의 합금으로 단일층 또는 다층막 구조로 형성될 수 있다.
다음 도 4를 참조하면, 데이터용 금속막(150) 상에 포토레지스트(photo resist)를 형성한 후, 슬릿(slit) 마스크 또는 하프톤(half tone) 마스크 등의 제2 노광 마스크를 이용한 사진 식각 공정을 통해 상기 포토레지스트를 패터닝하여 제1 포토레지스트 패턴(160)을 형성한다. 상기 포토레지스트는 예를 들어, 노광된 영역이 현상액에 의해 제거되는 포지티브형 포토레지스트로 형성된다.
제1 포토레지스트 패턴(160)은 채널 형성 영역(154)이 다른 영역에 비하여 상대적으로 얇은 두께를 갖도록 형성된다. 예를 들어, 제1 포토레지스트 패턴(160)의 채널 형성 영역(154)은 약 5000Å ~ 8000Å의 두께로 형성된다.
다음 도 1 및 도 5를 참조하면, 제1 포토레지스트 패턴(160)을 식각 방지막으로 이용하여 데이터용 금속막(150)을 1차 식각한다. 데이터용 금속막(150)의 1차 식각은 습식 식각 공정으로 진행된다.
제1 포토레지스트 패턴(160)을 이용한 습식 식각 공정을 통해 데이터용 금속막(150)의 식각이 완료되면, 데이터 라인(155)과 소오스/드레인용 금속패턴(156)만이 남게 된다. 데이터 라인(155)은 예를 들어, 게이트 라인(122)과 교차하는 세로 방향으로 연장되어 각 화소(P)의 좌측 및 우측을 정의한다.
이어서, 제1 포토레지스트 패턴(160)을 식각 방지막으로 이용하여 활성층(140)을 식각한다. 이때, 활성층(140)의 식각 공정은 건식 식각 공정으로 진행하는 것이 바람직하다.
제1 포토레지스트 패턴(160)을 이용한 식각 공정을 통해 활성층(140)의 식각이 완료되면, 데이터 라인(155) 및 소오스/드레인용 금속패턴(156)의 하부에만 활성층(140)이 남게 된다.
이와 같이, 동일한 제1 포토레지스트 패턴(160)을 이용하여 데이터용 금속막(150) 및 활성층(140)을 식각함으로 인해, 남게 되는 활성층(140)의 외부 윤곽은 데이터 라인(155) 및 소오스/드레인용 금속패턴(156)의 외부 윤곽과 실질적으로 일치하게 형성된다.
한편, 데이터용 금속막(150)의 1차 습식 식각과 활성층(140)의 식각 후, 대기 중에 노출되는 데이터용 금속막(150)의 표면, 즉 제1 포토레지스트 패턴(160)이 커버하지 못하는 데이터용 금속막(150)의 식각면에는, 데이터용 금속막(150)에 포함된 알루미늄(152)과 대기 중의 산소가 반응하여 산화알루미늄(AlxOy)막 등의 금속산화막이 형성된다. 또한, 1차 습식 식각으로 인해, 데이터용 금속막(150)의 표면에는 폴리머(polymer)성 이물 등의 잔유물들이 발생된다.
이와 같이 데이터용 금속막(150)의 표면에 형성된 금속산화막 또는 폴리머성 잔유물들은, 이후 진행되는 2차 건식 식각 공정에서 식각율을 감소시킴으로써, 금속산화막 또는 폴리머성 잔유물들이 형성된 부분은 2차 건식 식각 과정에서 식각되 지 않고 잔류하게 되어 스트링거(stringer) 불량을 발생시킬 수 있다.
따라서, 데이터용 금속막(150)의 1차 습식 식각 또는 활성층(140)의 식각 후에 대기 중에 노출되는 대기 시간을 최대한 감소시킴으로써, 데이터용 금속막(150)의 표면에 금속산화막이 형성되는 것을 최대한 억제하는 것이 바람직하다. 또한, 2차 건식 식각 전에 박막 트랜지스터 기판이 보관되는 대기 스토커를 질소(N2) 분위기로 형성함으로써, 데이터용 금속막(150)의 표면에 금속산화막이 형성되는 것을 억제할 수 있다.
다음 도 5 및 도 6을 참조하면, 제1 포토레지스트 패턴(160)을 일정 두께만큼 건식 식각하여 채널 형성 영역(154)이 제거된 제2 포토레지스트 패턴(162)을 형성한다. 이에 따라, 채널 형성 영역(154)에 대응되는 소오스/드레인용 금속패턴(156)이 외부로 노출된다.
제1 포토레지스트 패턴(160)의 건식 식각을 위하여, 식각 가스로는 육불화황(SF6) 가스와 산소(O2) 가스가 주로 사용된다. 이때, 육불화황(SF6) 가스와 산소(O2) 가스의 조성비를 적절하게 조절함으로써, 제1 포토레지스트 패턴(160)의 건식 식각과 동시에, 데이터용 금속막(150)의 표면을 세정하여 금속산화막 및 폴리머성 잔유물들을 제거할 수 있다.
육불화황(SF6) 가스의 함량이 너무 많아지면 활성층(140)과 게이트 절연막(130)에 손상을 발생시킬 수 있으며, 육불화황(SF6) 가스의 함량이 너무 작아지면 금속산화막 및 폴리머성 잔유물들에 대한 세정 효과가 감소될 수 있다. 따라서, 육불화황(SF6) 가스와 산소(O2) 가스는 약 1 : 4 ~ 1 : 20 정도의 조성비로 혼 합되어 사용되는 것이 바람직하다.
도 7은 식각 가스에 따른 스트링거 발생 여부를 나타난 확대 사진이다. 도 7에서, (a)는 식각 가스로서 산소(O2)만을 사용한 경우이며, (b)는 식각 가스로서 육불화황(SF6) 가스와 산소(O2) 가스가 약 1 : 10의 조성비로 혼합된 경우이다. (a)와 (b)는 모두 약 50mT의 챔버 압력 하에서 약 30초간 식각을 진행한 결과이다.
도 7을 참조하면, 식각 가스로서 산소(O2)만을 사용한 (a)의 경우는 가장자리 부분에서 스트링거가 심하게 발생되는 것을 확인할 수 있으며, 식각 가스로서 육불화황(SF6) 가스와 산소(O2) 가스가 약 1 : 10의 조성비로 혼합된 혼합 가스를 사용한 (b)의 경우는 가장자리 부분에서 스트링거가 거의 발생되지 않는 것을 확인할 수 있다.
이와 같이, 제1 포토레지스트 패턴(160)의 건식 식각 공정에 사용되는 식각 가스의 조성비를 조절함으로써, 데이터용 금속막(150)의 표면에 형성된 금속산화막 및 폴리머성 잔유물들을 제거하여, 스트링거 발생을 방지할 수 있다.
다음 도 1 및 도 8을 참조하면, 제2 포토레지스트 패턴(162)을 식각 방지막으로 이용하여 데이터용 금속막(150)의 채널 형성 영역(154)을 2차 식각한다. 데이터용 금속막(150)의 2차 식각은 건식 식각 공정으로 진행된다.
데이터용 금속막(150)의 2차 건식 식각 공정은 상부 몰리브덴(153), 알루미늄(152) 및 하부 몰리브덴(151)을 별도의 식각 조건으로 각각 건식 식각하거나, 상부 몰리브덴(153)의 건식 식각 후 알루미늄(152)과 하부 몰리브덴(151)을 동시에 건식 식각하는 방법으로 진행될 수 있다.
제2 포토레지스트 패턴(162)을 이용한 2차 건식 식각 공정을 통해 데이터용 금속막(150)의 채널 형성 영역(154)의 식각이 완료되면, 소오스 전극(157) 및 드레인 전극(158)이 형성된다. 소오스 전극(157)은 데이터 라인(155)과 연결되어 박막 트랜지스터(TFT)의 소오스 단자를 구성한다. 드레인 전극(158)은 소오스 전극(157)과 이격되어 박막 트랜지스터(TFT)의 드레인 단자를 구성한다.
이후, 제2 포토레지스트 패턴(162)을 식각 방지막으로 이용하여 채널 형성 영역(154)의 오믹 콘택층(144)을 식각한다. 이에 따라, 소오스 전극(157)과 드레인 전극(158) 사이에는 채널층(142)이 노출되어 박막 트랜지스터(TFT)의 제조가 완료된다.
이후, 데이터 라인(155), 소오스 전극(157) 및 드레인 전극(158) 상에 존재하는 제2 포토레지스트 패턴(162)을 스트립한다. 예를 들어, 제2 포토레지스트 패턴(162)은 스트립 용액을 이용한 스트립 공정을 통해 제거된다.
한편, 데이터용 금속막(150)을 2차 건식 식각하기 전에, 데이터용 금속막(150)의 표면, 특히 알루미늄(152)의 표면에 형성된 폴리머성 잔유물들을 제거하기 위하여 건식 세정을 더 진행할 수 있다. 이러한 건식 세정은 육불화황(SF6), 아르곤(Ar), 삼염화붕소(BCl3), 불화질소(NF), 브롬(Br), 산소(O2) 계열 등의 가스를 이용하여 진행될 수 있다. 특히, 건식 세정을 위해 육불화황(SF6)를 사용하게 되면, 육불화황(SF6) 가스를 식각 가스로 사용하는 제1 포토레지스트 패턴(160)의 건식 식각 공정과 연계하여 연속적으로 건식 세정 공정을 진행할 수 있는 장점이 있다.
또한, 데이터용 금속막(150)을 2차 건식 식각하기 전에, 데이터용 금속막(150)의 표면, 특히 알루미늄(152)의 표면에 형성된 폴리머성 잔유물들을 제거하기 위하여 습식 세정을 더 진행할 수 있다. 이러한 습식 세정은 TMAH(tetramethylammonium hydroxide) 세정, IPA(isopropyl alcohol) 세정 및 DI(deionized water) 세정 등으로 진행될 수 있다.
또한, 데이터용 금속막(150)을 2차 건식 식각하기 전에, 데이터용 금속막(150)의 표면, 특히 알루미늄(152)의 표면에 형성된 폴리머성 잔유물들을 제거하기 위하여 산(acid) 세정을 더 진행할 수 있다. 이러한 산 세정은 초순수(deionized water)에 희석된 불산, 황산, 인산, 질산, 초산 또는 혼합 용액으로 진행될 수 있다. 예를 들어, 산 세정은 산과 초순수가 약 1 : 100 ~ 1 : 3000 정도로 혼합된 혼합 용액으로 진행된다.
이와 같이, 데이터용 금속막(150)을 2차 건식 식각하기 전에, 건식 세정, 습식 세정 또는 산 세정을 진행하는 방법으로 데이터용 금속막(150)의 1차 습식 식각 후에 발생하는 폴리머성 잔유물들 등의 이물질을 제거함으로써, 스트링거 불량을 보다 효과적으로 방지할 수 있다.
한편, 데이터용 금속막(150)의 2차 건식 식각을 진행함에 있어서, 기판(110)을 지지하는 스테이지의 온도를 약 50℃ 이상으로 설정함으로써, 스트링거 발생을 억제하는 효과를 얻을 수 있다. 구체적으로, 기판(110)의 온도가 증가되면, 식각 가스와 식각 대상물간의 반응 속도가 증가하게 되므로, 데이터용 금속막(150)의 식각과 동시에, 표면에 형성된 폴리머성 잔유물들 또한 제거되는 효과를 얻을 수 있 다.
또한, 2차 건식 식각 과정에서, 식각 가스의 유속을 증가시키는 방법으로 데이터용 금속막(150)에 형성된 잔유물들을 제거하는 효과를 얻을 수도 있다. 예를 들어, 식각 가스의 유속을 증가시키기 위하여, 식각 설비의 자동 압력 조절(Auto Pressure Control, APC) 기능을 약 15% 이상으로 설정하는 것이 바람직하다.
다음 도 1 및 도 9를 참조하면, 박막 트랜지스터(TFT)가 형성된 기판(110) 상에 보호막(170)을 형성한다. 보호막(170)은 박막 트랜지스터(TFT) 및 데이터 라인(155)을 보호하고 절연시키기 위한 절연막으로서, 예를 들어, 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)으로 형성되며, CVD 공정을 통해 약 500Å ~ 2000Å의 두께로 형성된다.
이후, 제3 노광 마스크를 이용한 사진 식각 공정을 통해 보호막(170)을 패터닝하여 드레인 전극(158)의 일부를 노출시키는 콘택 홀(172)을 형성한다.
다음 도 1 및 도 10을 참조하면, 보호막(170) 상에 투명성 도전막을 형성한 후, 제4 노광 마스크를 이용한 사진 식각 공정을 통해 상기 투명성 도전막을 패터닝하여 각 화소(P) 내에 화소 전극(180)을 형성한다.
화소 전극(180)은 보호막(170)에 형성된 콘택 홀(172)을 통해 드레인 전극(158)과 전기적으로 연결된다. 화소 전극(180)은 예를 들어, 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 또는 인듐 틴 옥사이드(Indium Tin Oxide : ITO)로 형성된다.
한편, 도시되지는 않았으나, 화소 전극(180)을 형성하기 전에 보호막(170) 상에 평탄화를 위한 유기 절연막을 더 형성할 수 있다.
이와 같은 박막 트랜지스터 기판의 제조 방법에 따르면, 포토레지스트의 건식 식각 공정에 사용되는 식각 가스의 조성비를 조절함으로써, 데이터용 금속막의 표면에 형성된 금속산화막 및 폴리머성 잔유물들을 제거하여 스트링거 발생을 방지할 수 있다.
또한, 데이터용 금속막을 2차 건식 식각하기 전에, 건식 세정, 습식 세정 또는 산 세정을 진행하여 데이터용 금속막의 1차 습식 식각 후에 발생하는 폴리머성 잔유물들 등의 이물질을 제거함으로써, 스트링거 불량을 보다 효과적으로 방지할 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (21)
- 게이트 배선이 형성된 기판 상에 게이트 절연막, 활성층 및 데이터용 금속막을 순차적으로 형성하는 단계;상기 데이터용 금속막 상에 채널 형성 영역이 다른 영역에 비하여 상대적으로 얇은 두께를 갖는 제1 포토레지스트 패턴을 형성하는 단계;상기 제1 포토레지스트 패턴을 이용하여 상기 데이터용 금속막을 1차 식각하는 단계;상기 제1 포토레지스트 패턴을 이용하여 상기 활성층을 식각하는 단계;상기 제1 포토레지스트 패턴을 육불화황(SF6)과 산소(O2)가 1:4 ~ 1:20의 비율로 혼합된 가스로 건식 식각하여, 상기 채널 형성 영역이 제거된 제2 포토레지스트 패턴을 형성하는 단계;상기 제2 포토레지스트 패턴을 이용하여 상기 데이터용 금속막을 2차 식각하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제1항에 있어서, 상기 데이터용 금속막을 1차 식각하는 단계는 습식 식각 공정으로 진행되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제2항에 있어서, 상기 데이터용 금속막을 2차 식각하는 단계는 건식 식각 공정으로 진행되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제3항에 있어서, 상기 데이터용 금속막은 몰리브덴, 알루미늄, 몰리브덴이 연속적으로 적층된 Mo/Al/Mo 3층막 구조를 갖는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제1항에 있어서, 상기 데이터용 금속막을 2차 식각하기 전에, 상기 데이터용 금속막의 표면에 발생되는 잔유물들을 세정하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제5항에 있어서, 상기 세정 단계는 건식 세정을 통해 진행되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제6항에 있어서, 상기 건식 세정은 아르곤(Ar), 삼염화붕소(BCl3), 육불화황(SF6), 불화질소(NF), 브롬(Br) 및 산소(O2) 계열의 가스 중에서 선택된 하나 이상의 가스로 진행하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제5항에 있어서, 상기 세정 단계는 습식 세정을 통해 진행되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제8항에 있어서, 상기 습식 세정은 TMAH(tetramethylammonium hydroxide) 세 정, IPA(isopropyl alcohol) 세정 및 DI(deionized water) 세정 중에서 선택된 어느 하나의 세정으로 진행하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제5항에 있어서, 상기 세정 단계는 산(acid) 세정을 통해 진행되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제10항에 있어서, 상기 산 세정은 희석된 불산, 황산, 인산, 질산 및 초산 중에서 선택된 하나 이상의 산으로 진행하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제11항에 있어서, 상기 산 세정은 산과 초순수가 1:100 ~ 1:3000의 비율로 혼합된 혼합 용액으로 진행하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제1항에 있어서,상기 제2 포토레지스트 패턴을 스트립하는 단계;상기 데이터용 금속막이 2차 식각된 기판 상에 보호막을 형성하는 단계; 및상기 보호막 상에 화소 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 게이트 배선이 형성된 기판 상에 게이트 절연막, 활성층 및 데이터용 금속막을 순차적으로 형성하는 단계;상기 데이터용 금속막 상에 채널 형성 영역이 다른 영역에 비하여 상대적으로 얇은 두께를 갖는 제1 포토레지스트 패턴을 형성하는 단계;상기 제1 포토레지스트 패턴을 이용하여 상기 데이터용 금속막을 습식 식각하는 단계;상기 제1 포토레지스트 패턴을 이용하여 상기 활성층을 식각하는 단계;상기 1차 식각된 상기 데이터용 금속막의 표면에 발생하는 잔유물들을 산(acid) 세정하는 단계;상기 제1 포토레지스트 패턴을 건식 식각하여 상기 채널 형성 영역이 제거된 제2 포토레지스트 패턴을 형성하는 단계;상기 제2 포토레지스트 패턴을 이용하여 상기 데이터용 금속막을 건식 식각하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제14항에 있어서, 상기 데이터용 금속막은 몰리브덴, 알루미늄, 몰리브덴이 연속적으로 적층된 Mo/Al/Mo 3층막 구조를 갖는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제15항에 있어서, 상기 산 세정은 희석된 불산, 황산, 인산, 질산 및 초산 중에서 선택된 하나 이상의 산으로 진행하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제16항에 있어서, 상기 산 세정은 산과 초순수가 1:100 ~ 1:3000의 비율로 혼합된 혼합 용액으로 진행하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제15항에 있어서, 상기 데이터용 금속막을 건식 식각하기 전에, 아르곤(Ar), 삼염화붕소(BCl3), 육불화황(SF6), 불화질소(NF), 브롬(Br) 및 산소(O2) 계열의 가스 중에서 선택된 하나 이상의 가스로, 상기 데이터용 금속막의 표면에 발생되는 잔유물들을 건식 세정하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제15항에 있어서, 상기 데이터용 금속막을 건식 식각하기 전에, TMAH(tetramethylammonium hydroxide) 세정, IPA(isopropyl alcohol) 세정 및 DI(deionized water) 세정 중에서 선택된 어느 하나의 세정을 통해, 상기 데이터용 금속막의 표면에 발생하는 잔유물들을 습식 세정하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제15항에 있어서, 상기 제1 포터레지스트 패턴을 건식 식각하는 공정은 육불 화황(SF6)과 산소(O2)가 1:4 ~ 1:20의 비율로 혼합된 가스를 이용하여 진행하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제15항에 있어서,상기 제2 포토레지스트 패턴을 스트립하는 단계;상기 데이터용 금속막이 건식 식각된 기판 상에 보호막을 형성하는 단계; 및상기 보호막 상에 화소 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060102709A KR20080036282A (ko) | 2006-10-23 | 2006-10-23 | 박막 트랜지스터 기판의 제조 방법 |
| US11/746,265 US20080096332A1 (en) | 2006-10-23 | 2007-05-09 | Method of manufacturing a thin-film transistor substrate |
| TW096116415A TW200820352A (en) | 2006-10-23 | 2007-05-09 | Method of manufacturing a thin-film transistor substrate |
| CNA2007101085191A CN101170086A (zh) | 2006-10-23 | 2007-05-31 | 制备薄膜晶体管基底的方法 |
| JP2007238451A JP2008109102A (ja) | 2006-10-23 | 2007-09-13 | 薄膜トランジスタ基板の製造方法 |
| EP07019255A EP1916702A2 (en) | 2006-10-23 | 2007-10-01 | Method of manufacturing a thin-film transistor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060102709A KR20080036282A (ko) | 2006-10-23 | 2006-10-23 | 박막 트랜지스터 기판의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080036282A true KR20080036282A (ko) | 2008-04-28 |
Family
ID=38926339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060102709A KR20080036282A (ko) | 2006-10-23 | 2006-10-23 | 박막 트랜지스터 기판의 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20080096332A1 (ko) |
| EP (1) | EP1916702A2 (ko) |
| JP (1) | JP2008109102A (ko) |
| KR (1) | KR20080036282A (ko) |
| CN (1) | CN101170086A (ko) |
| TW (1) | TW200820352A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130084918A (ko) * | 2012-01-18 | 2013-07-26 | 삼성디스플레이 주식회사 | 트렌치 형성 방법, 금속 배선 형성 방법, 및 박막 트랜지스터 표시판의 제조 방법 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070038610A (ko) * | 2005-10-06 | 2007-04-11 | 삼성전자주식회사 | 표시 장치의 수리 장치 및 수리 방법 |
| KR101280828B1 (ko) * | 2008-07-02 | 2013-07-02 | 엘지디스플레이 주식회사 | 기판결함의 수리방법 |
| JP2010108957A (ja) * | 2008-10-28 | 2010-05-13 | Hitachi Displays Ltd | 表示装置およびその製造方法 |
| CN101847654B (zh) * | 2010-04-22 | 2012-04-18 | 友达光电股份有限公司 | 有机发光二极管显示器的像素结构及其制作方法 |
| KR101682078B1 (ko) * | 2010-07-30 | 2016-12-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| KR101196918B1 (ko) * | 2011-02-17 | 2012-11-05 | 에스케이하이닉스 주식회사 | 불휘발성 메모리 소자의 제조 방법 |
| JP5699064B2 (ja) * | 2011-09-29 | 2015-04-08 | 富士フイルム株式会社 | カラーフィルタの製造方法 |
| CN102427041B (zh) * | 2011-11-21 | 2014-03-12 | 上海先进半导体制造股份有限公司 | 高性能肖特基二极管的制造方法 |
| CN102881598B (zh) * | 2012-09-17 | 2015-08-12 | 京东方科技集团股份有限公司 | 薄膜晶体管的制造方法、阵列基板的制造方法及显示装置 |
| CN103985713B (zh) * | 2013-03-20 | 2017-02-08 | 上海天马微电子有限公司 | Tft阵列基板及其制造方法 |
| CN104914663B (zh) * | 2014-03-11 | 2020-01-07 | 中芯国际集成电路制造(上海)有限公司 | 一种光掩模制作方法 |
| CN109378271B (zh) * | 2018-10-22 | 2021-01-26 | 京东方科技集团股份有限公司 | 图案化的金属膜层、薄膜晶体管、显示基板的制备方法 |
| CN110364440A (zh) * | 2019-06-12 | 2019-10-22 | 北海惠科光电技术有限公司 | 薄膜晶体管的制造方法、基板及显示装置 |
| CN110459474B (zh) * | 2019-06-27 | 2021-04-02 | 惠科股份有限公司 | 一种薄膜晶体管的制作方法和显示装置 |
| KR102428994B1 (ko) * | 2021-03-29 | 2022-08-04 | 주식회사 키파운드리 | 반도체 소자 제조 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737356B1 (en) * | 2000-02-07 | 2004-05-18 | Micron Technology, Inc. | Method of fabricating a semiconductor work object |
| US7079210B2 (en) * | 2001-11-22 | 2006-07-18 | Samsung Electronics Co., Ltd. | Liquid crystal display and thin film transistor array panel |
| KR100951898B1 (ko) * | 2002-12-09 | 2010-04-09 | 삼성전자주식회사 | 포토레지스트 제거용 스트리핑 조성물 및 이를 사용한액정 표시 장치의 박막 트랜지스터 기판의 제조방법 |
| KR101090252B1 (ko) * | 2004-09-24 | 2011-12-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
| WO2006041144A1 (en) * | 2004-10-13 | 2006-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Etching method and manufacturing method of semiconductor device |
| KR101166842B1 (ko) * | 2005-12-29 | 2012-07-19 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판의 제조 방법 및 이를 이용한박막 트랜지스터 어레이 기판 |
| KR20070075808A (ko) * | 2006-01-16 | 2007-07-24 | 삼성전자주식회사 | 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판 |
-
2006
- 2006-10-23 KR KR1020060102709A patent/KR20080036282A/ko not_active Application Discontinuation
-
2007
- 2007-05-09 TW TW096116415A patent/TW200820352A/zh unknown
- 2007-05-09 US US11/746,265 patent/US20080096332A1/en not_active Abandoned
- 2007-05-31 CN CNA2007101085191A patent/CN101170086A/zh active Pending
- 2007-09-13 JP JP2007238451A patent/JP2008109102A/ja active Pending
- 2007-10-01 EP EP07019255A patent/EP1916702A2/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130084918A (ko) * | 2012-01-18 | 2013-07-26 | 삼성디스플레이 주식회사 | 트렌치 형성 방법, 금속 배선 형성 방법, 및 박막 트랜지스터 표시판의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1916702A2 (en) | 2008-04-30 |
| CN101170086A (zh) | 2008-04-30 |
| TW200820352A (en) | 2008-05-01 |
| JP2008109102A (ja) | 2008-05-08 |
| US20080096332A1 (en) | 2008-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20080036282A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR101425635B1 (ko) | 산화물 박막 트랜지스터 기판의 제조 방법 및 산화물 박막트랜지스터 기판 | |
| US7772021B2 (en) | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays | |
| JP4169896B2 (ja) | 薄膜トランジスタとその製造方法 | |
| US8624238B2 (en) | Thin-film transistor substrate and method of fabricating the same | |
| CN111128877B (zh) | 刻蚀阻挡型阵列基板的制备方法 | |
| CN109065551B (zh) | Tft阵列基板的制造方法及tft阵列基板 | |
| JP2007073558A (ja) | 薄膜トランジスタの製法 | |
| US9666727B2 (en) | Display device | |
| JP2008010440A (ja) | アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法 | |
| EP1923737A1 (en) | Thin film transistor substrate and method of producing the same | |
| TWI471948B (zh) | 氧化物薄膜電晶體製程方法 | |
| JP5679397B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| KR20100019233A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| JP2004241395A (ja) | 積層膜のパターン形成方法及び積層配線電極 | |
| KR20040076505A (ko) | 몰리브덴/구리 배선의 제조 방법 | |
| CN113889434A (zh) | 阵列基板及其制作方法、液晶显示面板以及显示装置 | |
| KR101813719B1 (ko) | 박막트랜지스터 어레이 기판의 제조 방법 | |
| KR100856544B1 (ko) | 박막트랜지스터 어레이 제조방법 | |
| KR20070042451A (ko) | 막의 패턴형성방법 및 박막 트랜지스터의 제조 방법과 박막트랜지스터 기판의 제조 방법 및 박막 트랜지스터 기판 | |
| CN110942995A (zh) | 顶栅型氧化物阵列基板及其制备方法 | |
| JP4248987B2 (ja) | アレイ基板の製造方法 | |
| US10720454B2 (en) | Manufacturing method for array substrate and liquid crystal display device | |
| JPH09129590A (ja) | 薄膜トランジスタの製造方法 | |
| KR100422808B1 (ko) | 매우 얇은 활성층을 가지는 박막 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |