KR100422808B1 - 매우 얇은 활성층을 가지는 박막 트랜지스터의 제조방법 - Google Patents
매우 얇은 활성층을 가지는 박막 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR100422808B1 KR100422808B1 KR10-2000-0086752A KR20000086752A KR100422808B1 KR 100422808 B1 KR100422808 B1 KR 100422808B1 KR 20000086752 A KR20000086752 A KR 20000086752A KR 100422808 B1 KR100422808 B1 KR 100422808B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- etching
- active layer
- delete delete
- drain
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 56
- 239000010409 thin film Substances 0.000 claims abstract description 23
- 238000001039 wet etching Methods 0.000 claims abstract description 18
- 230000003647 oxidation Effects 0.000 claims abstract description 11
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 154
- 239000010408 film Substances 0.000 claims description 46
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 16
- 239000000243 solution Substances 0.000 claims description 13
- 238000000206 photolithography Methods 0.000 claims description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 10
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 10
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- 229910017604 nitric acid Inorganic materials 0.000 claims description 8
- 230000000694 effects Effects 0.000 claims description 4
- 239000011241 protective layer Substances 0.000 claims description 4
- 239000007853 buffer solution Substances 0.000 claims 1
- 230000001052 transient effect Effects 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000001312 dry etching Methods 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000008351 acetate buffer Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 매우 얇은 활성층을 가지는 박막 트랜지스터의 제조방법을 제공한다. 본 발명은 도핑되지 않은 활성층과 도핑된 n+층의 산화 특성의 차이에 의하여 활성층에 대하여 식각 선택비가 높은 습식 식각액을 사용하여 n+층을 습식 식각함으로써 활성층의 손상 및 과도 식각 없이 n+층을 식각하는 것이다. 본 발명에 의하여 식각 공정의 안정성 및 균일성을 높일 수 있고, 활성층의 두께를 줄일 수 있다. 그리하여 공정의 단순화를 꾀할 수 있고, 아울러 양호한 소자의 특성을 실현할 수 있다.
Description
본 발명은 매우 얇은 활성층을 가지는 박막 트랜지스터(TFT)의 제조방법에 관한 것으로서, 상세하게는 도핑되지 않은 실리콘층인 활성층과 n+ 도핑된 실리콘층의 산화 특성의 차이에 의하여 활성층에 대하여 식각 선택비가 높은 습식 식각액을 사용하여 n+층을 습식 식각함으로써 활성층의 손상 및 과도 식각 없이 n+층을 식각하는 방법에 관한 것이다. 본 발명의 비정질 실리콘 TFT 소자는 AMLCD 등 각종 디스플레이 장치에서 능동 구동을 위하여 사용되는 소자이다.
비정질 실리콘 TFT의 구조로는 게이트 전극이 하부에 위치하고 그 위에 게이트 절연막 및 활성층이 존재하며, 그 위에 소스/드레인이 있는 역스태거드(inverted-staggerd) 방식이 주로 사용되고 있다. 이러한 구조로 TFT를 형성하기 위해서는 활성층 위에 증착되는 n+층(소스/드레인 금속의 접촉 저항을 낮추기 위하여 사용함)을 게이트 전극과 오버랩되는 영역에서 제거하되 그 하부에 존재하는 활성층에는 영향을 최소화하는 방법이 절대적으로 필요하다.
종래에 사용되던 방법으로서, 도 1a 내지 도 1g는 식각방지층을 이용한 박막 트랜지스터의 제조방법을 보여준다.
유리 소재와 같은 절연성 기판(11) 상에 TFT의 게이트 전극(12)을 형성하고(도 1a) 그 위에 게이트 절연막(13)을 형성한다. 이어서, 활성층(14) 및 활성층 보호를 위한 식각 방지막(15)을 연속적으로 증착하고(도 1b) 마스크 작업을 통하여 이것들을 패터닝한다(도 1c). 이 때 활성층(14)과 식각방지막(15)에 대하여 서로 다른 마스크를 사용하며, 식각방지막은 게이트 전극(12)에 대응하는 영역(게이트 전극과 오버랩되는 영역)만이 남는다.
식각방지막(15)을 패터닝한 후에 n+층(16)과 소스/드레인을 위한 금속층(17)을 차례로 증착하고(도 1d) 리소그라피 공정에 의해 게이트 전극(12) 및 식각방지막(15)에 대응하는 영역의 소스/드레인 금속층(17)과 n+층(16)을 식각하여 제거한다(도 1e). 이때, 활성층 위에 놓여있는 식각방지막(15)에 의하여 n+층(16) 및 금속층(17)이 안전하게 제거된다. 이어서, 전체 기판 상부에 보호막(18)을 증착하고(도 1f) 콘택부위를 개방한 후 금속층(19)으로 외부 전극과 연결하여 소자를 완성한다.
이와 같이, 식각방지막(15)을 사용하여 하부의 활성층(14)에 대하여 n+층(16) 및 소스/드레인을 위한 금속층(17)을 식각할 수 있지만, 이를 위해서는 식각방지막 패턴을 형성하기 위한 별도의 마스크 작업과 식각 공정이 필요하다. 또한, 활성층(14)와 n+층(16)이 연속적인 증착과정으로 형성되지 않기 때문에 두 층 사이의 계면에서 불순물이나 결함에 의한 전기적 특성의 열화도 우려된다.
도 2a 내지 도 2h는 종래기술로서 건식 식각을 이용하여 n+층을 식각하여 박막 트랜지스터를 형성하는 방법을 보여주는 단면도이다.
도면을 참조하면, 이 방법은 상기와 같은 식각방지막을 사용하지 않고 건식 식각으로 n+층을 제거하는 것이다. 식각방지막을 형성하는 공정을 생략하면 도 2의 공정은 도 1과 유사하다. 도 2에서 사용되는 부호는 다음과 같다. 즉, 21은 절연성기판이고, 22는 게이트 전극, 23은 게이트 절연막, 24는 활성층, 25는 n+층, 26은 소스/드레인을 위한 금속층이다. 이 때, 게이트 전극(22)을 패터닝한 후에 게이트 절연막(23)과 활성층(24), n+층(25)는 연속적으로 증착할 수 있다. 이렇게 형성된 활성층(24)과 n+층(25)를 패터닝한 후에 금속층(26)을 증착하고 이를 패터닝한다. 이어서 게이트 전극(22) 상부에 있는 금속층(26) 및 n+층(25) 영역을 식각하여 제거한다. 이 경우에 n+층(25)을 완전히 제거하기 위해서는 반드시 과도 식각이 필요하다. 일반적으로 n+층(25)과 활성층(24) 사이에는 건식 식각으로는 선택비를 크게 할 수 없다. 따라서 활성층(24)은 과도식각에 의하여 일부분이 식각될 수 밖에 없으며, 공정 안정성을 위해 공정 여유도를 감안하면 활성층(24)의 두께가 어느 정도 이상이 되어야만 한다. 즉, 얇은 활성층의 사용이 불가능하다. 또한, 건식 식각시 사용되는 플라즈마의 영향으로 식각시 노출된 활성층에는 손상된 부분이 존재하게 되므로 이러한 부분이 소자의 전기적 특성, 특히 누설전류 특성에 악영향을 주게 된다.
본 발명의 목적은 공정을 복잡하게 하는 식각방지막을 사용하지 않으므로 공정이 간단한 박막 트랜지스터의 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 활성층의 손상이 없고 매우 얇은 활성층을 가질 수 있으므로 TFT의 동작 특성, 특히 누설전류 또는 광누설전류 측면에서 매우 개선되고, 공정 시간 및 공정비용의 측면에서 유리한 박막 트랜지스터의 제조방법을 제공하는 것이다.
도 1a 내지 도 1g는 종래기술로서 식각방지층을 이용한 박막 트랜지스터의 제조방법을 보여주는 단면도이다.
도 2a 내지 도 2h는 종래기술로서 건식 식각을 이용하여 n+층을 식각하여 박막 트랜지스터를 형성하는 방법을 보여주는 단면도이다.
도 3a 내지 도 3h는 본 발명에 따라 습식 식각을 이용하여 n+층을 식각하여 박막 트랜지스터를 형성하는 방법을 보여주는 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명
11, 21, 31 : 절연성 기판
12, 22, 32 : 금속 (게이트 전극)
13, 23, 33 : 절연막
14, 24, 34 : 도핑되지 않은 수소화된 비정질 실리콘 (intrinsic a-Si:H)
15 : 식각방지막
16, 25, 35 : n+ 도핑된 수소화된 비정질 실리콘 (n+ a-Si:H)
17, 26, 36 : 금속층 (소스/드레인)
18, 27, 37 : 보호막
19, 28, 38 : 금속 (패드)
또한, 본 발명은 박막 트랜지스터의 제조방법을 제공한다. 본 발명의 박막 트랜지스터의 제조방법은 절연성 기판 상에 게이트 금속층을 증착하고 광리소그래피 및 식각에 의하여 게이트 패턴을 형성하는 단계, 상기 기판 전체 상에 절연막, 실리콘을 포함하는 도핑되지 않은 활성층, 및 n+ 도핑된 실리콘층을 증착하고 광리소그래피 및 식각에 의하여 활성영역을 형성하는 단계, 상기 기판 전체 상부에 소스/드레인 역할을 하는 금속층을 증착한 후, 광리소그래피 및 식각에 의하여 상기 게이트 전극 상부에 있는 상기 금속층을 식각하여 소스/드레인 패턴을 형성하는 단계, 노출된 도핑층 영역을 활성층에 대하여 식각 선택비를 가지는 습식 식각액을 사용하여 식각하는 단계, 및 상기 기판 전체 상부에 보호막을 형성하고 상기 소스/드레인에 전극을 연결하는 단계를 포함한다. 상기에서 언급한 바와 같이, 상기 습식 식각액은 상기 활성층보다 상기 도핑층에 대하여 산화작용이 큰 성분과 상기 산화작용에 의하여 형성된 산화막을 식각하는 성분을 포함한다.상기 습식 식각액은 바람직하게, 실리콘을 산화시키는 질산과 산화막을 식각하는 불화수소를 포함하는 용액이다. 특히, 상기 습식 식각액은 질산 및 불화수소가 혼합된 초산 완충용액일 수 있다. 상기 활성층은 바람직하게, 수소화된 비정질 실리콘층이고, 상기 도핑된 실리콘층은 바람직하게, n+ 도핑된 수소화된 비정질 실리콘층이다. 상기 습식 식각 후에 활성층 상에 남아있는 산화막을 추가적으로 제거하는 것이 좋다. 상기 활성층 상에 남아있는 산화막의 제거는 불화수소 용액을 식각액으로 하는 습식 식각에 의하여 수행될 수 있다. 본 발명의 식각방법에 의하면 활성층의 과도식각의 정도가 크지 않으므로 활성층의 두께를 매우 얇게 형성할 수 있다. 통상적으로 과도식각을 하더라도 식각되는 활성층의 두께는 40Å 이하가 되므로, 상기 활성층의 전체 두께는 1000Å 이하로 할 수 있다.이하 본 발명을 도면을 참조하여 보다 상세하게 설명한다.
본 발명의 TFT의 구조는 일반적으로 상용되고 있는 비정질 실리콘 TFT의 구조와 동일한 역스태거드 구조를 가진다. 도 3h에서 보는 바와 같이, 본 발명의 박막 트랜지스터는 유리 또는 절연막으로 이루어진 기판(31) 상에 금속으로 이루어진 게이트 전극(32)을 포함한다. 또한, 각종 산화막 또는 질화막으로 이루어지는 게이트 절연막(33), 통상적으로 수소화된 비정질 실리콘으로 이루어지는 활성층(34), 소스/드레인의 접촉저항을 줄이기 위한 n+ 도핑층(35), 소스/드레인(36), 소자를 보호하기 위하여 질화막 또는 폴리머로 구성된 보호막(37), 게이트 및 소스/드레인 금속과 외부 전극을 연결하는 금속층(38)을 포함한다.
본 발명에서는 게이트 전극 반대편의 n+ 도핑층(35)를 제거할 때 활성층(34)에 미치는 영향이 거의 없으므로 활성층(34)의 두께를 매우 얇게 하는 것이 가능하다. 이렇게 얇은 활성층은 게이트-오프 상태에서의 누설전류 및 광전기전도도를 현저히 낮춤으로써 TFT의 특성을 개선하고 공정의 단순화도 꾀할 수 있다.
도 3a 내지 도 3h를 참조하여 본 발명의 박막 트랜지스터의 제조방법 및 도핑된 실리콘층의 식각방법을 설명하면 다음과 같다.
도 3a에서 보는 바와 같이, 유리 또는 기타 절연막(산화막, 질화막, 또는 플라스틱)으로 이루어진 기판(31) 상에 게이트 배선으로 쓰일 금속막(Cr, Al 등의 금속)(32)를 스퍼터링 방식이나 전자선 증착(e-beam evaporation) 등의 방법으로 증착한 후 광리소그래피 및 식각에 의하여 패터닝된 게이트 전극(32)을 형성한다.
도 3b를 참조하면, 게이트 전극(32)이 형성된 기판(31) 전체 상에절연막(33), 활성층(34) 및 n+ 도핑층(35)을 차례로 증착한다. 절연막(33)의 재료로는 실리콘 질화막 또는 실리콘 산화막이 주로 사용되지만, 알루미늄 산화막 등의 다른 산화막을 사용할 수도 있다. 절연막(33)은 플라즈마 증강 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PECVD) 방법을 주로 사용하여 증착되지만 물리적 증착 방법을 사용할 수도 있다. 활성층(34)은 주로 수소화된 비정질 실리콘에 의하여 형성되며, 플라즈마 증강 화학기상증착법에 의하여 증착된다. 그러나 응용 소자의 성격에 따라서는 비정질 실리콘 대신에 다결정 실리콘이 사용될 수 있으며, 이 경우에는 저압 화학기상 증착(Low Pressure Chemical Vapor Deposition; LPCVD) 방법에 의하여 증착될 수 있다. n+ 도핑층(35)은 수소화된 비정질 실리콘 또는 미세결정 실리콘에 의하여 형성될 수 있으며, 주로 플라즈마 증강 화학기상증착법에 의하여 증착된다. 절연막(33), 활성층(34) 및 n+ 도핑층(35)은 연속적으로 증착하는 것이 좋다. 이로써 외부에 노출되었을 경우에 발생할 수 있는 불순물의 생성을 억제할 수 있다.
도 3c를 참조하면, 형성한 활성층(34) 및 n+ 도핑층(35)를 광리소그래피 및 식각을 이용하여 게이트 전극의 상부를 덮는 패턴을 형성한다. 식각시 활성층(34) 하부에 있는 게이트 절연막(33)이 손상되지 않도록 주의한다.
도 3d에서 보는 바와 같이, 기판 전체 상부에 소스/드레인 역할을 하게 될 금속층(36)을 증착한다. 이 때, 증착되는 금속층(36)은 주로 스퍼터링 방법에 의하여 형성되는데, 하부에 형성되어 있는 패턴에 의한 단차에 기인한 단락이 없도록 주의하여야 한다. 금속층(36)의 재료로는 주로 Cr 또는 Al 등이 사용된다.
도 3e를 참조하면, 소스/드레인을 형성하기 위하여 금속층(36)을 광리소그래피 및 식각에 의하여 게이트 전극 상부에 있는 영역을 제거하여 패턴화한다. 이 때, 금속층(36) 하부에 있는 n+ 도핑층(35)이 손상을 받지 않아야 하기 때문에 식각시 금속층(36)과 n+ 도핑층(35) 사이에 식각 선택비가 큰 식각 방법을 사용하는 것이 좋다. 따라서, 습식 식각이 주로 사용된다.
도 3f에서 보는 바와 같이, 금속층(36)의 식각 후에 n+ 도핑층(35)을 식각한다. 이 공정은 활성층의 채널 형성부 반대편 영역에 대하여 식각이 이루어지므로 통상 채널뒷편식각(Back-Channel Etch)라고 불리고 있다. 이 식각 공정에서는 활성층(34)에 대하여 선택성을 높게 하여 n+ 도핑층(35)만을 식각하여야 한다. 박막의 산화 특성은 박막의 도핑 여부에 따라 크게 차이가 난다. 본 발명에서는 이러한 특성을 이용하여 식각선택비를 높이는 식각방법을 제안한다. 그것을 위하여 본 발명에서는 습식 식각을 사용한다. 본 발명에서 사용하는 습식 식각액은 박막을 산화시키는 성질을 가지는, 즉 산화작용을 가지는 성분과 이 산화작용에 의하여 형성된 산화막을 식각하는 작용을 가지는 성분을 포함한다. 산화작용을 가지는 성분의 예로는 질산을 들 수 있다. 산화막을 식각하는 작용을 가지는 성분의 예로는 불화수소를 들 수 있다. 따라서, 본 발명에서 사용하는 식각액은 질산 및 불화수소를 포함하는 용액이 바람직하며, 특히, 질산 및 불화수소를 포함하는 초산 완충용액이 좋다. 본 발명의 식각액에서 질산에 의하여 실리콘 성분의 박막이 산화되어 산화막을 형성하면 불화수소는 형성된 산화막을 식각하여 제거하는 역할을 한다. 이러한 작용은 동시에 또는 연속적으로 이루어지므로, 박막의 표면이 산화되어 산화막을 형성하고 이어서 형성된 산화막은 식각되어 제거되는 과정이 반복되면서 n+ 도핑층이 제거된다. 도핑된 실리콘층과 도핑되지 않은 실리콘층의 산화속도는 차이가 매우 크므로 결국 본 발명의 습식 식각액의 선택비는 매우 크게 된다. 본 발명의 습식 식각 방법에 의하여 n+ 도핑층(35)와 활성층(34) 사이에 6:1 이상의 선택비를 가진다. 따라서, n+ 도핑층(35)의 두께가 두껍지 않으므로(보통 500Å 이하), 50%까지의 과도 식각을 하더라도 식각되는 활성층(34)의 두께는 40Å 이하가 된다. 따라서, 활성층의 두께를 1000Å 이하로 하더라도 채널뒷편 식각 공정이후에도 활성층으로 작용할 수 있는 충분한 두께가 확보될 수 있다.
또한 습식 식각에 의하여 건식식각에서 발생하는 플라즈마에 의한 손상을 배제할 수 있기 때문에, 같은 선택비를 가지는 건식 식각 공정이 있다고 하더라도 소자의 특성 측면에서 유리하다. 지금까지 얇은 활성층을 활용하기 위해 주로 사용한 방법은 식각방지막을 사용하는 것이었다. 이러한 공정은 식각방지막의 증착 및 광리소그래피를 이용한 패터닝까지의 공정을 추가하여야 한다. 본 발명에서는 이러한 추가적인 공정없이 얇은 활성층을 구현할 수 있다. 이에 따라, 본 발명에 의한 박막 트랜지스터 소자의 특성이 크게 개선되고, 아울러 공정의 단순화를 이룰 수 있다.
한편, 습식 식각의 경우, 건식 식각에 비해 비등방적 특성을 가지기 때문에 소스/드레인 금속층(36) 하부의 n+ 도핑층(35)에 대한 식각의 가능성이 있다. 따라서, 게이트와 소스/드레인의 겹침 측면에서는 주의를 해야 할 것이다. 그리고 습식 식각 과정이 산화와 산화막 제거 과정이 반복적으로 일어나므로 식각 과정의 종료후에 식각면에 산화막이 형성되어 있을 가능성이 있다. 일반적으로 수소화된 비정질 실리콘과 산화막 사이의 계면은 질화막과의 계면에 비하여 특성이 좋지 않은 것으로 알려져 있다. 따라서, 필요에 따라 식각면에 남아 있는 산화막을 제거하는 공정을 추가하는 것이 바람직할 것이다. 이러한 산화막에 대한 추가 식각은 불화수소 등을 이용한 습식 식각에 의하여 수행될 수 있다.
마직막으로, 도 3g 및 3h를 참조하면, 소자를 완성하기 위하여 보호층(37)을 전면에 걸쳐서 증착하고, 하부에 있는 게이트 전극(32)과 소스/드레인 금속층(36)을 외부에 연결하기 위하여 보호층(37) 및 게이트 절연막(33)을 광리소그래피법을 이용하여 일부 지역을 식각한 다음에 금속층(38)을 채우고 광리소그래피법을 이용하여 패턴을 형성한다. 이 때, 보호층(37)으로는 보통 플라즈마 증강 기상화학증착법으로 제조되는 실리콘 질화막이 사용된다. 외부와의 연결을 위한 금속층(38)으로는 보통 알루미늄이 사용된다.
본 발명에서 제안하는 박막 트랜지스터의 제조방법, 특히 습식 식각 공정은 액정표시장치 제조 등의 일반적인 디스플레이 제조 공정과 연결되어 사용할 수 있다.
본 발명은 실리콘 박막을 산화시키는 산화작용을 가지는 성분 및 형성된 산화막을 식각하여 제거시키는 성분을 포함하는 습식 식각액을 사용하여 활성층 상의 n+층을 식각함으로써 활성층에 대하여 높은 식각 선택비로 n+층을 식각할 수 있어매우 얇은 활성층을 구현할 수 있다. 본 발명의 매우 얇은 활성층의 구현은 활성층의 두께에서 오는 누설전류(외부의 빛에서 기인한 광전도도, 게이트-오프 상태일 때 높은 드레인 전압에 의해 생성되는 정공에 의한 누설전류) 등을 크게 줄일 수 있다. 따라서, 본 발명은 공정의 단순화를 꾀할 수 있을 뿐만 아니라 양호한 소자 특성을 실현할 수 있다.
Claims (14)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 절연성 기판 상에 게이트 금속층을 증착하고 광리소그래피 및 식각에 의하여 게이트 패턴을 형성하는 단계;상기 기판 전체 상에 절연막, 활성층으로서 도핑되지 않은 수소화된 비정질 실리콘층, 및 n+ 도핑된 수소화된 비정질 실리콘층을 증착하고 광리소그래피 및 식각에 의하여 활성영역을 형성하는 단계;상기 기판 전체 상부에 소스/드레인 역할을 하는 금속층을 증착한 후, 광리소그래피 및 식각에 의하여 상기 게이트 전극 상부에 있는 상기 금속층을 식각하여 소스/드레인 패턴을 형성하는 단계;노출된 n+ 도핑된 수소화된 비정질실리콘층 영역을 상기 활성층에 대하여 식각 선택비를 가지는 습식 식각액을 사용하여 식각하는 단계;상기 습식 식각 후에 상기 활성층 상에 남아있는 산화막을 제거하는 단계; 및상기 기판 전체 상부에 보호막을 형성하고 상기 소스/드레인에 전극을 연결하는 단계를 포함하며,상기 습식 식각액은 상기 활성층보다 상기 n+ 도핑된 수소화된 비정질실리콘층에 대하여 산화작용이 큰 질산과 상기 산화작용에 의하여 형성된 산화막을 식각하는 불화수소를 포함하는 초산완충 용액인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제12항에 있어서,상기 활성층 상에 남아있는 산화막의 제거는 불화수소 용액을 식각액으로 하는 습식 식각에 의하여 수행되는 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 제12항에 있어서,상기 활성층의 두께는 1000Å 이하인 것을 특징으로 하는 박막 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0086752A KR100422808B1 (ko) | 2000-12-30 | 2000-12-30 | 매우 얇은 활성층을 가지는 박막 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0086752A KR100422808B1 (ko) | 2000-12-30 | 2000-12-30 | 매우 얇은 활성층을 가지는 박막 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020058638A KR20020058638A (ko) | 2002-07-12 |
| KR100422808B1 true KR100422808B1 (ko) | 2004-03-12 |
Family
ID=27689725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0086752A KR100422808B1 (ko) | 2000-12-30 | 2000-12-30 | 매우 얇은 활성층을 가지는 박막 트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100422808B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20240071082A (ko) * | 2022-11-15 | 2024-05-22 | 호서대학교 산학협력단 | 성능이 향상된 산화물 박막 트랜지스터 및 그 제조 방법 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60182168A (ja) * | 1984-02-29 | 1985-09-17 | Fujitsu Ltd | アモルフアスシリコンインバ−タの製造方法 |
| US5462887A (en) * | 1993-11-22 | 1995-10-31 | Ernst Luder | Process for making a matrix of thin layer transistors with memory capacitors |
| JPH0818061A (ja) * | 1994-07-01 | 1996-01-19 | Furontetsuku:Kk | 電子素子及びその製造方法 |
| US5500380A (en) * | 1993-04-16 | 1996-03-19 | Goldstar Co., Ltd. | Method for fabricating thin film transistor |
| KR970023815A (ko) * | 1995-10-31 | 1997-05-30 | 김광호 | 습식 식각을 이용한 박막 트랜지스터의 제조 방법 |
| KR19980072296A (ko) * | 1997-03-04 | 1998-11-05 | 구자홍 | 박막트랜지스터 및 그의 제조방법 |
-
2000
- 2000-12-30 KR KR10-2000-0086752A patent/KR100422808B1/ko not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60182168A (ja) * | 1984-02-29 | 1985-09-17 | Fujitsu Ltd | アモルフアスシリコンインバ−タの製造方法 |
| US5500380A (en) * | 1993-04-16 | 1996-03-19 | Goldstar Co., Ltd. | Method for fabricating thin film transistor |
| US5462887A (en) * | 1993-11-22 | 1995-10-31 | Ernst Luder | Process for making a matrix of thin layer transistors with memory capacitors |
| JPH0818061A (ja) * | 1994-07-01 | 1996-01-19 | Furontetsuku:Kk | 電子素子及びその製造方法 |
| KR970023815A (ko) * | 1995-10-31 | 1997-05-30 | 김광호 | 습식 식각을 이용한 박막 트랜지스터의 제조 방법 |
| KR19980072296A (ko) * | 1997-03-04 | 1998-11-05 | 구자홍 | 박막트랜지스터 및 그의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020058638A (ko) | 2002-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6537843B2 (en) | Thin film transistor and method of manufacturing the same | |
| KR100292922B1 (ko) | 박막트랜지스터,박막트랜지스터의제조방법및액정표시장치 | |
| KR101425635B1 (ko) | 산화물 박막 트랜지스터 기판의 제조 방법 및 산화물 박막트랜지스터 기판 | |
| US6107640A (en) | Semiconductor device for a thin film transistor | |
| JP4299717B2 (ja) | 薄膜トランジスタとその製造方法 | |
| EP0542279B1 (en) | Thin-film transistor with a protective layer and method of manufacturing the same | |
| US5326712A (en) | Method for manufacturing a thin film transistor | |
| KR20080036282A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| JP2000002892A (ja) | 液晶表示装置、マトリクスアレイ基板およびその製造方法 | |
| JP3323889B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4132556B2 (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| US6514804B1 (en) | Thin-film transistor and fabrication method thereof | |
| US7125756B2 (en) | Method for fabricating liquid crystal display device | |
| JP3356159B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6258723B1 (en) | Dry etching method and a TFT fabrication method | |
| KR100422808B1 (ko) | 매우 얇은 활성층을 가지는 박막 트랜지스터의 제조방법 | |
| JP2692914B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2000036603A (ja) | 薄膜トランジスタの製造方法 | |
| JP3358284B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3865818B2 (ja) | アクティブマトリクス基板の製法 | |
| KR100577781B1 (ko) | 액정 표시 장치의 패시베이션막 제조방법 | |
| JP3344051B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR0172880B1 (ko) | 액정표시장치의 제조방법 | |
| KR100658057B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| KR950003942B1 (ko) | 액정표시장치의 박막트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130304 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20140303 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |