KR100577781B1 - 액정 표시 장치의 패시베이션막 제조방법 - Google Patents
액정 표시 장치의 패시베이션막 제조방법 Download PDFInfo
- Publication number
- KR100577781B1 KR100577781B1 KR1019990014650A KR19990014650A KR100577781B1 KR 100577781 B1 KR100577781 B1 KR 100577781B1 KR 1019990014650 A KR1019990014650 A KR 1019990014650A KR 19990014650 A KR19990014650 A KR 19990014650A KR 100577781 B1 KR100577781 B1 KR 100577781B1
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- passivation film
- passivation
- sccm
- film
- Prior art date
Links
- 238000002161 passivation Methods 0.000 title claims abstract description 61
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000010408 film Substances 0.000 claims abstract description 84
- 239000007789 gas Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000010409 thin film Substances 0.000 claims abstract description 17
- 239000001257 hydrogen Substances 0.000 claims abstract description 16
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 16
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims description 10
- 150000002431 hydrogen Chemical class 0.000 claims description 3
- 238000009832 plasma treatment Methods 0.000 abstract description 6
- 239000012495 reaction gas Substances 0.000 abstract 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000009993 protective function Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Ceramic Engineering (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정 표시 장치의 패시베이션막 제조방법을 개시한다. 개시된 본 발명은 상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 하부 기판상에 박막 트랜지스터를 형성하고, 박막 트랜지스터를 보호하는 패시베이션막을 제조하는데 있어서, 박막 트랜지스터가 형성된 하부 기판 상부를 수소 플라즈마 처리하는 단계; 상기 수소 플라즈마 처리된 하부 기판상에 반응 가스중 SiH4 가스와 N2 가스의 비를 약 1:10 정도가 되도록 하여 제 1 패시베이션막을 형성하는 단계; 및 상기 제 1 패시베이션막 상부에 반응 가스중 NH3 가스와 N2 가스의 비가 1:3 정도하여 제 2 패시베이션막을 형성하는 단계를 포함하는 것을 특징으로 한다.
Description
도 1은 종래의 액정 표시 장치의 단면도.
도 2는 본 발명에 따른 액정 표시 장치의 패시베이션막 제조방법을 설명하기 위한 도면.
(도면의 주요 부분에 대한 부호의 설명)
11 - 하부 기판 12a - 게이트 전극
12b - 게이트 패드 13 - 게이트 절연막
14 - 채널층 15a,15b - 오믹 콘택층
16a,16b - 소오스, 드레인 전극 17a - 제 1 패시베이션막
17b - 제 2 패시베이션막 18 - ITO 전극
본 발명은 액정 표시 장치의 제조방법에 관한 것으로, 보다 구체적으로는 BCE(back-channel-etched)형 액정 표시 장치의 패시베이션막 제조방법에 관한 것이다.
일반적으로 액정 표시 장치는 박막 트랜지스터 및 화소 전극을 포함하는 하부 기판과, 컬러 필터를 구비하며 하부 기판과 대응되는 상부 기판 및 상하 기판 사이에 개재되는 액정층을 포함한다.
이러한 액정 표시 장치의 박막 트랜지스터에는 에치 스톱퍼를 지니는 ES(etch stopper)형과 에치 스톱퍼를 포함하지 않는 BCE 형이 있는데, 이하 도 1을 참조하여 BCE형 박막 트랜지스터 제조방법을 설명한다.
도 1을 참조하여, 하부 기판(1) 상부에 게이트 전극(2a)과 게이트 패드(2b)가 공지의 방식으로 형성한다. 그 다음, 게이트 전극(2a) 및 게이트 패드(2b)가 형성된 기판(1) 결과물 상부에 게이트 절연막(3)을 형성한 후, 비정질 실리콘막, 불순물이 도핑된 비정질 실리콘막을 순차적으로 적층한다. 이때, 게이트 절연막(3)으로는 절연 특성 및 밀착 특성이 우수하도록 실리콘 산화막과 실리콘 질화막이 적층되어 이용된다. 그런다음, 비정질 실리콘막과 도핑된 비정질 실리콘막을 소정 크기로 패터닝하여, 채널층(4)과 도핑된 반도체층을 형성한다. 그리고나서, 결과물 상부에 소오스, 드레인용 금속층을 증착하고, 채널층(4)의 소정 부분이 노출되도록 패터닝하여, 소오스, 드레인 전극(6a,6b)을 형성한다. 이때, 도면의 미설명 부호 5a, 5b는 소오스, 드레인 전극의 오믹 콘택층을 나타낸다.
그 다음으로, 결과물 상부에 실리콘 질화막으로 된 패시베이션막(7)을 소정 두께로 증착한다음, 드레인 전극(6b)의 소정 부분 및 게이트 패드(2b)가 노출되도록 패시베이션막(7), 게이트 절연막(3)을 패터닝한다.
그후, 노출된 드레인 전극(6b) 및 게이트 패드(2b)와 콘택되도록 패시베이션 막(7) 상부에 ITO(indium tin oxide:8)를 형성한다.
그러나 상기한 종래 기술은 다음과 같은 문제점을 갖는다.
일반적으로 ES형에서는 에치스톱퍼가 채널층을 덮고 있으므로, 패시베이션막은 단지 보호의 기능만 있으면 된다. 하지만, BCE의 경우, 채널층이 오픈되어 있으므로, 채널층 상부에 형성되는 패시베이션막은 막질이 우수하여야 한다. 즉, BCE형의 패시베이션막은 플라즈마에 영향으로 부터 채널층을 보호할 수 있어야 하고, 전기적 특성 또한 우수하여야하는데, 일반적인 제조방법에 의하여 형성된 실리콘 질화막으로 된 패시베이션막은 그 역할을 수행하기 어렵다.
또한, 상기 종래 기술에서는 드레인 전극(6b)을 오픈시키는 공정과 및 게이트 패드(2b)를 오픈시키기 위한 콘택홀 공정이 동시에 진행되는데, 드레인 전극(6b)을 오픈시키는 공정은 패시베이션막(7)만을 식각하면 되지만, 게이트 패드(2b)를 오픈시키는 공정은 패시베이션막(7)과 게이트 산화막(3)을 동시에 식각하여야 한다. 이에따라, 게이트 패드(2b)를 오픈시키기 까지, 드레인 전극(6b) 부분에서는 패시베이션막(7)이 지속적으로 식각되므로, CD(critical dimension) 바이어스를 확보하기 어렵다.
또한, 게이트 패드(2b) 부분에서는 게이트 산화막(3)과 패시베이션막(7)의 식각 속도 차이가 발생되어, 게이트 패드(2b)를 오픈시키는 콘택홀 측벽이 역 테이퍼(reverse taper) 형태가 된다.
따라서, 본 발명의 목적은 플라즈마 영향을 최소화하여 채널층을 보호할 수 있는 액정 표시 장치의 패시베이션막 제조방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 드레인전극과 게이트 패드를 오픈시키는 공정에서 식각 속도의 차이를 줄일 수 있는 액정 표시 장치의 패시베이션막 제조방법을 제공하는 것이다.
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 하부 기판상에 박막 트랜지스터를 형성하고, 박막 트랜지스터를 보호하는 패시베이션막을 제조하는데 있어서, 박막 트랜지스터가 형성된 하부 기판 상부를 수소 플라즈마 처리하는 단계; 상기 수소 플라즈마 처리된 하부 기판상에 반응 가스인 SiH4 가스, N2 가스 및 NH3 가스 중 SiH4 가스와 N2 가스의 비를 약 1:10 정도가 되도록 하여 상기 박막 트랜지스터를 덮는 제 1 패시베이션막을 형성하는 단계; 및 상기 제 1 패시베이션막 상부에 반응 가스인 SiH4 가스, N2 가스 및 NH3 가스 중 NH3 가스와 N2 가스의 비를 1:3 정도가 되도록 하고 제 1 패시베이션막 보다 파워 세기를 증가시켜 증착 속도를 빠르게 하여 빠른 식각 속도를 갖는 제 2 패시베이션막을 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 수소 플라즈마 공정은, 800 내지 1200W의 파워, 1 내지 2torr의 압력, 730 내지 760 mils의 스페이싱(spacing), 및 1300 내지 1500 sccm의 수소(H2) 가스를 가하여 실시되고, 상기 제 1 패시베이션막은, 1200 내지 1400W의 파워와, 1 내지 2torr의 압력 및 730 내지 760 mils의 스페이싱을 두고, SiH4 가스는 300 내지 400 sccm, NH3 가스는 1000 내지 1400 sccm, N2 가스는 3300 내지 3700 sccm 정도를 가하여 형성되며, 상기 제 2 패시베이션막은 1400 내지 1600W의 파워와, 1 내지 2torr의 압력 및 900 내지 1100 mils의 스페이싱을 두고, SiH4 가스는 300 내지 400 sccm, NH3 가스는 1000 내지 1400 sccm, N2 가스는 3000 내지 4000 sccm 정도를 가하여 형성되는 것을 특징으로 한다.
본 발명에 의하면, BCE 구조의 박막 트랜지스터에서 패시베이션막을 형성하기 전에 수소 플라즈마 처리를 수행한다음, 게이트 절연막 수준의 막질 특성을 갖도록 2번에 걸쳐 패시베이션막을 형성한다.
이에따라, 채널층과 패시베이션막간의 계면 특성을 확보할 수 있어, 플라즈마의 영향을 최소화할 수 있으며, 드레인 전극 및 게이트 패드 오픈시 콘택홀의 CD 바이어스 변화 및 콘택홀이 역 테이퍼 형태로 형성되는 것을 방지할 수 있다.
(실시예)
이하, 도면을 참조하여, 본 발명의 양호한 실시예를 설명하기로 한다.
첨부 도면 도 2는 본 발명에 따른 액정 표시 장치의 패시베이션막 제조방법을 설명하기 위한 단면도이다.
도 2을 참조하여, 하부 기판(11), 예를들어, 투명 절연 기판 상부에 크롬(Cr) 또는 몰리브덴(Mo)등의 금속막을 소정 두께로 증착한다음, 소정 형태로 패터닝하여, 게이트 전극(12a)과 게이트 패드(12b)를 형성한다.
이어, 하부 기판(11) 상부에 실리콘 산화막, 실리콘 질화막을 적층하여 게이트 절연막(13)을 형성한 후, 게이트 절연막(13) 상부에 비정질 실리콘막, 불순물이 도핑된 비정질 실리콘막을 순차적으로 적층한다.
그런다음, 비정질 실리콘막과 도핑된 비정질 실리콘막을 박막 트랜지스터의 형태로 패터닝하여, 채널층(14)을 형성한다. 그리고나서, 결과물 상부에 소오스, 드레인용 금속층을 증착하고, 채널층(14)의 소정 부분이 노출되도록 금속층을 패터닝하여, 소오스, 드레인 전극(16a,16b)을 형성한다. 이때, 소오스, 드레인 전극(16a,16b)를 패터닝하는 공정시, 하부의 도핑된 비정질 실리콘막이 패터닝되어, 소오스, 드레인 전극의 오믹 콘택층(15a,15b)이 된다.
그 다음으로, 패시베이션막을 형성하기 전에, 채널층(14)을 플라즈마의 공격으로 부터 보호하고, 디펙트(defect) 발생 원인을 차단하기 위하여, 800 내지 1200W의 파워, 1 내지 2 torr의 압력, 730 내지 760 mils의 스페이싱(spacing), 및 1300 내지 1500 sccm의 수소(H2) 가스를 가하여 수소 플라즈마 처리를 실시한다.
그후, 결과물 상부에 1200 내지 1400W의 파워와, 1 내지 2torr의 압력 및 730 내지 760 mils의 스페이싱을 두고, SiH4 가스는 300 내지 400 sccm, NH3 가스는 1000 내지 1400 sccm, N2 가스는 3300 내지 3700 sccm 정도를 가하여 제 1 패시베이션막(17a)을 형성한다. 이때, 채널층(14)과의 계면 부분의 플라즈마 데미지를 최소화하기 위하여, SiH4 가스와 N2 가스의 비가 약 1:10 정도가 되도록 함이 바람직하다.
이와같이 형성된 제 1 패시베이션막(17a)은 굴절율이 1.92 이상이 되어, 매우 우수한 막질을 가지면서 하부의 게이트 절연막(13) 수준의 막질 및 습식 식각 속도를 갖게됨과 아울러, 제 1 패시베이션막(17a)과 채널층(14)의 계면과 게이트 절연막(13)과 채널층(14)의 계면 특성이 거의 유사해진다. 이에따라, 게이트 패드(2b)를 오픈시키는 공정시, 식각 속도의 차가 현격히 감소하여, 콘택홀 측벽이 역 테이퍼 형태로 형성되지 않는다.
그런다음, 제 1 패시베이션막(17a) 상부에 1400 내지 1600W의 파워와, 1 내지 2torr의 압력 및 900 내지 1100 mils의 스페이싱을 두고, SiH4 가스는 300 내지 400 sccm, NH3 가스는 1000 내지 1400 sccm, N2 가스는 3000 내지 4000 sccm 정도를 가하여 제 2 패시베이션막(17b)을 형성한다. 이때, 습식 식각이 가능하도록 NH3 가스와 N2 가스의 비가 1:3 정도가 되도록 함이 바람직하다. 이에따라, 제 2 패시베이션막(17b)은 제 1 패시베이션막(17a) 보다 증착 및 식각 속도가 빠르게 된다.
그리고나서, 파워 리프트(power lift)를 실시한다.
이와같이 제 1 패시베이션막(17a)을 증착하기 전에 수소 플라즈마 처리를 실시하므로써, 제 1 패시베이션막(17a)과 채널층(14)간의 계면 특성을 확보하여, 채널층(14)의 보호 능력이 개선된다.
또한, 제 2 패시베이션막(17b)은 제 1 패시베이션막(17a) 보다 증착 및 식각 속도가 빠르므로, 드레인 전극(16b) 및 게이트 패드(12b)를 노출시키는 공정시, 콘택홀의 CD 바이어스가 변화되는 것이 방지되고, 콘택홀이 역테이퍼 형태로 식각되는 것이 방지된다.
다음으로, 드레인 전극(16b) 및 게이트 패드(12b)가 노출되도록 패시베이션막(17)의 소정 부분을 식각하고, 노출된 드레인 전극(16b) 및 게이트 패드(12b)와 콘택되도록 패시베이션막(17) 상부에 ITO 전극(18)을 형성한다.
이상에서 자세히 설명된 바와 같이, BCE 구조의 박막 트랜지스터에서 패시베이션막을 형성하기 전에 수소 플라즈마 처리를 수행한다음, 게이트 절연막 수준의 막질 특성을 갖도록 2번에 걸쳐 패시베이션막을 형성한다.
이에따라, 채널층과 패시베이션막간의 계면 특성을 확보할 수 있고, 드레인 전극 및 게이트 패드를 오픈시키는 공정에서 식각 속도의 차이를 줄일 수 있어, 콘택홀 형성이 용이하다.
Claims (4)
- 하부 기판상에 박막 트랜지스터를 형성하고, 박막 트랜지스터를 보호하는 패시베이션막을 제조하는데 있어서,박막 트랜지스터가 형성된 하부 기판 상부를 수소 플라즈마 처리하는 단계;상기 수소 플라즈마 처리된 하부 기판상에 반응 가스인 SiH4 가스, N2 가스 및 NH3 가스 중 SiH4 가스와 N2 가스의 비를 약 1:10 정도가 되도록 하여 상기 박막 트랜지스터를 덮는 제 1 패시베이션막을 형성하는 단계; 및상기 제 1 패시베이션막 상부에 반응 가스인 SiH4 가스, N2 가스 및 NH3 가스 중 NH3 가스와 N2 가스의 비비를 1:3 정도가 되도록 하고 제 1 패시베이션막 보다 파워 세기를 증가시켜 증착 속도를 빠르게 하여 빠른 식각 속도를 갖는 제 2 패시베이션막을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 패시베이션막 제조방법.
- 제 1 항에 있어서, 상기 수소 플라즈마 공정은, 800 내지 1200W의 파워, 1 내지 2torr의 압력, 730 내지 760 mils의 스페이싱(spacing), 및 1300 내지 1500 sccm의 수소(H2) 가스를 가하여 실시되는 것을 특징으로 하는 액정 표시 장치의 패시베이션막 제조방법.
- 제 1 항 또는 제 2 항에 있어서, 상기 제 1 패시베이션막은, 1200 내지 1400W의 파워와, 1 내지 2torr의 압력 및 730 내지 760 mils의 스페이싱을 두고, SiH4 가스는 300 내지 400 sccm, NH3 가스는 1000 내지 1400 sccm, N2 가스는 3300 내지 3700 sccm 정도를 가하여 형성되는 것을 특징으로 하는 액정 표시 장치의 패시베이션막 제조방법.
- 제 1 항 또는 제 2 항에 있어서, 상기 제 2 패시베이션막은 1400 내지 1600W의 파워와, 1 내지 2torr의 압력 및 900 내지 1100 mils의 스페이싱을 두고, SiH4 가스는 300 내지 400 sccm, NH3 가스는 1000 내지 1400 sccm, N2 가스는 3000 내지 4000 sccm 정도를 가하여 형성되는 것을 특징으로 하는 액정 표시 장치의 패시베이션막 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990014650A KR100577781B1 (ko) | 1999-04-23 | 1999-04-23 | 액정 표시 장치의 패시베이션막 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990014650A KR100577781B1 (ko) | 1999-04-23 | 1999-04-23 | 액정 표시 장치의 패시베이션막 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000067119A KR20000067119A (ko) | 2000-11-15 |
| KR100577781B1 true KR100577781B1 (ko) | 2006-05-10 |
Family
ID=19581927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990014650A KR100577781B1 (ko) | 1999-04-23 | 1999-04-23 | 액정 표시 장치의 패시베이션막 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100577781B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102593050A (zh) * | 2012-03-09 | 2012-07-18 | 深超光电（深圳）有限公司 | 一种液晶显示面板阵列基板的制作方法 |
| KR101222986B1 (ko) | 2006-12-28 | 2013-01-17 | 엘지디스플레이 주식회사 | 박막트랜지스터 기판의 제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01236654A (ja) * | 1988-03-17 | 1989-09-21 | Toshiba Corp | アクティブマトリックス型液晶表示装置の製造方法 |
| JPH03257829A (ja) * | 1990-03-07 | 1991-11-18 | Matsushita Electric Ind Co Ltd | 透明絶縁層の製造方法並びに表示装置の製造方法 |
| JPH05206118A (ja) * | 1992-01-24 | 1993-08-13 | Sony Corp | 絶縁膜の形成方法 |
| JPH05335335A (ja) * | 1992-06-01 | 1993-12-17 | Toshiba Corp | 水素化アモルファスシリコン薄膜トランジスタの製造方法 |
-
1999
- 1999-04-23 KR KR1019990014650A patent/KR100577781B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01236654A (ja) * | 1988-03-17 | 1989-09-21 | Toshiba Corp | アクティブマトリックス型液晶表示装置の製造方法 |
| JPH03257829A (ja) * | 1990-03-07 | 1991-11-18 | Matsushita Electric Ind Co Ltd | 透明絶縁層の製造方法並びに表示装置の製造方法 |
| JPH05206118A (ja) * | 1992-01-24 | 1993-08-13 | Sony Corp | 絶縁膜の形成方法 |
| JPH05335335A (ja) * | 1992-06-01 | 1993-12-17 | Toshiba Corp | 水素化アモルファスシリコン薄膜トランジスタの製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101222986B1 (ko) | 2006-12-28 | 2013-01-17 | 엘지디스플레이 주식회사 | 박막트랜지스터 기판의 제조방법 |
| CN102593050A (zh) * | 2012-03-09 | 2012-07-18 | 深超光电（深圳）有限公司 | 一种液晶显示面板阵列基板的制作方法 |
| CN102593050B (zh) * | 2012-03-09 | 2014-08-20 | 深超光电（深圳）有限公司 | 一种液晶显示面板阵列基板的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000067119A (ko) | 2000-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8049218B2 (en) | TFT LCD array substrate and manufacturing method thereof | |
| KR100292922B1 (ko) | 박막트랜지스터,박막트랜지스터의제조방법및액정표시장치 | |
| KR100314201B1 (ko) | 박막트랜지스터형액정표시장치및그제조방법 | |
| EP1536482A1 (en) | Thin film transistor with tapered edges | |
| US5677211A (en) | Method for manufacturing a thin film transistor | |
| US5470769A (en) | Process for the preparation of a thin film transistor | |
| KR100577781B1 (ko) | 액정 표시 장치의 패시베이션막 제조방법 | |
| KR0171980B1 (ko) | 액정 표시 소자의 제조방법 | |
| GB2315245A (en) | Etching a hole in an organic passivation layer for an LCD | |
| KR20010017422A (ko) | 박막 트랜지스터-액정 표시 장치의 제조방법 | |
| JP2692914B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100599954B1 (ko) | 액정 표시 장치 및 그 제조방법 | |
| KR970011966A (ko) | 액정셀의 제조 방법 | |
| KR100273315B1 (ko) | 듀얼 게이트산화막 형성방법 | |
| US7625823B1 (en) | Method of patterning a metal layer in a semiconductor device | |
| KR100599958B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| KR100687331B1 (ko) | 박막 트랜지스터 제조 방법 | |
| JPH08321621A (ja) | 薄膜トランジスタ | |
| KR100507281B1 (ko) | 액정표시장치의 비아홀 형성 방법 | |
| KR100219416B1 (ko) | 반도체장치 제조방법 | |
| KR100422808B1 (ko) | 매우 얇은 활성층을 가지는 박막 트랜지스터의 제조방법 | |
| KR970005952B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR100658057B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| KR20020080866A (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR20000014700A (ko) | 반도체 소자의 소자 분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130417 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140421 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150416 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160418 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170417 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180424 Year of fee payment: 13 |
|
| EXPY | Expiration of term |