JPH01236654A - アクティブマトリックス型液晶表示装置の製造方法 - Google Patents

アクティブマトリックス型液晶表示装置の製造方法

Info

Publication number
JPH01236654A
JPH01236654A JP63064042A JP6404288A JPH01236654A JP H01236654 A JPH01236654 A JP H01236654A JP 63064042 A JP63064042 A JP 63064042A JP 6404288 A JP6404288 A JP 6404288A JP H01236654 A JPH01236654 A JP H01236654A
Authority
JP
Japan
Prior art keywords
film
liquid crystal
substrate
ratio
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63064042A
Other languages
English (en)
Inventor
Kunio Matsumura
松村 邦夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63064042A priority Critical patent/JPH01236654A/ja
Publication of JPH01236654A publication Critical patent/JPH01236654A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的コ (産業上の利用分野) この発明は、薄膜トランジスタ(以下、TPTと称する
)をアクティブ素子として用いたアクティブマトリック
ス型液晶表示装置の製造方法に関する。
(従来の技術) 最近、液晶やエレクトロルミネセンス(E L)を用い
た表示装置は、テレビ表示やグラフィックデイスプレィ
等を指向した大容量、高密度のアクティブマトリッ゛ク
ス型表示装置として開発、実用化が盛んである。
このような表示装置では、クロストークのない高いコン
トラストの表示が行えるように、各画素の駆動、制御を
行なう手段としてアクティブ素子が用いられている。
このアクティブ素子としては、単結晶Si基板上に形成
されたMOSFETや、最近では、透過型表示が可能で
あり、大面積化も容易である等の理由から透明絶縁基板
上に形成されたTPTのアレイが用いられている。
第6図は、このようなTFTのアレイを備えたアクティ
ブマトリックス型液晶表示装置を示すもので、ガラス或
いはプラスチックからなる第1の基板1上には、ゲート
線とゲート電極2が形成され、これを覆うようにゲート
絶縁膜である絶縁層3が形成されている。そして、この
絶縁層3上の所定の位置には、半導体層4例えば水素化
アモルファスシリコン(以下、a−Si:Hと記す)が
形成され、この半導体層4を挾むようにデータ線と一体
のドレイン電極5や、例えばIrO2(Indium 
 Tin  0xide)からなる表示画素電極6と一
体のソース電極7が形成されている。
又、この表示画素電極6を除いた半導体層4とドレイン
電極5及びソース電極7上には、無機保護膜8として例
えば窒化シリコン膜が形成された後、有機保護膜9とし
て例えポリイミドが形成されている。この有機保護膜9
上には、光遮蔽電極10、有機保護膜11及び液晶配向
膜12が順に形成されている。
一方、ガラス或いはプラスチックからなる第2の基板1
3上には、透明対向電極14及び液晶配向膜15が順次
形成されている。この第2の基板13は第1の基板1と
10μm程度の間隔を保って周囲部が封着され、その間
隙部には液晶16が封入される。
(発明が解決しようとする課題) ところで、上記のような液晶表示装置の表示特性の維持
には、駆動回路として用いているa−St :Hを用い
たTPT (以下、a−SiTFTと記す)の特性安定
性が必要不可欠である。a −Si :Hのバルク特性
自体も決して安定とはいい難いが、a−SiTFTの場
合、更に不安定要因としてゲート絶縁膜中のトラップ準
位やa−Si:Hとゲート絶縁膜の界面準位が挙げられ
る。
これらの不安定要因の評価法として、Vlkドリフト量
がある。このVlhドリフト量が少ない程、a−5iT
FT特性は安定であるこを表わし、良好な表示特性の維
持が可能な液晶表示装置を提供することになる。
第5図に、a−SiTFTのVlkドリフト量ΔVlk
を示す。この図で、横軸はバイアスストレス時間(s 
e c)を表わし、縦軸はドリフト量Δvlh(V)を
示している。図中の(C)は、シ′ ランに対するアン
モニアの流量比が4でゲート絶縁膜形成温度240℃の
例であり、(B)は同じくゲート絶縁膜形成温度290
℃の例である。両者共、プラスバイアス温度試験(以下
、+BT試験と記す)においてドリフト量ΔV thが
10000sec経過後に3v以上と大きな値を示して
いる。
又、第4図にV thの初期値((a) l 、十BT
試験10000sec後のドリフト量Δvlhの値((
b)lを示す。そして、横軸はゲート絶縁膜形成温度を
示す。図中の(A)、(B)は第5図に対応して付しで
ある。(a)よりゲート絶縁膜形成温度が290℃以下
の場合、Vlhの初期値が大きい値を示し、(b)より
ドリフト量Δv、hも大きい値を示していることが判る
更に、a−8t:H成膜温度についてみると、ゲート絶
縁膜との界面準位を良くするため成膜温度を上げること
が考えられるが、例えば350℃程度まで上げて成膜す
ると、a−8i:H膜中の水素脱離が始まり、膜質が悪
化してしまうという問題が発生する。
つまり、ゲート絶縁膜形成温度が低すぎる場合、或いは
a−8i:H成膜温度が高すぎる場合、a−SiTFT
は良好な特性を有するものが得られず、これを用いた液
晶表示装置においても、初期特性は勿論のこと寿命的に
も大きな問題を有していることになる。
この発明は、初期及び長時間使用時に発生する不具合を
解決するためになされたもので、高性能表示特性を維持
し、寿命上も問題のないアクティブマトリックス型液晶
表示装置の製造方法を提供することを目的とする。
[発明の構成] (課題を解決するための手段) この発明は、a−SiTFTのゲート絶縁膜を酸化シリ
コン膜と窒化シリコン膜の複合層としており、窒化シリ
コン膜形成時のガス比がアンモニアとシランの場合は、
シランに対するアンモニアの流量比が4以上、窒素とシ
ランの場合は、シランに対する窒素の流量比を10以上
とし、窒化シリコン膜を330℃以上で形成するアクテ
ィブマトリックス型液晶表示装置の製造方法である。
(作用) この発明によれば、初期的課題を解消すると共にa−3
iTFTの高性能化を確保でき、長寿命のアクティブマ
トリックス型液晶表示装置の製造方法を提供することが
できる。
(実施例) 以下、図面を参照して、この発明の一実施例を詳細に説
明する。
第1図及び第2図は、この製造方法により得られたアク
ティブマトリックス型液晶表示装置を示す断面図と等価
回路図であり、第1図においては前述した第6図と同様
に構成される透明対向電極22を有する第2の基板及び
液晶23は省略されている。又、第2図中のXl(i−
1,2,3、・・・m)は複数のデータ線、Yj  (
j−1,2,3、・・・m)は複数のゲート線であり、
これらデータ線Xiとゲート線Yjの各交点位置にTP
T20が構成されている。更に、21は表示画素電極で
あり、各TPT20のソース電極に接続され、この表示
画素電極21と透明対向電極22との間に液晶23が挟
持されている。
さて、このようなアクティブマトリックス型液晶表示装
置を製造方法するには、ガラス或いはプラスチックから
なる第1の基板24上に、先ずゲート電極25を所定パ
ターンに形成する。
次に、ゲート電極25が形成された第1の基板24をプ
ラズマCVD装置内に装着し、ヒータにより基板温度が
330℃になるように電圧・電流を調整し、加熱する。
 次に、基板温度が一定になった後に、シラン(SiH
4)を例えば40secm、亜酸化窒素(N20)を例
えば200secm、チャンバ内に導入し、圧力調整器
により所定の圧力、例えば0.3Torrに設定し、高
周波電力を印加し、ゲート電極25が形成された第1の
基板24上にゲート絶縁膜である酸化シリコン膜26を
例えば3500人程度形成する。
次に、反応ガスを例えばシラン(SiH4)をlQsc
cm、アンモニア(NH,)を405ccm%窒素(N
2)を200secmに切り換え、圧力調整器により所
定の圧力、例えば0.5Torrに設定し、高周波電力
を印加し、酸化シリコン膜26が形成された第1の基板
24上に、ゲート絶縁膜である窒化シリコン膜27を例
えば500人程エソ成する。
次に、反応ガスをシラン(S iH4) 、水素(N2
)に切り換え、基板温度を300℃とし、窒化シリコン
膜27が形成された基板24上に、a−3i:H膜を堆
積し、半導体層28を形成する。
次に、半導体層28を所定形状に形成後、この半導体層
28を含む窒化シリコン膜27上に例えばITOを堆積
し、これを所定形状にエツチングして表示画素電極21
を形成する。
次に、表示画素電極21、半導体層28を含む窒化シリ
コン膜27上に、例えばアルミニウムを堆積し、更にエ
ツチングして半導体層28を挾んでデータ線Xiと一体
のドレイン電極29及び表示画素電極21と一体のソー
ス電極30を形成する。
次に、ドレイン電極29、半導体層28、表示画素電極
21、及びソース電極30上に、無機保護膜31例えば
窒化シリコン膜及び有機保護膜32例えばポリイミドを
順次形成した後、表示画素電極21上の無機保護膜31
と有機保護膜32をエツチング除去する。
次に、6機保護膜32上に、半導体層28に対応して光
遮蔽電極33を形成し、更にこの光遮蔽;1t33を覆
って有機保護膜34を形成する。
次に、有機保護膜34及び表示画素電極21上に、液晶
配向膜35を形成する。
上記のようにして、各部を形成した第1の基板24に、
前述したように透明対向電極22を形成した第2の基板
(図示せず)を所定間隔をもって配設し、周囲を封着し
、その間隙内に液晶23を封入する。
さて、ゲート絶縁膜として酸化シリコン膜26と窒化シ
リコン膜27を基板温度330℃、a−St:H膜を3
00℃にて形成したa−S 1TFTのV lhドリフ
ト試験結果を第5図(A)に示す。十BTストレス試験
の結果を見ると、各時間経過後において、低温形成した
ゲート絶縁膜を用いたa−SiTFTの+BTストレス
試験結果である同図(B)、(C)の半分と非常に良好
な特性を示す。
又、第4図に示したように高温形成ゲート絶縁膜を用い
たa−8iTFTは、初期的にも、+BTストレス10
000sec後のΔvlhは小さく良好な特性を示す。
このa−3iTFTを用いたアクティブマトリックス型
液晶表示装置は、初期的に良好な特性を示し、寿命的に
も十分良好な特性を示すことが判った。
ところで、第3図は上記実施例における表示電極アレイ
の一画素部分を示すもので、上述した第2図は第3図の
A−C−B断面に相当する。但し、第3図においては、
図の繁雑さを避けるために、保護膜形成以前までに完成
された部分だけを図示した。
上記のように製造したアクティブマトリックス型液晶表
示装置の動作について述べると、ゲート線Yjはアドレ
ス信号により順次走査駆動され、Tfをフレーム走査周
期とすると、TPT20は行毎に(T f / n )
周期ずつ順次導通状態にされる。一方、このゲート線Y
jの走査と同期して、データ線Xiには例えばm並列の
画素信号が供給される。これにより、信号電圧は行毎に
順次、表示画素電極21に導かれ、透明対向電極22と
の間に挾持された液晶23が励起されて画素表示がなさ
れる。
上記アクティブマトリックス型液晶表示装置の製造方法
によると、ゲート絶縁膜26.27を高温で形成するの
で、良好な膜質の絶縁膜が形成でき、a−SiTFTの
V、ゎドリフトが抑制でき、長寿命のアクティブマトリ
ックス型液晶表示装置が得られる。
尚、上記実施例では、ゲート絶縁膜の酸化シリコン膜及
び窒化シリコン膜を330℃で形成したが、更に高温で
形成した場合にも、良好な特性のアクティブマトリック
ス型液晶表示装置が得られる。
又、上記実施例では、窒化シリコン膜形成時にシラン(
SiH4)とアンモニア(NH3)を用いる場合、シラ
ンに対するアンモニアの比を4としたが、それ以上の場
合にも同様の特性のアクティブマトリックス型液晶表示
装置が得られる。
[発明の効果コ 以上説明したように、この発明によれば、a−SiTF
Tの高性能化を確保でき、長寿命のアクティブマトリッ
クス型液晶表示装置の製造方法を提1共することができ
る。
【図面の簡単な説明】
第1図はこの発明の一実施例に係る製造方法を説明する
ために示したアクティブマトリックス型液晶表示装置の
主要部の断面図、第2図はアクティブマトリックス型液
晶表示装置の等価回路を示す回路構成図、第3図は第2
図の適用される表示電極アレーを示す平面図、第4図(
a)、(b)はゲート絶縁膜形成温度に対するvlhの
変化を示す特性曲線図、第5図はBTストレス試験に対
するドリフトaΔVIhの変化を示す特性曲線図、第6
図は従来のアクティブマトリックス型液晶表示装置を示
す断面図である。 20・・・TFT、21・・・表示画素電極、22・・
・透明対向電極、23・・・液晶、24・・・第1の基
板、25・・・ゲート電極、26・・・酸化シリコン膜
、27・・・窒化シリコン膜、28・・・半導体層、2
9・・・ドレイン電極、30・・・ソース電極、31・
・・無機保護膜、32.34・・・有機保護膜、33・
・・光遮蔽膜、35・・・液晶配設内膜。 第3図 第4図

Claims (1)

    【特許請求の範囲】
  1.  絶縁基板上に設けられたゲート電極に対応してドレイ
    ン電極及びソース電極間に半導体薄膜を有し上記ゲート
    電極がゲート絶縁膜に覆われた薄膜トランジスタと、こ
    の薄膜トランジスタを覆い保護する無機保護膜及び有機
    保護膜と表示画素電極がマトリックス状に配列形成され
    た第1の基板と、透明基板の一主面上に透明対向電極を
    形成してなる第2の基板と、上記第1の基板と第2の基
    板との間に挾持される液晶とを備えたアクティブマトリ
    ックス型液晶表示装置の製造方法において、上記薄膜ト
    ランジスタのゲート絶縁膜が酸化シリコン膜と窒化シリ
    コン膜からなり、上記窒化シリコン膜形成時のガス比が
    アンモニアとシランの場合は、シランに対するアンモニ
    アの流量比が4以上、窒素とシランの場合は、シランに
    対する窒素の流量比が10以上であり、上記窒化シリコ
    ン膜形成温度が330℃以上であることを特徴とするア
    クティブマトリックス型液晶表示装置の製造方法。
JP63064042A 1988-03-17 1988-03-17 アクティブマトリックス型液晶表示装置の製造方法 Pending JPH01236654A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63064042A JPH01236654A (ja) 1988-03-17 1988-03-17 アクティブマトリックス型液晶表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63064042A JPH01236654A (ja) 1988-03-17 1988-03-17 アクティブマトリックス型液晶表示装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01236654A true JPH01236654A (ja) 1989-09-21

Family

ID=13246660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63064042A Pending JPH01236654A (ja) 1988-03-17 1988-03-17 アクティブマトリックス型液晶表示装置の製造方法

Country Status (1)

Country Link
JP (1) JPH01236654A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000075719A1 (fr) * 1999-06-03 2000-12-14 Hitachi, Ltd. Affichage a cristaux liquides
JP2003168800A (ja) * 2001-11-30 2003-06-13 Mitsubishi Gas Chem Co Inc 薄膜トランジスタ基板
KR20030055060A (ko) * 2001-12-26 2003-07-02 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100483522B1 (ko) * 1997-07-23 2005-07-25 삼성전자주식회사 이중게이트절연막을갖는박막트랜지스터액정표시장치및그제조방법
KR100577781B1 (ko) * 1999-04-23 2006-05-10 비오이 하이디스 테크놀로지 주식회사 액정 표시 장치의 패시베이션막 제조방법
KR100767354B1 (ko) * 2000-09-04 2007-10-16 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100483522B1 (ko) * 1997-07-23 2005-07-25 삼성전자주식회사 이중게이트절연막을갖는박막트랜지스터액정표시장치및그제조방법
KR100577781B1 (ko) * 1999-04-23 2006-05-10 비오이 하이디스 테크놀로지 주식회사 액정 표시 장치의 패시베이션막 제조방법
WO2000075719A1 (fr) * 1999-06-03 2000-12-14 Hitachi, Ltd. Affichage a cristaux liquides
KR100767354B1 (ko) * 2000-09-04 2007-10-16 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조방법
JP2003168800A (ja) * 2001-11-30 2003-06-13 Mitsubishi Gas Chem Co Inc 薄膜トランジスタ基板
KR20030055060A (ko) * 2001-12-26 2003-07-02 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법

Similar Documents

Publication Publication Date Title
JP6829791B1 (ja) 液晶表示装置
JP6262709B2 (ja) 半導体装置及び電子機器
US9035314B2 (en) Method for manufacturing an electrooptical device
US6639244B1 (en) Semiconductor device and method of fabricating the same
JP2999271B2 (ja) 表示装置
US6603453B2 (en) Semiconductor device and method for manufacturing the same
US6680487B1 (en) Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
JP2016006549A (ja) 液晶表示装置
KR100381828B1 (ko) 박막트랜지스터제조방법,그것을사용한액정표시장치및전자기기
JP4578609B2 (ja) 電気光学装置
KR20000028785A (ko) 전기 광학 장치, 전기 광학 장치용 구동 기판 및 이들의제조 방법
US6521950B1 (en) Ultra-high resolution liquid crystal display on silicon-on-sapphire
JP2001053287A (ja) 半導体装置およびその作製方法
JPH01236654A (ja) アクティブマトリックス型液晶表示装置の製造方法
JP3121005B2 (ja) 薄膜半導体装置とその製造方法及び製造装置並びに画像処理装置
JP2002294451A (ja) 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置
JPH0334465A (ja) 薄膜トランジスタおよびその製造方法並びに液晶ディスプレイ装置
JPS59111368A (ja) 薄膜トランジスタ
KR101203518B1 (ko) 실리콘 박막의 결정화방법 및 이를 이용한 액정표시소자
JPH10206887A (ja) 反射型液晶ディスプレイパネル及びその製造方法
JP2010181530A (ja) 電気光学装置の製造方法
JPH05249491A (ja) アクティブマトリクス基板およびアクティブマトリクス基板の製造方法
JPH05218433A (ja) 薄膜トランジスタアレイ基板の製造方法
JPH03184379A (ja) 薄膜トランジスタの製造方法
JPH0688970A (ja) 表示装置