KR100483522B1 - 이중게이트절연막을갖는박막트랜지스터액정표시장치및그제조방법 - Google Patents

이중게이트절연막을갖는박막트랜지스터액정표시장치및그제조방법 Download PDF

Info

Publication number
KR100483522B1
KR100483522B1 KR1019970034421A KR19970034421A KR100483522B1 KR 100483522 B1 KR100483522 B1 KR 100483522B1 KR 1019970034421 A KR1019970034421 A KR 1019970034421A KR 19970034421 A KR19970034421 A KR 19970034421A KR 100483522 B1 KR100483522 B1 KR 100483522B1
Authority
KR
South Korea
Prior art keywords
gate insulating
insulating film
layer
amorphous silicon
metal layer
Prior art date
Application number
KR1019970034421A
Other languages
English (en)
Other versions
KR19990011352A (ko
Inventor
최준후
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970034421A priority Critical patent/KR100483522B1/ko
Publication of KR19990011352A publication Critical patent/KR19990011352A/ko
Application granted granted Critical
Publication of KR100483522B1 publication Critical patent/KR100483522B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13454Drivers integrated on the active matrix substrate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

게이트 절연막을 실리콘과 질소의 성분비가 서로 다른 이중층의 질화 실리콘으로 형성하여, 게이트 절연막과 비정질 실리콘층의 격자 부정합에 기인한 박막 트랜지스터의 이동도와 안정도의 저하 문제를 해결하였다.

Description

이중 게이트 절연막을 갖는 박막 트랜지스터 액정 표시 장치 및 그 제조 방법
이 발명은 박막 트랜지스터 액정 표시 장치(thin film transistor liquid crystal display, 이하 'TFT-LCD'라 한다)에 관한 것으로서, 보다 상세하게는 이중 게이트 절연막을 갖는 TFT 기판에 관한 것이다.
평판 표시 장치로 널리 이용되고 있는 TFT-LCD는 TFT와 커패시터(capacitor) 및 접속 케이블(cable) 등으로 형성된 TFT 기판과 컬러 필터(color filter)가 형성된 컬러 필터 기판으로 구성된 패널(panel)에 액정 재료가 주입되어 형성된다.
상기 TFT 기판에 형성되어 있는 게이트 절연막(gate insulator)으로는 질화 실리콘(SiNx)이 많이 사용되고 있다. 이러한 게이트 절연막은 TFT 기판에 형성되어 있는 비정질 실리콘(amorphous silicon)층과 접촉하게 되는데, 게이트 절연막이 단일막으로 형성된 경우 이들의 계면에서의 격자 부정합(incoherency)에 기인하여 TFT의 성능에 많은 문제가 발생할 수 있다.
그러면, 첨부한 도면을 참조로 하여 종래의 TFT 기판에서의 문제점을 기재한다. 도 1에 종래의 TFT 기판에서 TFT 부분의 단면을 나타내었다.
도 1에서와 같이, 기판(10) 위에 알루미늄(Al) 및 알루미늄 합금과 같은 이중막으로 된 게이트 금속층(20)이 형성되어 있고, 그 위에 질화 실리콘으로 된 게이트 절연막(30)이 단일막으로 형성되어 있다. 게이트 절연막(30) 위에 수소화 된 비정질 실리콘(a-SI:H)으로 된 반도체층(40)이 형성되어 있고, 그 위에 n+-비정질 실리콘으로 된 접촉층(50)이 형성되어 있다. 접촉층(50) 위에 소스/ 드레인(source/drain) 금속층(60)이 형성되어 있고, 그 위에 보호막(70)이 형성되어 있다. 보호막(70) 위에 ITO(indium tin oxide)막(80)이 형성되어 소스/드레인 금속층(60)과 접촉 홀(contact hole)을 통해 연결되어 있다.
이와 같이 단일막의 게이트 절연막(30)을 사용할 경우, 게이트 절연막(30)인 질화 실리콘과 반도체층(40)인 비정질 실리콘의 계면에서 격자 부정합으로 인하여 TFT의 전계 효과 이동도를 감소시킬 수 있고 TFT의 안정도를 악화시킬 수 있다.
이러한 계면에서의 문제를 해결하기 위하여 실리콘(Si)의 성분비가 높은 질화 실리콘(Si-rich SiNx)을 게이트 절연막으로 사용할 경우 TFT-LCD의 투과율을 감소시키는 문제점을 가지고 있다.
본 발명은 상기한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 게이트 절연막과 비정질 실리콘층의 계면에서의 격자 정합을 증가시켜 두 층간의 격자 부정합에 기인한 변형(strain)을 최소화시켜 TFT의 전계 효과 이동도와 안정도를 증가시키는 것이다.
이러한 목적을 달성하기 위하여 본 발명에 따른 박막 트랜지스터 기판은 게이트 절연막을 이중막으로 형성하여, 게이트 금속층과 접촉하는 제1 게이트 절연막은 비정질 실리콘층과 접촉하는 제2 게이트 절연막보다 실리콘의 성분비가 높은 질화 실리콘(Si-rich SiNx)으로 형성된다.
기판 위의 각 화소의 표시 영역에서는 제2 게이트 절연막을 식각하여 제거함으로써 제2 게이트 절연막에 기인한 투과율 감소의 문제를 해결할 수 있다. 이 때, 제2 게이트 절연막의 식각은 박막 트랜지스터의 비정질 실리콘층을 식각하는 공정에서 동시에 식각된다.
이하 본 발명의 바람직한 실시예를 기재한다. 그러나 하기한 실시예는 본 발명의 바람직한 일 실시예일 뿐 본 발명이 하기한 실시예에 한정되는 것은 아니다.
도 2에 본 발명의 실시예에 따른 TFT 기판의 TFT 부분에 대한 단면도를 나타내었다. 도 1과 같은 내용에 대해서는 동일한 부호를 사용하여 표시하였다.
도 2에서와 같이 본 발명에 따른 TFT 기판은 기판(10) 위에 알루미늄(Al),알루미늄 합금, 크롬(Cr), 탄탈(Ta) 및 몰리브덴(Mo) 등의 단일막 또는 이들의 조합으로 이루어진 이중막으로 된 게이트 금속층(20)이 형성되어 있고, 그 위에 질화 실리콘으로 된 게이트 절연막이 이중막으로 형성되어 있고 그 위에 수소화 된 비정질 실리콘(a-Si:H)으로 된 반도체층(40)이 형성되어 있다.
게이트 절연막은 게이트 금속층(20)과 접하는 제1 게이트 절연막(31)과 반도체층(40)과 접하는 제2 게이트 절연막(32)으로 구분된다. 제1 게이트 절연막(31)은 높은 농도, 높은 유전 강도 및 낮은 식각비의 성분을 가지며, 질소의 성분비가 높은 질화 실리콘(N-rich SiNx)을 사용하여 형성되어 있다. 제2 게이트 절연막(32)은 반도체층(40)과의 격자 부정합을 줄이기 위하여, 수소화 된 비정질 실리콘의 구조와 근접한 구조의 성분을 갖도록 형성되어 있다. 즉, 실리콘의 성분비가 제1 게이트 절연막보다 높은 질화 실리콘(Si-rich SiNx)으로 형성되어 있다. 이 때 N/Si의 원자비를 의미하는 x값은 1 ~ 1.2 정도로 하는 것이 절연 특성에 영향을 작게 주기 때문에 가장 바람직하다.
이와 같은 질화 실리콘을 사용할 경우 TFT 기판의 투과율이 저하될 수 있으므로, 이를 방지하기 위해 TFT 기판에서 높은 투과율을 요구하는 부분에는 제2 게이트 절연막(32)이 제거되어 형성할 수도 있다. 이러한 경우의 화소를 도 3에 도시하였다. 게이트 라인(90)과 데이터 라인(100)으로 구분되는 화소 영역에서 빛을 많이 투과해야할 표시 영역(110)에서는 제2 게이트 절연막이 제거되어 있다.
비정질 실리콘층(40) 위에 n+-비정질 실리콘으로 된 접촉층(50)이 형성되어 있고, 그 위에 소스/ 드레인 금속층(60)이 형성되어 있으며, 그 위에 보호막(70)이 형성되어 있다. 보호막(70) 위에 ITO막으로 된 화소 전극(80)이 형성되어 소스/드레인 금속층(60)과 접촉 홀을 통해 연결되어 있다.
본 발명의 실시예에 따른 TFT 기판의 제조 방법은 먼저 투명한 절연 기판(10) 위에 알루미늄 또는 알루미늄 합금과 같은 금속을 증착하고 패터닝(patterning)하여 게이트 금속층(20)을 형성하고, 그 위에 질소의 성분비가 높은 질화 실리콘(N-rich SiNx)으로 된 제1 게이트 절연막(31)을 형성한다.
제1 게이트 절연막(31) 위에 실리콘의 성분비가 제1 게이트 절연막보다 높은 질화 실리콘(Si-rich SiNx)으로 된 제2 게이트 절연막(32)을 형성한다. 이 때 Nx의 x값은 1 ~ 1.2 정도로 하는 것이 가장 바람직하다.
제2 게이트 절연막(32) 위에 수소화 된 비정질 실리콘과 n+-비정질 실리콘층을 차례로 증착하고 식각하여 반도체층(40)과 접촉층(50)을 형성한다. 이 때 TFT 기판의 각 화소의 표시 영역(110)에 형성되어 있는 제2 게이트 절연막(32)도 함께 식각한다.
상기 기판(10) 상부에 금속을 증착하고 패터닝하여 소스/ 드레인 금속층(60)을 형성하고, 그 위에 보호막(70)을 형성한다. 보호막(70) 위에 ITO막을 증착하고 패터닝하여 화소 전극(80)을 형성한다.
상기한 바와 같이, 본 발명에 따른 TFT 기판은 게이트 절연막과 비정질 실리콘층의 계면에서 발생하는 격자 부정합을 감소시켜 TFT의 이동도를 증가시키고 안정도를 높일 수 있다. 또한 TFT 기판의 디스플레이 영역 이외의 부분에 대해서는 투과율을 감소시킴으로써 TFT의 활성 영역으로 들어오는 빛의 양을 줄여 광 유도 오프 전류(photo induced off current)를 줄일 수도 있다.
비록 이 발명은 가장 실제적이며 바람직한 실시예를 참조하여 설명되었지만, 이 발명은 상기 개시된 실시예에 한정되지 않으며, 게이트 금속층에 접하는 질화 실리콘층은 질소의 원자비가 낮고 비정질 실리콘층에 접하는 질화 실리콘층은 질소의 원자비가 높은 구성을 갖는 다양한 구조의 TFT에 모두 적용될 수 있으며, 후술되는 청구의 범위 내에 속하는 다양한 변형 및 등가물들도 포함한다.
도 1은 종래의 TFT 기판에서 TFT 부분을 도시한 단면도이고,
도 2는 본 발명의 실시예에 따른 TFT 기판의 TFT 부분을 도시한 단면도이고,
도 3은 본 발명의 실시예에 따른 TFT 기판의 화소 영역을 도시한 평면도이다.

Claims (6)

  1. 절연 기판,
    상기 절연 기판 위에 형성된 게이트 금속층,
    상기 게이트 금속층을 덮는 제 1 게이트 절연막,
    상기 제 1 게이트 절연막 위에 형성된 제 2 게이트 절연막,
    상기 제 2 게이트 절연막 위에 형성된 비정질 실리콘 층,
    상기 비정질 실리콘층 위에 형성된 n+ 비정질 실리콘 층,
    상기 n+ 비정질 실리콘 층위에 접촉하여 형성된 소스/드레인 금속층,
    상기 소스/드레인 금속층 위에 형성되어 있으며, 상기 소스/드레인 금속층을 드러내는 접촉홀을 가지는 보호막,
    상기 보호막 위에 형성되어 있으며, 상기 접촉홀을 통하여 상기 소스/드레인 금속층과 연결되어 있는 화소 전극을 포함하는 박막 트랜지스터 기판에 있어서,
    상기 제1 게이트 절연막과 상기 제2 게이트 절연막은 질화 실리콘으로 이루어져 있고, 상기 제2 게이트 절연막의 실리콘 성분비가 상기 제1 게이트 절연막의 실리콘 성분비에 비하여 높은 것을 특징으로 하는 박막트랜지스터 기판.
  2. 제1항에서,
    상기 제2 게이트 절연막의 N/Si의 원자비는 1 ~ 1.2로 되는 박막 트랜지스터 기판.
  3. 제1항에서,
    상기 기판의 각 화소의 표시 영역에는 상기 제2 게이트 절연막이 제거된 박막 트랜지스터 기판.
  4. 투명한 절연 기판 위에 게이트 금속층을 형성하는 단계,
    질화 실리콘으로 상기 게이트 금속층을 덮는 제1 게이트 절연막을 적층하는 단계,
    상기 제1 게이트 절연막보다 실리콘의 성분비가 높은 제2 게이트 절연막을 적층하는 단계
    를 포함하는 박막 트랜지스터 기판의 제조 방법.
  5. 제4항에서,
    상기 제2 게이트 절연막의 N/Si의 원자비는 1 ~ 1.2로 형성하는 박막 트랜지스터 기판의 제조 방법.
  6. 제4항에서,
    상기 제2 게이트 절연막 위에 비정질 실리콘을 적층하는 단계,
    고농도로 도핑된 비정질 실리콘 적층하는 단계,
    상기 비정질 실리콘과 상기 고농도로 도핑된 비정질 실리콘 및 상기 기판 위의 각 화소의 표시 영역에 있는 상기 제2 게이트 절연막을 식각하는 단계, 및
    소스 및 드레인 금속층을 형성하는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
KR1019970034421A 1997-07-23 1997-07-23 이중게이트절연막을갖는박막트랜지스터액정표시장치및그제조방법 KR100483522B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970034421A KR100483522B1 (ko) 1997-07-23 1997-07-23 이중게이트절연막을갖는박막트랜지스터액정표시장치및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970034421A KR100483522B1 (ko) 1997-07-23 1997-07-23 이중게이트절연막을갖는박막트랜지스터액정표시장치및그제조방법

Publications (2)

Publication Number Publication Date
KR19990011352A KR19990011352A (ko) 1999-02-18
KR100483522B1 true KR100483522B1 (ko) 2005-07-25

Family

ID=37303693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970034421A KR100483522B1 (ko) 1997-07-23 1997-07-23 이중게이트절연막을갖는박막트랜지스터액정표시장치및그제조방법

Country Status (1)

Country Link
KR (1) KR100483522B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732862B1 (ko) * 2005-07-13 2007-06-27 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 평판 표시장치
KR20230017795A (ko) 2020-05-29 2023-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 이차 전지 및 차량

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100336889B1 (ko) * 1998-10-27 2008-11-28 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터액정표시장치
KR100767354B1 (ko) * 2000-09-04 2007-10-16 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조방법
JP2001242803A (ja) * 2000-02-29 2001-09-07 Sony Corp 表示装置及びその製造方法
KR100507273B1 (ko) * 2000-12-29 2005-08-10 비오이 하이디스 테크놀로지 주식회사 프린지필드구동 액정표시장치의 제조방법
KR20020076934A (ko) * 2001-03-31 2002-10-11 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터 액정표시장치 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01236654A (ja) * 1988-03-17 1989-09-21 Toshiba Corp アクティブマトリックス型液晶表示装置の製造方法
US5041888A (en) * 1989-09-18 1991-08-20 General Electric Company Insulator structure for amorphous silicon thin-film transistors
KR930006487A (ko) * 1991-09-10 1993-04-21 김광호 액정표시장치의 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01236654A (ja) * 1988-03-17 1989-09-21 Toshiba Corp アクティブマトリックス型液晶表示装置の製造方法
US5041888A (en) * 1989-09-18 1991-08-20 General Electric Company Insulator structure for amorphous silicon thin-film transistors
KR930006487A (ko) * 1991-09-10 1993-04-21 김광호 액정표시장치의 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732862B1 (ko) * 2005-07-13 2007-06-27 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 평판 표시장치
KR20230017795A (ko) 2020-05-29 2023-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 이차 전지 및 차량

Also Published As

Publication number Publication date
KR19990011352A (ko) 1999-02-18

Similar Documents

Publication Publication Date Title
US5060036A (en) Thin film transistor of active matrix liquid crystal display
KR970048855A (ko) 액정표시장치의 제조방법
US20080252806A1 (en) Thin film transistor array panel and manufacturing method thereof
US7915062B2 (en) Method of manufacturing a TFT array substrate
US6459464B1 (en) Liquid crystal display device with reduced weighting trace defects
US9111814B2 (en) Array substrate, manufacturing method thereof and LCD
EP2743984A2 (en) Array substrate and the method for manufacturing the same, and liquid crystal display device
US20070015319A1 (en) Method for forming contact hole and method for fabricating thin film transistor plate using the same
US6559920B1 (en) Liquid crystal display device and method of manufacturing the same
US6509940B2 (en) Liquid crystal display and fabricating method thereof
KR100483522B1 (ko) 이중게이트절연막을갖는박막트랜지스터액정표시장치및그제조방법
KR100272266B1 (ko) 박막 트랜지스터 및 그의 제조방법
US6291255B1 (en) TFT process with high transmittance
US6906760B2 (en) Array substrate for a liquid crystal display and method for fabricating thereof
KR100232681B1 (ko) 액정표시장치의 제조방법 및 액정표시장치의 구조
US20050037528A1 (en) Thin film transistor liquid crystal display and fabrication method thereof
KR20010002981A (ko) 수소화 비정질실리콘 박막트랜지스터의 저온 제조방법
KR100271040B1 (ko) 액정표시장치의 배선구조 및 그 제조방법(the line structure of the lcd and the method of manufacturing the same)
JPH08262492A (ja) 液晶表示装置
KR100466392B1 (ko) 프린지 필드 스위칭 액정표시장치의 제조방법
KR100569729B1 (ko) 소스 및 드레인용 금속으로 몰리브덴 텅스텐 합금을 사용하는 박막 트랜지스터 액정 표시 소자 기판 및 그 제조 방법
KR100599958B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR100202232B1 (ko) 액정표시장치의 제조방법 및 액정표시장치의 구조
KR100471765B1 (ko) 단일막게이트라인을갖는박막트랜지스터기판및그제조방법
KR100397672B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120315

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee