JPH05218433A - 薄膜トランジスタアレイ基板の製造方法 - Google Patents
薄膜トランジスタアレイ基板の製造方法Info
- Publication number
- JPH05218433A JPH05218433A JP1512292A JP1512292A JPH05218433A JP H05218433 A JPH05218433 A JP H05218433A JP 1512292 A JP1512292 A JP 1512292A JP 1512292 A JP1512292 A JP 1512292A JP H05218433 A JPH05218433 A JP H05218433A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- substrate
- silicon oxide
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】この発明は、無研磨ガラスの使用が可能にして
コストの低減を図ることが出来る薄膜トランジスタアレ
イ基板の製造方法を提供することを目的とする。 【構成】この発明の薄膜トランジスタアレイ基板の製造
方法は、ガラス基板１上に少なくともテトラエチルオル
ソシリケ−トを原料に含む酸化硅素膜１６を化学気相成
長法により形成し、この酸化硅素膜上に薄膜トランジス
タを作製してなり、上記の目的を達成することが出来
る。
コストの低減を図ることが出来る薄膜トランジスタアレ
イ基板の製造方法を提供することを目的とする。 【構成】この発明の薄膜トランジスタアレイ基板の製造
方法は、ガラス基板１上に少なくともテトラエチルオル
ソシリケ−トを原料に含む酸化硅素膜１６を化学気相成
長法により形成し、この酸化硅素膜上に薄膜トランジス
タを作製してなり、上記の目的を達成することが出来
る。
Description
【０００１】
【産業上の利用分野】この発明は、薄膜トランジスタア
レイ基板の製造方法に関する。
レイ基板の製造方法に関する。
【０００２】
【従来の技術】近年、液晶やエレクトロルミネセンス
（ＥＬ）を用いた表示装置は、テレビ表示やグラフィッ
クディスプレイ等を指向した大容量、高密度のアクティ
ブマトリックス型の開発，実用化が盛んである。このよ
うな液晶表示装置では、クロスト−クのない高いコント
ラストの表示が行なえるように、各画素の駆動，制御を
行なう手段としてアクティブ素子が用いられている。こ
のアクティブ素子の代表例としては、透過型表示が可能
であり、大面積化も容易であり、低温形成が可能等の理
由から、透明絶縁基板上にアモルファスシリコンを用い
て形成された薄膜トランジスタが使用されている。
（ＥＬ）を用いた表示装置は、テレビ表示やグラフィッ
クディスプレイ等を指向した大容量、高密度のアクティ
ブマトリックス型の開発，実用化が盛んである。このよ
うな液晶表示装置では、クロスト−クのない高いコント
ラストの表示が行なえるように、各画素の駆動，制御を
行なう手段としてアクティブ素子が用いられている。こ
のアクティブ素子の代表例としては、透過型表示が可能
であり、大面積化も容易であり、低温形成が可能等の理
由から、透明絶縁基板上にアモルファスシリコンを用い
て形成された薄膜トランジスタが使用されている。
【０００３】図３は、従来の製造方法により得られた薄
膜トランジスタを備えたアクティブマトリックス型液晶
表示装置を示したもので、製造方法的に説明する。先
ず、ガラスあるいはプラスチックからなる第１の基板１
上にゲ−ト線と一体のゲ−ト電極２を形成し、このゲ−
ト電極２を覆うように絶縁層３を形成する。この絶縁層
３上に、例えば水素化アモルファスシリコンからなる半
導体層４及びエッチング時のストッパとして働く例えば
窒化シリコン膜からなるエッチングストッパ層５を形成
する。このエッチングストッパ層５を所定のパタ−ンに
形成後、ｎ型水素化アモルファスシリコン膜からなる低
抵抗半導体層６を形成し、半導体層４及び低抵抗半導体
層６を同時に所定パタ−ンにエッチング加工する。次
に、表示電極７として、例えばインジウム錫酸化物（以
下，ＩＴＯと称する）を形成する。更に、この表示電極
７上に、デ−タ線と一体のドレイン電極８やソ−ス電極
９を形成する。その後、ドレイン電極８とソ−ス電極９
の間の低抵抗半導体層６をエッチング除去して、薄膜ト
ランジスタを形成する。更に、表示画素電極７を除いた
半導体層４とドレイン電極８及びソ−ス電極９上に、例
えば窒化シリコン膜からなる無機保護膜１０を形成す
る。更に、表示画素電極７及び無機保護膜１０上に、液
晶配向膜１１を形成する。
膜トランジスタを備えたアクティブマトリックス型液晶
表示装置を示したもので、製造方法的に説明する。先
ず、ガラスあるいはプラスチックからなる第１の基板１
上にゲ−ト線と一体のゲ−ト電極２を形成し、このゲ−
ト電極２を覆うように絶縁層３を形成する。この絶縁層
３上に、例えば水素化アモルファスシリコンからなる半
導体層４及びエッチング時のストッパとして働く例えば
窒化シリコン膜からなるエッチングストッパ層５を形成
する。このエッチングストッパ層５を所定のパタ−ンに
形成後、ｎ型水素化アモルファスシリコン膜からなる低
抵抗半導体層６を形成し、半導体層４及び低抵抗半導体
層６を同時に所定パタ−ンにエッチング加工する。次
に、表示電極７として、例えばインジウム錫酸化物（以
下，ＩＴＯと称する）を形成する。更に、この表示電極
７上に、デ−タ線と一体のドレイン電極８やソ−ス電極
９を形成する。その後、ドレイン電極８とソ−ス電極９
の間の低抵抗半導体層６をエッチング除去して、薄膜ト
ランジスタを形成する。更に、表示画素電極７を除いた
半導体層４とドレイン電極８及びソ−ス電極９上に、例
えば窒化シリコン膜からなる無機保護膜１０を形成す
る。更に、表示画素電極７及び無機保護膜１０上に、液
晶配向膜１１を形成する。
【０００４】一方、ガラスあるいはプラスチックからな
る第２の基板１２上に、透明対向基板１３及び液晶配向
膜１４を順に形成する。この第２の基板１２を第１の基
板１と１０μｍ程度の間隔を保って対向配設して周囲部
を封着し、その間隙に液晶１５を封入すると、アクティ
ブマトリックス型液晶表示装置が完成する。
る第２の基板１２上に、透明対向基板１３及び液晶配向
膜１４を順に形成する。この第２の基板１２を第１の基
板１と１０μｍ程度の間隔を保って対向配設して周囲部
を封着し、その間隙に液晶１５を封入すると、アクティ
ブマトリックス型液晶表示装置が完成する。
【０００５】
【発明が解決しようとする課題】ところで、薄膜トラン
ジスタの形成の際、ガラス基板上に直接薄膜トランジス
タを形成すると、基板に含まれている不純物が拡散し、
トランジスタ特性に悪影響を及ぼす。そこで、ガラス基
板上にプラズマ化学気相成長（以下、化学気相成長をＣ
ＶＤと略称する）法等により酸化硅素膜等を成膜するこ
とで不純物の拡散を防ぎ、その表面に薄膜トランジスタ
の形成を行なっている。ところが、その際に用いるガラ
スは、無研磨ガラスであると基板表面が凹凸になってお
り、その上に酸化硅素膜等を成膜しても平滑な表面状態
が得られず、その表面に薄膜トランジスタを形成する
と、膜の段切れ等による不良が発生し易く、歩留まりが
著しく低下する。そのために、コストの高い研磨ガラス
を用い、その上に酸化硅素膜等を成膜し、その表面に薄
膜トランジスタの形成を行なっている。尚、研磨ガラス
上にプラズマＣＶＤ法等により酸化硅素膜等を成膜した
場合の表面状態を図４に示す。
ジスタの形成の際、ガラス基板上に直接薄膜トランジス
タを形成すると、基板に含まれている不純物が拡散し、
トランジスタ特性に悪影響を及ぼす。そこで、ガラス基
板上にプラズマ化学気相成長（以下、化学気相成長をＣ
ＶＤと略称する）法等により酸化硅素膜等を成膜するこ
とで不純物の拡散を防ぎ、その表面に薄膜トランジスタ
の形成を行なっている。ところが、その際に用いるガラ
スは、無研磨ガラスであると基板表面が凹凸になってお
り、その上に酸化硅素膜等を成膜しても平滑な表面状態
が得られず、その表面に薄膜トランジスタを形成する
と、膜の段切れ等による不良が発生し易く、歩留まりが
著しく低下する。そのために、コストの高い研磨ガラス
を用い、その上に酸化硅素膜等を成膜し、その表面に薄
膜トランジスタの形成を行なっている。尚、研磨ガラス
上にプラズマＣＶＤ法等により酸化硅素膜等を成膜した
場合の表面状態を図４に示す。
【０００６】この発明は、上記事情に鑑みなされたもの
で、無研磨ガラスの使用が可能にしてコストの低減を図
ることが出来る薄膜トランジスタアレイ基板の製造方法
を提供することを目的とする。
で、無研磨ガラスの使用が可能にしてコストの低減を図
ることが出来る薄膜トランジスタアレイ基板の製造方法
を提供することを目的とする。
【０００７】
【課題を解決するための手段】この発明は、ガラス基板
上に少なくともテトラエチルオルソシリケ−トを原料に
含む酸化硅素膜を化学気相成長法により形成し、この酸
化硅素膜上に薄膜トランジスタを作製する薄膜トランジ
スタアレイ基板の製造方法である。
上に少なくともテトラエチルオルソシリケ−トを原料に
含む酸化硅素膜を化学気相成長法により形成し、この酸
化硅素膜上に薄膜トランジスタを作製する薄膜トランジ
スタアレイ基板の製造方法である。
【０００８】
【作用】この発明によれば、ガラス基板上に少なくとも
テトラエチルオルソシリケ−トを原料に含む酸化硅素膜
を化学気相成長法により形成しているので、無研磨ガラ
ス基板を用いても、平滑な基板表面を提供することが出
来、膜の段切れ等による不良発生を無くし、歩留まりの
向上を図ると共に、安定な薄膜トランジスタを作成する
ことが出来る。更に、無研磨ガラスの使用が可能になる
ため、コストの低減を図ることが出来る。
テトラエチルオルソシリケ−トを原料に含む酸化硅素膜
を化学気相成長法により形成しているので、無研磨ガラ
ス基板を用いても、平滑な基板表面を提供することが出
来、膜の段切れ等による不良発生を無くし、歩留まりの
向上を図ると共に、安定な薄膜トランジスタを作成する
ことが出来る。更に、無研磨ガラスの使用が可能になる
ため、コストの低減を図ることが出来る。
【０００９】
【実施例】以下、図面を参照して、この発明の一実施例
を詳細に説明する。
を詳細に説明する。
【００１０】図１は、この発明の製造方法により得られ
た薄膜トランジスタアレイ基板を用いて組み立てられた
アクティブマトリックス型液晶表示装置を示したもの
で、この図１によりこの発明の製造方法を説明すること
にする。尚、従来例（図３）と同一箇所は同一符号を付
すことにする。
た薄膜トランジスタアレイ基板を用いて組み立てられた
アクティブマトリックス型液晶表示装置を示したもの
で、この図１によりこの発明の製造方法を説明すること
にする。尚、従来例（図３）と同一箇所は同一符号を付
すことにする。
【００１１】先ず、無研磨ガラスからなる第１の基板１
上にテトラエチルオルソシリケ−ト（以下、ＴＥＯＳと
略称）を原料に含む酸化硅素膜１６をＣＶＤ法により形
成する。これは、ＴＥＯＳを原料に含むＣＶＤ法により
得られた緻密な酸化硅素膜１６が下地の凹凸を平滑化す
るという性質を利用したものであり、研磨ガラス上にモ
ノシランガスを用いたＣＶＤ法等により酸化硅素膜等を
成膜したもの（図４参照）より平滑な表面状態が得られ
る。この発明の場合の表面状態を図２に示す。又、この
性質を用いた酸化硅素膜は、基板としてガラスのみなら
ず、プラスチック等の有機フィルムなどを用いた場合で
も採用出来、更にａ−ＳｉＴＦＴのみならず、ｐｏｌｙ
−ＳｉＴＦＴ，センサ等平滑な表面状態を必要とする装
置にも採用出来ることは言うまでもない。
上にテトラエチルオルソシリケ−ト（以下、ＴＥＯＳと
略称）を原料に含む酸化硅素膜１６をＣＶＤ法により形
成する。これは、ＴＥＯＳを原料に含むＣＶＤ法により
得られた緻密な酸化硅素膜１６が下地の凹凸を平滑化す
るという性質を利用したものであり、研磨ガラス上にモ
ノシランガスを用いたＣＶＤ法等により酸化硅素膜等を
成膜したもの（図４参照）より平滑な表面状態が得られ
る。この発明の場合の表面状態を図２に示す。又、この
性質を用いた酸化硅素膜は、基板としてガラスのみなら
ず、プラスチック等の有機フィルムなどを用いた場合で
も採用出来、更にａ−ＳｉＴＦＴのみならず、ｐｏｌｙ
−ＳｉＴＦＴ，センサ等平滑な表面状態を必要とする装
置にも採用出来ることは言うまでもない。
【００１２】このようにして平滑な表面状態が得られた
基板上に、先ずゲ−ト線と一体のゲ−ト電極２を形成す
る。このゲ−ト電極２を覆うように酸化硅素膜１６上
に、ＳｉＨ4 ガス，アンモニアガス，窒素ガス系のグロ
−放電により窒化シリコンゲ−ト絶縁膜３を３０００オ
ングストロ−ム堆積する。その後、シランガス，水素ガ
ス系のグロ−放電により水素化アモルファスシリコン膜
４を５００オングストロ−ム堆積し、更に絶縁膜例えば
ＳｉＨ4 ガス，アンモニアガス，窒素ガス系のグロ−放
電により窒化シリコン保護膜５を２０００オングストロ
−ム形成する。
基板上に、先ずゲ−ト線と一体のゲ−ト電極２を形成す
る。このゲ−ト電極２を覆うように酸化硅素膜１６上
に、ＳｉＨ4 ガス，アンモニアガス，窒素ガス系のグロ
−放電により窒化シリコンゲ−ト絶縁膜３を３０００オ
ングストロ−ム堆積する。その後、シランガス，水素ガ
ス系のグロ−放電により水素化アモルファスシリコン膜
４を５００オングストロ−ム堆積し、更に絶縁膜例えば
ＳｉＨ4 ガス，アンモニアガス，窒素ガス系のグロ−放
電により窒化シリコン保護膜５を２０００オングストロ
−ム形成する。
【００１３】次に、窒化シリコン保護膜５をリソグラフ
ィ技術を用いて所定のパタ−ンに加工する。更に、この
上に低抵抗半導体膜６として例えばモノシランガス，燐
化水素（ＰＨ3 ）を含む水素ガスのグロ−放電によるｎ
型水素化アモルファスシリコン膜を５００オングストロ
−ム形成する。
ィ技術を用いて所定のパタ−ンに加工する。更に、この
上に低抵抗半導体膜６として例えばモノシランガス，燐
化水素（ＰＨ3 ）を含む水素ガスのグロ−放電によるｎ
型水素化アモルファスシリコン膜を５００オングストロ
−ム形成する。
【００１４】次に、リソグラフィ技術を用いて水素化ア
モルファスシリコン膜４及び低抵抗半導体膜６を所定の
パタ−ンに加工する。更に、表示画素電極７としてＩＴ
Ｏを形成する。その後、ドレイン電極８及びソ−ス電極
９を形成する。更に、この薄膜トランジスタは、経時変
化を抑えるため、例えば窒化シリコン膜等の無機保護膜
１０で覆う。更に、表示画素電極７及び無機保護膜１０
上に、液晶配向膜１１を形成する。こうして薄膜トラン
ジスタアレイ基板が完成する。
モルファスシリコン膜４及び低抵抗半導体膜６を所定の
パタ−ンに加工する。更に、表示画素電極７としてＩＴ
Ｏを形成する。その後、ドレイン電極８及びソ−ス電極
９を形成する。更に、この薄膜トランジスタは、経時変
化を抑えるため、例えば窒化シリコン膜等の無機保護膜
１０で覆う。更に、表示画素電極７及び無機保護膜１０
上に、液晶配向膜１１を形成する。こうして薄膜トラン
ジスタアレイ基板が完成する。
【００１５】この薄膜トランジスタアレイ基板を用いて
アクティブマトリックス型液晶表示装置を組み立てるに
は、更に、ガラスあるいはプラスチックからなる第２の
基板１２上に、透明対向電極１３及び液晶配向膜１４を
順に形成する。この第２の基板１２を第１の基板１と１
０μｍ程度の間隔を保って対向配設して、その周囲を封
止し、その間隙に液晶１５を封入する。このようにして
アクティブマトリックス型液晶表示装置が完成する。
アクティブマトリックス型液晶表示装置を組み立てるに
は、更に、ガラスあるいはプラスチックからなる第２の
基板１２上に、透明対向電極１３及び液晶配向膜１４を
順に形成する。この第２の基板１２を第１の基板１と１
０μｍ程度の間隔を保って対向配設して、その周囲を封
止し、その間隙に液晶１５を封入する。このようにして
アクティブマトリックス型液晶表示装置が完成する。
【００１６】
【発明の効果】以上詳述したように、この発明によれ
ば、ガラス基板上に少なくともＴＥＯＳを原料に含む酸
化硅素膜をＣＶＤ法により形成しているので、無研磨ガ
ラスを使用することが出来、コストの低減を図ることが
出来る。
ば、ガラス基板上に少なくともＴＥＯＳを原料に含む酸
化硅素膜をＣＶＤ法により形成しているので、無研磨ガ
ラスを使用することが出来、コストの低減を図ることが
出来る。
【図１】この発明の一実施例に係る製造方法により得ら
れた薄膜トランジスタアレイ基板を使用したアクティブ
マトリックス型液晶表示装置を示す断面図。
れた薄膜トランジスタアレイ基板を使用したアクティブ
マトリックス型液晶表示装置を示す断面図。
【図２】無研磨ガラス上にＣＶＤ法によりＴＥＯＳを原
料に含む酸化硅素膜を成膜した場合の表面状態を示す斜
視図。
料に含む酸化硅素膜を成膜した場合の表面状態を示す斜
視図。
【図３】従来の製造方法により得られた薄膜トランジス
タアレイ基板を使用したアクティブマトリックス型液晶
表示装置を示す断面図。
タアレイ基板を使用したアクティブマトリックス型液晶
表示装置を示す断面図。
【図４】研磨ガラス上にプラズマＣＶＤ法等により酸化
硅素膜等を成膜した場合の表面状態を示す斜視図。
硅素膜等を成膜した場合の表面状態を示す斜視図。
１…第１の基板、２…ゲ−ト電極、３…ゲ−ト絶縁膜、
４…水素化アモルファスシリコン膜、５…窒化シリコン
保護膜、６…低抵抗半導体膜、７…表示画素電極、８…
ドレイン電極、９…ソ−ス電極、１０…無機保護膜、１
１…液晶配向膜、１６…酸化硅素膜。
４…水素化アモルファスシリコン膜、５…窒化シリコン
保護膜、６…低抵抗半導体膜、７…表示画素電極、８…
ドレイン電極、９…ソ−ス電極、１０…無機保護膜、１
１…液晶配向膜、１６…酸化硅素膜。
Claims (1)
- 【請求項１】 ガラス基板上に少なくともテトラエチル
オルソシリケ−トを原料に含む酸化硅素膜を化学気相成
長法により形成し、この酸化硅素膜上に薄膜トランジス
タを作製することを特徴とする薄膜トランジスタアレイ
基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1512292A JPH05218433A (ja) | 1992-01-30 | 1992-01-30 | 薄膜トランジスタアレイ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1512292A JPH05218433A (ja) | 1992-01-30 | 1992-01-30 | 薄膜トランジスタアレイ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218433A true JPH05218433A (ja) | 1993-08-27 |
Family
ID=11880019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1512292A Pending JPH05218433A (ja) | 1992-01-30 | 1992-01-30 | 薄膜トランジスタアレイ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218433A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008004590A (ja) * | 2006-06-20 | 2008-01-10 | Hitachi Displays Ltd | 画像表示装置およびその製造方法 |
-
1992
- 1992-01-30 JP JP1512292A patent/JPH05218433A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008004590A (ja) * | 2006-06-20 | 2008-01-10 | Hitachi Displays Ltd | 画像表示装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5041888A (en) | Insulator structure for amorphous silicon thin-film transistors | |
| US8193531B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20090286341A1 (en) | Pixel circuit substrate, liquid crystal display apparatus, method of manufacturing the same and projection display apparatus | |
| US20140070225A1 (en) | Hydrogenation and Crystallization of Polycrystalline Silicon | |
| US7609344B2 (en) | Transflective liquid crystal display and manufacturing method thereof | |
| US7479415B2 (en) | Fabrication method of polycrystalline silicon liquid crystal display device | |
| US6894754B2 (en) | Substrate with a flattening film, display substrate, and method of manufacturing the substrates | |
| US6734460B2 (en) | Active matrix substrate and method of fabricating the same | |
| JP2000077666A (ja) | Ｉｔｏ膜接続構造、ｔｆｔ基板及びその製造方法 | |
| US20020052057A1 (en) | Method of fabricating thin film transistor liquid crystal display | |
| JPH05218433A (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JP3864636B2 (ja) | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法 | |
| US20050157226A1 (en) | Integrated color filter and fabricating method thereof | |
| US6046063A (en) | Method of manufacturing liquid crystal display | |
| JP2536230B2 (ja) | アクティブマトリクス型液晶ディスプレイ装置 | |
| US20040140469A1 (en) | Panel of a flat display and method of fabricating the panel | |
| JPH02179615A (ja) | 液晶表示装置 | |
| JPH01236654A (ja) | アクティブマトリックス型液晶表示装置の製造方法 | |
| JP3714033B2 (ja) | 半導体装置、アクティブマトリクス基板、電気光学装置、および半導体装置の製造方法 | |
| JP4202091B2 (ja) | アクティブマトリクス型液晶表示装置の作製方法 | |
| US6903797B2 (en) | Method of fabricating liquid crystal display device | |
| JP3283919B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100195253B1 (ko) | 다결정실리콘-박막트랜지스터의 제조방법 | |
| JPH10111521A (ja) | 液晶表示パネルの製造方法及び液晶表示パネル並びにそれを用いた電子機器 | |
| JP2002072248A (ja) | 液晶表示装置 |