JP3283919B2 - 薄膜トランジスタの製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えばアクティブマ
トリックス型液晶表示素子のスイッチング素子として用
いられる薄膜トランジスタ（以下ＴＦＴと称する）の製
造方法に関する。

【０００２】

【従来の技術】液晶を用いた表示素子として、テレビ表
示やグラフィックディスプレイ等を指向した大容量、高
密度のアクティブマトリックス型液晶表示素子の開発及
び実用化が盛んに行なわれている。このような表示素子
では、クロストークのない高コントラスト表示が行える
ように、各画素の駆動および制御を行う手段として半導
体スイッチが用いられている。半導体スイッチとして
は、透過型表示が可能であり大面積化も容易である等の
理由から、通常、透明絶縁基板上に形成されたＴＦＴが
用いられている。また、ＴＦＴの中では、低温プロセス
が可能である等の理由から、非晶質硅素（ａ−Ｓｉ）を
用いたものが一般的である。

【０００３】また、一般に、アクティブマトリックス型
液晶表示素子としては、ラビングによる配向処理がそれ
ぞれ施された２枚の基板を、配向方向が互いに９０゜を
なすように平行に対向させて配置し、これらの間にネマ
チックタイプの液晶組成物を挾持させたツイステッドネ
マチック（ＴＮ）型のものが広く用いられている。

【０００４】

【発明が解決しようとする課題】非晶質珪素を用いた薄
膜トランジスタ（ａ−ＳｉＴＦＴ）は、半導体活性層で
あるａ−Ｓｉ層を挟んで下層にゲート電極層、上層にソ
ース・ドレイン電極層をそれぞれ配置した逆スタガー構
造をとる場合が多いが、これはさらにａ−Ｓｉ活性層と
ソース・ドレイン電極層との間にチャネル保護膜を有す
るものとチャネル保護層を有しないものとに大別され
る。

【０００５】チャネル保護膜を有するタイプのＴＦＴで
は、チャネル保護膜を十分に厚くすることがＴＦＴ特性
の安定化のために望ましい。しかしながら、ソース・ド
レイン電極配線がチャネル保護膜の段差部を乗り越える
際に断線しないように、ソース・ドレイン電極層の膜厚
もチャネル保護膜より厚くしておかねばならず、製造工
程に負担がかかってしまう。そのため、容易にチャネル
保護膜の膜厚を厚くすることができなかった。この問題
を解決する方法としてチャネル保護膜をテーパー加工す
ることが有効であり、従来、チャネル保護膜のエッチン
グ液に硝酸を混合する等の工夫をしてチャネル保護膜に
テーパーを形成している。しかしながら、この場合、エ
ッチング液は、ゲート絶縁膜を侵さずにチャネル保護膜
をエッチングできる液とする必要があるため、エッチン
グ液の組成に自由度が少なく、テーパー加工とエッチン
グ選択性との両者を満たすにはゲート絶縁膜等の材質に
制限が加えられてしまうのが現状であった。

【０００６】この発明はこのような従来の事情に鑑みな
されたものであり、その目的は、エッチング液、ゲート
絶縁膜等の材質に制限を加えることなく、容易にチャネ
ル保護をテーパー加工することのできる薄膜トランジス
タの製造方法を提供することをにある。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、この発明の薄膜トランジスタの製造方法は、半導体
活性層上に、シリコンを主成分とする下層絶縁膜および
シリコンを主成分とし上記下層絶縁膜よりもエッチング
速度の速い上層絶縁膜を含む積層膜を形成する工程と、
上記積層膜上にレジストを形成する工程と、上記レジス
トに基づいて上記積層膜をエッチングし、上記下層絶縁
膜をテーパ状となすエッチング工程と、上記エッチング
された上記上層絶縁膜の少なくとも一部を除去して上記
チャネル保護膜を形成する工程と、上記ソース・ドレイ
ン電極を形成する工程と、を備えたことを特徴としてい
る。

【０００８】

【作用】本発明によれば、エッチング速度が異なる複数
の絶縁膜を半導体活性層側からエッチング速度が遅い順
に積層した積層膜を形成し、この積層膜をエッチングす
ることにより、エッチング速度の差を利用して積層膜の
下層部分にテーパーを形成する。そして、テーパーが形
成されていない上層部をエッチング除去することでテー
パー加工されたチャネル保護膜を容易に作製することが
できる。

【０００９】

【実施例】以下、図面を参照しながら、この発明の実施
例について詳細に説明する。

【００１０】図１および図２は、この発明に係る製造方
法を用いて形成された薄膜トランジスタを有するアクテ
ィブマトリックス型の液晶表示素子を示している。図１
に示すように、液晶表示素子は、ガラスからなる絶縁基
板１０を有するマトリックスアレイ基板１２と、ガラス
からなる絶縁基板１４を有しているとともにマトリック
スアレイ基板１２と所定の間隔を保って保持された対向
基板１６と、これらの基板間に封入された液晶層１７
と、を備えている。

【００１１】図１および図２に示すように、マトリック
スアレイ基板１２は、絶縁基板１０の上面にマトリック
ス状に形成された多数の画素電極１８と、画素電極に沿
って互いに平行に延びる多数の信号電極２０と、信号電
極と直交する方向に沿って互いに平行に延びる多数の走
査電極２１と、を有している。各画素電極１８は、逆ス
タガー型のＴＦＴ２４を介して信号電極２０および走査
電極２１に接続されている。各ＴＦＴ２４は、信号電極
２０と一体に形成されたドレイン電極２６と、走査電極
２１と一体に形成されたゲート電極２７と、画素電極１
８に接続されたソース電極２８と、図２における破線で
囲まれたチャネル領域と、を有している。信号電極２０
は、ＴＦＴ２４のドレイン電極２６に画像信号を与える
ためのデータ線として作用し、走査電極２１はＴＦＴの
ゲート電極２７に走査信号を与えるためのアドレス線と
して作用する。

【００１２】以下、液晶表示素子の詳細な構成を、製造
工程に従って説明する。図１に示すように、まず、例え
ばガラス（コーニング社製７０５９）からなる絶縁基板
１０の一主面上にモリブデン・タンタル（Ｍｏ−Ｔａ）
からなるゲート電極２７を形成する。次に、ゲート電極
２７を覆うように、ゲート絶縁膜３０として、基板温度
４００℃の常圧熱ＣＶＤ法により膜厚０．３μｍの酸化
硅素膜３０ａと基板温度３５０℃のプラズマＣＶＤ法に
より膜厚０．０５μｍの窒化硅素膜３０ｂとを順次絶縁
基板１０上に形成する。更に、膜厚０．０５μｍのａ−
Ｓｉからなる半導体活性層としての半導体膜３２を窒化
珪素膜３０ｂ上に成膜する。続いて、半導体膜３２上
に、チャネル保護膜３４を形成するための２種類の窒化
硅素膜３４ａ、３４ｂを積層する。

【００１３】ここで、チャネル保護膜３４の製造方法に
ついて詳細に説明する。成膜を行う反応室は、直径３０
cmの円形高周波電極及びこれに対向する接地電極を備え
ており、この反応室には、ＳｉＨ4 、ＮＨ3 、Ｎ2 を供
給するガス供給系と、ターボ分子ポンプおよびロータリ
ーポンプを有する排気系とが接続されている。試料であ
る絶縁基板１０は加熱した接地電極にクランプされ、基
板表面温度が所望の温度となるように制御される。この
状態で、反応室にＳｉＨ4 ２０sccm、ＮＨ3 ８０sccm及
びＮ2 ３００sccmを導入し、これらのガスをターボ分子
ポンプとロータリーポンプを通じて排気する。この際、
排気バルブの開度を調節することによって、反応室内の
圧力を０．６Torrに制御する。

【００１４】この状態で高周波電極に１３．５６ＭＨ
ｚ、３００Ｗの高周波を印加すると、グロー放電が発生
し、窒化硅素膜が堆積する。この際、基板温度を２７０
℃と２４０℃とに変更してグロー放電を行なうことによ
り、６％希フッ酸水溶液によるエッチング速度が３００
nm／分の窒化珪素膜３４ａとエッチング速度が６００nm
／分の窒化珪素膜３４ｂとが形成される。そこで、ま
ず、第一層としてエッチング速度３００nm／分の窒化珪
素膜３４ａを３００nm形成し、次いで第二層としてエッ
チング速度６００nm／分の窒化珪素膜３４ｂを５０nm形
成する。なお、第２層のエッチング速度は第１層のエッ
チング速度の約１．５倍以上に設定されていればよく、
好ましくは、２ないし３倍に設定される。また、希フッ
酸水溶液の濃度は、０．１ないし１０％の範囲内に設定
されていればよい。

【００１５】このように積層した窒化硅素膜３４ａ、３
４ｂにレジスト３６によるパターニングを施し、希フッ
酸を主成分としたエッチング溶液に浸すと、図３（ａ）
に示されるように、エッチング速度の速い上層の窒化硅
素膜３４ｂにサンドエッチングが入り、エッチング速度
の遅い下層の窒化硅素膜３４ａにテーパーが形成され
る。続いて、レジスト３６を取り除き、再び、希フッ酸
を主成分とした溶液（例えば０．５％希フッ酸水溶液）
で適当な時間だけ窒化珪素膜３４ａ、３４ｂを処理する
と、図３（ｂ）に示されるように、エッチング速度の速
い上層の窒化硅素膜３４ｂがエッチングにより除去さ
れ、テーパー形成された下層の窒化硅素膜３４ａのみが
残り、チャネル保護膜３４が完成する。

【００１６】次に、図１に示すように、例えば膜厚０．
０５μｍの低抵抗半導体膜３８をチャネル保護膜３４上
に成膜する。なお、前述した希フッ酸水溶液による処理
は、チャネル保護膜３４の加工によって露出したソース
電極・ドレイン電極部に対応する半導体膜３２と低抵抗
半導体膜３８との間に良好なオーミック接合が得られる
ように、半導体膜の表面の自然酸化膜等の絶縁物を除去
する役割をも兼ねている。

【００１７】次に、半導体膜３２および低抵抗半導体膜
３８を加工して、チャネル領域、ソース領域及びドレイ
ン領域を得る。また、ゲート絶縁膜３０の酸化珪素膜３
０ａ上に、ＩＴＯ（インジウム ティン オキサイド）
からなる画素電極１８を形成する。次にソース領域上
に、画素電極１８と接続する形でソース電極２８を形成
し、ドレイン領域上にドレイン電極２６を形成する。こ
うして、ゲート電極２７、ゲート絶縁膜３０、ａ−Ｓｉ
からなる半導体膜３２、ソース電極２８及びドレイン電
極２６から構成される逆スタガー型のＴＦＴ２４を有す
る所定のマトリックスアレイ基板１２が得られる。

【００１８】一方、ガラスからなる絶縁基板１５の一主
面上に、ＩＴＯからなる共通電極４０を形成することに
より、対向基板１６が構成される。そして、マトリック
スアレイ基板１２の一主面の全面に、例えば低温キュア
型のポリイミドからなる配向膜４２を形成し、同様に、
対向基板１４の一主面上の全面に低温キュア型のポロイ
ミドからなる配向膜４３を形成する。その後、マトリッ
クスアレイ基板１２および対向基板１６の一主面は、各
々の配向膜４２、４３を所定の方向に布等でこすること
により、ラビングによる配向処理がそれぞれ施される。

【００１９】そして、マトリックスアレイ基板１２と対
向基板１６とを互いの一主面側が対向し、且つ互いの配
向軸が概略９０゜をなすように配置し、これらの間隙に
液晶１７を封入する。この際、マトリックスアレイ基板
１２および対向基板１６は、配向膜４２、４３のラビン
グ方向の良視角方向が正面方向に向くように組み合わさ
れる。マトリックスアレイ基板１２および対向基板１６
の他主面には、それぞれ偏光膜４４、４５が被着され
る。以上の工程により、液晶表示素子が完成する。

【００２０】以上のように、この実施例に係る液晶表示
素子によれば、希フッ酸水溶液によるエッチング速度が
異なる窒化珪素膜３４ａ、３４ｂを、半導体膜３２側か
らエッチング速度が遅い順に、つまり、窒化珪素膜３４
ａ、３４ｂの順に積層し、この積層膜を希フッ酸水溶液
でエッチングすることによりテーパー状のチャネル保護
膜３４を形成している。そのため、一般的なエッチング
液を用いて、かつ、ゲート絶縁膜等の材質を特別に選択
することなく、チャネル保護膜をテーパ−加工すること
ができる。この結果、製造工程に負担をかけずにチャネ
ル保護膜およびドレイン電極、ソース電極を十分に厚く
することができ、安定な特性を有するＴＦＴを製造する
ことができる。

【００２１】なお、この発明は上述した実施例に限定さ
れることなく、この発明の範囲内で種々変更可能であ
る。例えば、上記実施例においては、チャネル保護膜を
形成するために用いる積層膜としてエッチング速度の異
なる複数の膜を得るために成膜温度を変える構成とした
が、これに限らず、成膜ガスの流量、圧力、放電パワー
等を変更することによっても、エッチング速度の異なる
膜を形成することができる。この場合においても、上記
実施例と同様の効果を得ることができる

【００２２】また、チャネル保護膜の形成に用いるシリ
コン膜は、窒化硅素膜に限らず酸化硅素膜としてもよ
い。更に、この積層膜は３層以上であっても、また、エ
ッチング速度が連続的に変化している積層膜であっても
良い。同様に、最終的に完成したチャネル保護膜も複数
の層から構成されていても良い。また、この発明は、液
晶表示素子のＴＦＴに限らず、ａ−Ｓｉ密着センサ等に
使用されるＴＦＴにも適用することが可能である。

【００２３】

【発明の効果】この発明の薄膜トランジスタの製造方法
によれば、チャネル保護膜としてシリコンを主成分とす
る下層および上層絶縁膜を用い、エッチング速度が遅い
下層絶縁膜から順に半導体活性層上に形成して積層膜と
し、この積層膜にレジストを形成した後、このレジスト
に基づいて積層膜をエッチングすることにより、下層絶
縁膜をテーパ状とする。更に、レジストを除去した後、
エッチングされた上層絶縁膜の少なくとも一部を除去す
ることにより、テーパ加工されたチャネル保護膜を容易
に作成することができる。この結果、製造工程に負担を
かけずにチャネル保護膜を十分に厚くすることができ、
安定な特性を有するＴＦＴの製造が可能となる。

【図面の簡単な説明】

【図１】この発明の一実施例に係る製造方法により製造
された薄膜トランジスタを有するアクティブマトリック
ス型液晶表示素子の一画素部分を示す断面図。

【図２】上記アクティブマトリックス型液晶表示素子の
マトリックスアレイ基板の一部を示す平面図。

【図３】チャネル保護膜の製造工程を示す断面図。

【符号の説明】

１２…マトリックスアレイ基板、１６…対向基板、１７
…液晶層、２４…薄膜トランジスタ、２６…ドレイン電
極、２８…ソース電極、３２…半導体膜、３４…チャネ
ル保護膜、３４ａ、３４ｂ…窒化珪素膜、３６…レジス
ト。

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 半導体活性層とソース・ドレイン電極層
   との間にチャネル保護膜を有する薄膜トランジスタの製
   造方法において、 上記半導体活性層上に、シリコンを主成分とする下層絶
   縁膜およびシリコンを主成分とし上記下層絶縁膜よりも
   エッチング速度の速い上層絶縁膜を含む積層膜を形成す
   る工程と、 上記積層膜にレジストを形成する工程と、 上記レジストに基づいて上記積層膜をエッチングし、上
   記下層絶縁膜をテーパ状となすエッチング工程と、 上記エッチング工程の後、上記レジストを取り除く工程
   と、 上記レジストを取り除く工程の後、上記上層絶縁膜を除
   去すると同時に上記半導体活性層の表面の絶縁物を除去
   する工程と、 上記上層絶縁膜を除去した後、上記ソース・ドレイン電
   極層を形成する工程 と、を備えたことを特徴とする薄膜
   トランジスタの製造方法。
2. 【請求項２】 上記上層および下層絶縁膜は、窒化珪素
   膜であることを特徴とする請求項１に記載の薄膜トラン
   ジスタの製造方法。
3. 【請求項３】 上記エッチング工程は、希フッ酸溶液に
   よるエッチングであることを特徴とする請求項１に記載
   の薄膜トランジスタの製造方法。