JPH11271807A - アクティブマトリックス基板及び液晶表示装置 - Google Patents
アクティブマトリックス基板及び液晶表示装置Info
- Publication number
- JPH11271807A JPH11271807A JP7697198A JP7697198A JPH11271807A JP H11271807 A JPH11271807 A JP H11271807A JP 7697198 A JP7697198 A JP 7697198A JP 7697198 A JP7697198 A JP 7697198A JP H11271807 A JPH11271807 A JP H11271807A
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- matrix substrate
- film
- liquid crystal
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】高精細で視野角の広い横電界液晶駆動可能なア
クティブマトリックス基板を提供する。 【解決手段】透明基板１上に、半導体層３とゲート絶縁
層４，ゲート配線５，コモン配線６，層間絶縁層８，ド
レイン配線１０，画素電極１２，対向電極１１を有する
アクティブマトリックス基板において、前記半導体層３
と前記対向電極１１と同層の金属膜で層間絶縁膜を挟ん
だ蓄積容量１４あるいは付加容量１６を形成する。
クティブマトリックス基板を提供する。 【解決手段】透明基板１上に、半導体層３とゲート絶縁
層４，ゲート配線５，コモン配線６，層間絶縁層８，ド
レイン配線１０，画素電極１２，対向電極１１を有する
アクティブマトリックス基板において、前記半導体層３
と前記対向電極１１と同層の金属膜で層間絶縁膜を挟ん
だ蓄積容量１４あるいは付加容量１６を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置のア
クティブマトリックス基板に係り、それを用いた液晶表
示装置に関する。
クティブマトリックス基板に係り、それを用いた液晶表
示装置に関する。
【０００２】
【従来の技術】アクティブ素子を用いたアクティブマト
リックス型液晶表示装置は、薄く、かつ軽量という特徴
を有し高画質が得られるという点から、表示端末として
広く採用されている。アクティブマトリックス型液晶表
示装置は、薄膜トランジスタ（ＴＦＴ）などのアクティ
ブマトリックス素子を有するアクティブマトリックス基
板と対向する基板の間に液晶を封入して作製する。そし
て、液晶を画素電極−対向電極間に印加する電界によっ
て制御し、基板を透過する光を変調することにより画像
を形成する。
リックス型液晶表示装置は、薄く、かつ軽量という特徴
を有し高画質が得られるという点から、表示端末として
広く採用されている。アクティブマトリックス型液晶表
示装置は、薄膜トランジスタ（ＴＦＴ）などのアクティ
ブマトリックス素子を有するアクティブマトリックス基
板と対向する基板の間に液晶を封入して作製する。そし
て、液晶を画素電極−対向電極間に印加する電界によっ
て制御し、基板を透過する光を変調することにより画像
を形成する。
【０００３】ＴＦＴの半導体層としては非晶質Ｓｉ(ａ
−Ｓｉ)，多結晶Ｓｉ(poly−Ｓｉ)などが用いられてい
る。このうちpoly−Ｓｉは移動度が高く高速で動作する
ＴＦＴを作製できることから、画素のスイッチング素子
以外にシフトレジスターなどの周辺回路にも適用でき
る。このため基板周辺に実装する回路チップを低減する
ことができ、コスト低減やコンパクト化などの効果があ
る。また、周辺チップへの接続点数を減らすことがで
き、通常では端子間隔が狭く接続信頼性の確保の難し
い、高精細の液晶表示装置の作製にも効果がある。
−Ｓｉ)，多結晶Ｓｉ(poly−Ｓｉ)などが用いられてい
る。このうちpoly−Ｓｉは移動度が高く高速で動作する
ＴＦＴを作製できることから、画素のスイッチング素子
以外にシフトレジスターなどの周辺回路にも適用でき
る。このため基板周辺に実装する回路チップを低減する
ことができ、コスト低減やコンパクト化などの効果があ
る。また、周辺チップへの接続点数を減らすことがで
き、通常では端子間隔が狭く接続信頼性の確保の難し
い、高精細の液晶表示装置の作製にも効果がある。
【０００４】poly−Ｓｉ ＴＦＴの場合、通常コプラナ
型の素子構造を採用しており寄生容量が小さい。このた
め、ＴＮ(Twisted Nematic）液晶の様に液晶容量の大き
い縦電界型の液晶表示装置では、特に大きな蓄積容量あ
るいは付加容量を設ける必要はない。
型の素子構造を採用しており寄生容量が小さい。このた
め、ＴＮ(Twisted Nematic）液晶の様に液晶容量の大き
い縦電界型の液晶表示装置では、特に大きな蓄積容量あ
るいは付加容量を設ける必要はない。
【０００５】
【発明が解決しようとする課題】最近、液晶表示の視野
角を広げるために、画素電極−対向電極をアクティブマ
トリックス基板上に形成し、基板と概平行に電界を印加
する横電界方式の液晶表示装置が発表されている。この
場合、液晶容量は縦電界方式に比べて小さくなってい
る。このため、付加容量あるいは補助容量を設けて液晶
の印加電圧を安定化する必要がある。特に、コモン配線
を有しない横電界方式の液晶表示装置においては前段の
ゲート線を用いて付加容量を形成する必要がある。この
際、poly−Ｓｉ ＴＦＴの形成プロセスに適合した信頼
性の高い構造が必要となる。また、開口率を高くするた
めには容量素子を面積効率良く形成する必要がある。
角を広げるために、画素電極−対向電極をアクティブマ
トリックス基板上に形成し、基板と概平行に電界を印加
する横電界方式の液晶表示装置が発表されている。この
場合、液晶容量は縦電界方式に比べて小さくなってい
る。このため、付加容量あるいは補助容量を設けて液晶
の印加電圧を安定化する必要がある。特に、コモン配線
を有しない横電界方式の液晶表示装置においては前段の
ゲート線を用いて付加容量を形成する必要がある。この
際、poly−Ｓｉ ＴＦＴの形成プロセスに適合した信頼
性の高い構造が必要となる。また、開口率を高くするた
めには容量素子を面積効率良く形成する必要がある。
【０００６】従って、本発明の目的は、開口率の高い横
電界駆動が可能なアクティブマトリックス基板を提供す
ることにある。そして、他の目的は、視角が広く高精細
の明るい液晶表示装置を提供することにある。
電界駆動が可能なアクティブマトリックス基板を提供す
ることにある。そして、他の目的は、視角が広く高精細
の明るい液晶表示装置を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するアク
ティブマトリックス基板の特徴は、画素の蓄積容量ある
いは付加容量を半導体層を構成の一部に用いて形成する
ことにある。蓄積容量あるいは付加容量は絶縁層を、こ
の半導体層と金属などの導電層で挟んだ素子構成とな
る。半導体層としてはpoly−Ｓｉ膜などを用いる。この
場合、リンあるいはボロンなどの元素をドーピングする
ことにより半導体層を低抵抗化することができる。この
半導体層を素子に適用することにより、poly−Ｓｉ形成
プロセスに適合した素子を形成することができる。
ティブマトリックス基板の特徴は、画素の蓄積容量ある
いは付加容量を半導体層を構成の一部に用いて形成する
ことにある。蓄積容量あるいは付加容量は絶縁層を、こ
の半導体層と金属などの導電層で挟んだ素子構成とな
る。半導体層としてはpoly−Ｓｉ膜などを用いる。この
場合、リンあるいはボロンなどの元素をドーピングする
ことにより半導体層を低抵抗化することができる。この
半導体層を素子に適用することにより、poly−Ｓｉ形成
プロセスに適合した素子を形成することができる。
【０００８】導電層として対向電極あるいは画素電極と
同層の金属などを用いることによっても、プロセス効率
良く素子を形成することができる。また、素子を構成す
る導電層は横電界液晶駆動のための対向電極として使用
でき、面積効率が良い素子構成が可能となる。このた
め、アクティブマトリックス基板の開口率を大きく設計
することができる。
同層の金属などを用いることによっても、プロセス効率
良く素子を形成することができる。また、素子を構成す
る導電層は横電界液晶駆動のための対向電極として使用
でき、面積効率が良い素子構成が可能となる。このた
め、アクティブマトリックス基板の開口率を大きく設計
することができる。
【０００９】半導体層にpoly−Ｓｉを用いる際、その厚
さは１００ｎｍ以下が適当である。poly−Ｓｉは可視域
の光透過率が高いため、この層が容量素子からはみだし
てもアクティブマトリックス基板の透過率をほとんど低
下させることはない。
さは１００ｎｍ以下が適当である。poly−Ｓｉは可視域
の光透過率が高いため、この層が容量素子からはみだし
てもアクティブマトリックス基板の透過率をほとんど低
下させることはない。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態につい
て、後述する実施例の図面（図１，図２，図４）を参照
して説明する。本発明の実施の形態は、以下のアクティ
ブマトリックス基板構成によって実現される。透明基板
１上に半導体層３を形成する。半導体層３としては、熱
ＣＶＤ(Chemical Vapor Deposition）で作製したpoly−
Ｓｉ膜や、低圧ＣＶＤ法やプラズマＣＶＤ法で作製した
ａ−Ｓｉ膜をレーザアニールや熱アニールして作製した
poly−Ｓｉ膜などが挙げられる。ついで、ゲート絶縁膜
４を形成する。ゲート絶縁層４としては熱酸化膜やプラ
ズマＣＶＤ法で作製したＳｉＯ2 やＳｉＮなどが挙げら
れる。さらに、ゲート配線５やコモン配線６を金属膜や
poly−Ｓｉ膜などを用いて形成する。金属膜としてはＣ
ｒ，ＡｌＴａ，Ｍｏ，Ｎｂ，Ｃｕやそれらの金属を用い
た合金などが挙げられる。
て、後述する実施例の図面（図１，図２，図４）を参照
して説明する。本発明の実施の形態は、以下のアクティ
ブマトリックス基板構成によって実現される。透明基板
１上に半導体層３を形成する。半導体層３としては、熱
ＣＶＤ(Chemical Vapor Deposition）で作製したpoly−
Ｓｉ膜や、低圧ＣＶＤ法やプラズマＣＶＤ法で作製した
ａ−Ｓｉ膜をレーザアニールや熱アニールして作製した
poly−Ｓｉ膜などが挙げられる。ついで、ゲート絶縁膜
４を形成する。ゲート絶縁層４としては熱酸化膜やプラ
ズマＣＶＤ法で作製したＳｉＯ2 やＳｉＮなどが挙げら
れる。さらに、ゲート配線５やコモン配線６を金属膜や
poly−Ｓｉ膜などを用いて形成する。金属膜としてはＣ
ｒ，ＡｌＴａ，Ｍｏ，Ｎｂ，Ｃｕやそれらの金属を用い
た合金などが挙げられる。
【００１１】ついで、ゲート絶縁層４を加工した後、イ
オンドーピング，レーザアニールなどの方法により半導
体層にリンあるいはボロンをドーピングしてｎ領域７お
よびｐ領域を形成する。この際、ドーピングを２段階に
しＬＤＤ(Lightly DopedDrain)構造のＴＦＴを作製する
ことも可能である。また、主にｐ領域は周辺回路部に用
いられるが画素領域に用いることも可能でありこの場合
図中のｎ領域７はｐ領域となる。
オンドーピング，レーザアニールなどの方法により半導
体層にリンあるいはボロンをドーピングしてｎ領域７お
よびｐ領域を形成する。この際、ドーピングを２段階に
しＬＤＤ(Lightly DopedDrain)構造のＴＦＴを作製する
ことも可能である。また、主にｐ領域は周辺回路部に用
いられるが画素領域に用いることも可能でありこの場合
図中のｎ領域７はｐ領域となる。
【００１２】この上に層間絶縁層７としてＳｉＯ2 膜な
どを形成し、更にコンタクトホール９を形成する。そし
て、ドレイン配線１０，対向電極１１，画素電極１２と
して金属膜を形成加工する。金属膜としてはＣｒ，Ａ
ｌ，Ｔａ，Ｍｏ，Ｎｂ，Ｃｕやそれらの金属を用いた合
金などが挙げられる。その上に保護性絶縁層１３を形成
する。さらに配線の端子部の保護性絶縁膜にコンタクト
ホールを形成する。なお、このコンタクトホール部の金
属を保護し電気的接続の安定化を図るため、酸化物導電
膜を形成加工しカバーする構成もある。
どを形成し、更にコンタクトホール９を形成する。そし
て、ドレイン配線１０，対向電極１１，画素電極１２と
して金属膜を形成加工する。金属膜としてはＣｒ，Ａ
ｌ，Ｔａ，Ｍｏ，Ｎｂ，Ｃｕやそれらの金属を用いた合
金などが挙げられる。その上に保護性絶縁層１３を形成
する。さらに配線の端子部の保護性絶縁膜にコンタクト
ホールを形成する。なお、このコンタクトホール部の金
属を保護し電気的接続の安定化を図るため、酸化物導電
膜を形成加工しカバーする構成もある。
【００１３】蓄積容量１４は、画素電極１２に接続した
半導体層のｎ領域７と対向電極１１の間に層間絶縁層８
を挟んで形成される。半導体層のｎ領域７はＴＦＴのオ
フ電流低減やオン電流確保のために必要であり、また対
向電極１１は液晶に電界を印加するのに必要である。蓄
積容量１４はこれらの層を有効に利用して構成されてお
り、プロセス効率良く形成できる。また、蓄積容量１４
は対向電極１１下に形成されており開口率を損なうこと
もない。図１で蓄積容量部で半導体層のｎ領域７は対向
電極１１からはみだして形成されているが、半導体層の
可視光領域の透過率が高いためアクティブマトリックス
基板の透過率をほとんど下げることはない。
半導体層のｎ領域７と対向電極１１の間に層間絶縁層８
を挟んで形成される。半導体層のｎ領域７はＴＦＴのオ
フ電流低減やオン電流確保のために必要であり、また対
向電極１１は液晶に電界を印加するのに必要である。蓄
積容量１４はこれらの層を有効に利用して構成されてお
り、プロセス効率良く形成できる。また、蓄積容量１４
は対向電極１１下に形成されており開口率を損なうこと
もない。図１で蓄積容量部で半導体層のｎ領域７は対向
電極１１からはみだして形成されているが、半導体層の
可視光領域の透過率が高いためアクティブマトリックス
基板の透過率をほとんど下げることはない。
【００１４】また、図４に示すように、対向電極１１を
前段のゲート線１５に接続し付加容量１６を形成する構
成もある。この際、ＴＦＴ１７はゲート電圧０Ｖでもリ
ーク電流を抑えられるように高しきい値の素子を使用す
る必要がある。
前段のゲート線１５に接続し付加容量１６を形成する構
成もある。この際、ＴＦＴ１７はゲート電圧０Ｖでもリ
ーク電流を抑えられるように高しきい値の素子を使用す
る必要がある。
【００１５】以上のように本発明によるアクティブマト
リックス基板では、半導体層と対向電極で蓄積容量ある
いは付加容量を構成しているため、poly−Ｓｉ ＴＦＴ
形成に適合したプロセスになっており効率が良い。ま
た、蓄積容量あるいは付加容量が対向電極下に形成され
ており開口率も高くとれる構成となっている。
リックス基板では、半導体層と対向電極で蓄積容量ある
いは付加容量を構成しているため、poly−Ｓｉ ＴＦＴ
形成に適合したプロセスになっており効率が良い。ま
た、蓄積容量あるいは付加容量が対向電極下に形成され
ており開口率も高くとれる構成となっている。
【００１６】このアクティブマトリックス基板上に配向
膜を形成し、スペーサを介して対向基板と貼合せて液晶
を封入することにより、高画質で輝度の高い液晶表示装
置を作製することが可能となる。
膜を形成し、スペーサを介して対向基板と貼合せて液晶
を封入することにより、高画質で輝度の高い液晶表示装
置を作製することが可能となる。
【００１７】以下、本発明による実施例について図面を
参照して説明する。
参照して説明する。
【００１８】（実施例１）図１に本発明による一実施例
のアクティブマトリックス基板の画素部の平面図、図２
に画素部の要部断面図（Ａ−Ａ′断面）を示す。これら
の図面を用いて第１実施例について説明する。
のアクティブマトリックス基板の画素部の平面図、図２
に画素部の要部断面図（Ａ−Ａ′断面）を示す。これら
の図面を用いて第１実施例について説明する。
【００１９】透明基板１上にＳｉＯ2 からなる下地膜２
を形成する。ＳｉＯ2 膜は、Ｓｉ(Ｃ2Ｈ5Ｏ)4とＯ2を原
料としたプラズマＣＶＤ法で作製した。この上にａ−Ｓ
ｉ膜を５０ｎｍの厚さに形成した。ａ−Ｓｉ膜は基板温
度４５０℃でＳｉ2Ｈ6を原料とした低圧ＣＶＤで作製し
た。この膜にエキシマレーザを照射してpoly−Ｓｉ膜を
作製した。このpoly−Ｓｉ膜をフォトリソグラフィー工
程により所定の形状に加工し半導体層３を形成した。
を形成する。ＳｉＯ2 膜は、Ｓｉ(Ｃ2Ｈ5Ｏ)4とＯ2を原
料としたプラズマＣＶＤ法で作製した。この上にａ−Ｓ
ｉ膜を５０ｎｍの厚さに形成した。ａ−Ｓｉ膜は基板温
度４５０℃でＳｉ2Ｈ6を原料とした低圧ＣＶＤで作製し
た。この膜にエキシマレーザを照射してpoly−Ｓｉ膜を
作製した。このpoly−Ｓｉ膜をフォトリソグラフィー工
程により所定の形状に加工し半導体層３を形成した。
【００２０】この上に下地膜２と同様の方法でＳｉＯ2
からなるゲート絶縁層４を形成した。さらにスパッタリ
ング法によりＮｂ膜を形成し、ホトリソグラフィー工程
によりゲート配線５，コモン配線６を加工形成した。さ
らにゲート絶縁層４を加工した。
からなるゲート絶縁層４を形成した。さらにスパッタリ
ング法によりＮｂ膜を形成し、ホトリソグラフィー工程
によりゲート配線５，コモン配線６を加工形成した。さ
らにゲート絶縁層４を加工した。
【００２１】ついで、ホトマスクを形成し、イオンドー
プによりpoly−Ｓｉ膜にリンをドープし、ｎ領域７を形
成した。ホトマスク除去後、再度ホトマスクを形成しイ
オンドープによりpoly−Ｓｉ膜にボロンをドープし、ｐ
領域を周辺回路部に形成した。さらに、エキシマレーザ
を照射しドーパントを活性化した。
プによりpoly−Ｓｉ膜にリンをドープし、ｎ領域７を形
成した。ホトマスク除去後、再度ホトマスクを形成しイ
オンドープによりpoly−Ｓｉ膜にボロンをドープし、ｐ
領域を周辺回路部に形成した。さらに、エキシマレーザ
を照射しドーパントを活性化した。
【００２２】ついで、層間絶縁層８としてＳｉＯ2 膜を
下地膜と同様の方法で形成した。更に、プラズマ水素に
より処理した。コンタクトホール９を形成した後、Ｃｒ
膜をスパッタリング法で形成し、ホトリソグラフィー工
程でドレイン配線１０，対向電極１１，画素電極１２を
形成した。この上に保護性絶縁膜１３を形成しホトリソ
グラフィー工程で端子部にコンタクトホールを形成し、
さらにＩＴＯ（IndiumTin Oxide)膜をスパッタリング法
により形成した後、ホトリソグラフィー工程で加工し端
子部の金属を被覆した。
下地膜と同様の方法で形成した。更に、プラズマ水素に
より処理した。コンタクトホール９を形成した後、Ｃｒ
膜をスパッタリング法で形成し、ホトリソグラフィー工
程でドレイン配線１０，対向電極１１，画素電極１２を
形成した。この上に保護性絶縁膜１３を形成しホトリソ
グラフィー工程で端子部にコンタクトホールを形成し、
さらにＩＴＯ（IndiumTin Oxide)膜をスパッタリング法
により形成した後、ホトリソグラフィー工程で加工し端
子部の金属を被覆した。
【００２３】作製したアクティブマトリックス基板上に
配向膜を形成し、スペーサを介して対向基板に貼合わせ
て液晶を封入した。得られた液晶表示層は、明るく輝度
むらのない良好な表示特性を示した。
配向膜を形成し、スペーサを介して対向基板に貼合わせ
て液晶を封入した。得られた液晶表示層は、明るく輝度
むらのない良好な表示特性を示した。
【００２４】（実施例２）図３に他の実施例のアクティ
ブマトリックス基板の画素部の平面図を示す。この図面
を用いて第２実施例について説明する。
ブマトリックス基板の画素部の平面図を示す。この図面
を用いて第２実施例について説明する。
【００２５】実施例１と同様の方法で透明基板１上に下
地膜２，半導体層３，ゲート絶縁層４，ゲート配線５，
ｎ領域７，ｐ領域，層間絶縁層８，コンタクトホール９
を形成した。この際、半導体層３は後述の対向電極１１
より細くなるように形成した。
地膜２，半導体層３，ゲート絶縁層４，ゲート配線５，
ｎ領域７，ｐ領域，層間絶縁層８，コンタクトホール９
を形成した。この際、半導体層３は後述の対向電極１１
より細くなるように形成した。
【００２６】この上に、ＣｒＭｏ合金をスパッタリング
法で形成し、ホトリソグラフィー工程でドレイン配線１
０，対向電極１１，画素電極１２に加工した。ＣｒＭｏ
合金を採用したのは応力が小さく厚膜化が可能なためで
ある。このため、特にドレイン配線の抵抗を低減でき、
表示品質を向上できる。更にこの上に保護性絶縁膜１３
を形成し、コンタクトホール，ＩＴＯ膜を形成加工し
た。
法で形成し、ホトリソグラフィー工程でドレイン配線１
０，対向電極１１，画素電極１２に加工した。ＣｒＭｏ
合金を採用したのは応力が小さく厚膜化が可能なためで
ある。このため、特にドレイン配線の抵抗を低減でき、
表示品質を向上できる。更にこの上に保護性絶縁膜１３
を形成し、コンタクトホール，ＩＴＯ膜を形成加工し
た。
【００２７】作製したアクティブマトリックス基板上に
配向膜を形成し、スペーサを介して対向基板を貼合わせ
て液晶を封入した。得られた液晶表示装置は、明るく輝
度むらのない良好な表示特性を示した。実施例１の液晶
表示装置と比較して、赤表示と緑表示の輝度は同等であ
ったが、青表示で１〜２％の輝度向上が認められた。 （実施例３）図４に別の実施例のアクティブマトリック
ス基板の画素部の平面図を示す。また、図５に要部断面
図（Ｂ−Ｂ′断面）を示す。これらの図面を用いて第３
実施例について説明する。
配向膜を形成し、スペーサを介して対向基板を貼合わせ
て液晶を封入した。得られた液晶表示装置は、明るく輝
度むらのない良好な表示特性を示した。実施例１の液晶
表示装置と比較して、赤表示と緑表示の輝度は同等であ
ったが、青表示で１〜２％の輝度向上が認められた。 （実施例３）図４に別の実施例のアクティブマトリック
ス基板の画素部の平面図を示す。また、図５に要部断面
図（Ｂ−Ｂ′断面）を示す。これらの図面を用いて第３
実施例について説明する。
【００２８】実施例１と同様の方法で透明基板１上に下
地膜２，半導体層３，ゲート絶縁層を形成した。この
際、ゲート絶縁層をＳｉＯ2 膜１８とＳｉＮ膜１９の積
層とした。ＳｉＮ膜はＳｉＨ4 とＮＨ3 ，Ｎ2 の混合ガ
スを用いたプラズマＣＶＤ法で形成した。ゲート絶縁層
を２層構造にしたのはＴＦＴのしきい値を＋にシフトす
るためである。
地膜２，半導体層３，ゲート絶縁層を形成した。この
際、ゲート絶縁層をＳｉＯ2 膜１８とＳｉＮ膜１９の積
層とした。ＳｉＮ膜はＳｉＨ4 とＮＨ3 ，Ｎ2 の混合ガ
スを用いたプラズマＣＶＤ法で形成した。ゲート絶縁層
を２層構造にしたのはＴＦＴのしきい値を＋にシフトす
るためである。
【００２９】その後、実施例１と同様の方法で、ゲート
配線５，ｎ領域７，ｐ領域，層間絶縁層８，コンタクト
ホール９，ドレイン配線１０，対向電極１１，画素電極
１２，保護性絶縁膜１３，端子部のコンタクトホール，
ＩＴＯ膜を形成加工した。
配線５，ｎ領域７，ｐ領域，層間絶縁層８，コンタクト
ホール９，ドレイン配線１０，対向電極１１，画素電極
１２，保護性絶縁膜１３，端子部のコンタクトホール，
ＩＴＯ膜を形成加工した。
【００３０】このアクティブマトリックス基板では、コ
モン配線を削除できる。これは、ＴＦＴのしきい値が高
くゲート電圧０Ｖでオフ特性を確保でき、前段のゲート
配線を対向電極として利用できるためである。
モン配線を削除できる。これは、ＴＦＴのしきい値が高
くゲート電圧０Ｖでオフ特性を確保でき、前段のゲート
配線を対向電極として利用できるためである。
【００３１】作製したアクティブマトリックス基板上に
配向膜を形成し、スペーサを介して対向基板を貼合わせ
て液晶を封入した。得られた液晶表示装置は、明るく輝
度むらのない良好な表示特性を示した。実施例１の液晶
表示装置と比較して、７％の輝度向上が認められた。
配向膜を形成し、スペーサを介して対向基板を貼合わせ
て液晶を封入した。得られた液晶表示装置は、明るく輝
度むらのない良好な表示特性を示した。実施例１の液晶
表示装置と比較して、７％の輝度向上が認められた。
【００３２】
【発明の効果】上記発明によれば、poly−Ｓｉ ＴＦＴ
を用いて横電界方式の液晶を駆動でき、高精細で明るく
視野角の広い液晶表示装置を提供することが可能にな
る。
を用いて横電界方式の液晶を駆動でき、高精細で明るく
視野角の広い液晶表示装置を提供することが可能にな
る。
【図１】本発明による第１実施例のアクティブマトリッ
クス基板を示す平面図である。
クス基板を示す平面図である。
【図２】図１の画素部を示す断面図である。
【図３】本発明による第２実施例のアクティブマトリッ
クス基板を示す平面図である。
クス基板を示す平面図である。
【図４】本発明による第３実施例のアクティブマトリッ
クス基板を示す平面図である。
クス基板を示す平面図である。
【図５】図４の画素部を示す断面図である。
１…透明基板、２…下地膜、３…半導体層、４…ゲート
絶縁層、５…ゲート配線、６…コモン配線、７…ｎ領
域、８…層間絶縁層、９…コンタクトホール、１０…ド
レイン配線、１１…対向電極、１２…画素電極、１３…
保護性絶縁層、１４…蓄積容量、１５…前段のゲート配
線、１６…付加容量、１７…ＴＦＴ、１８…ＳｉＯ2 、
１９…ＳｉＮ。
絶縁層、５…ゲート配線、６…コモン配線、７…ｎ領
域、８…層間絶縁層、９…コンタクトホール、１０…ド
レイン配線、１１…対向電極、１２…画素電極、１３…
保護性絶縁層、１４…蓄積容量、１５…前段のゲート配
線、１６…付加容量、１７…ＴＦＴ、１８…ＳｉＯ2 、
１９…ＳｉＮ。
Claims (6)
- 【請求項１】透明基板上に、半導体層とゲート絶縁層，
ゲート配線，コモン配線，層間絶縁膜，ドレイン配線，
画素電極，対向電極を有するアクティブマトリックス基
板において、前記半導体層と前記対向電極と同層の金属
膜で層間絶縁膜を挟んだ蓄積容量を具備したことを特徴
とするアクティブマトリックス基板。 - 【請求項２】透明基板上に、半導体層とゲート絶縁層，
ゲート配線，層間絶縁膜，ドレイン配線，画素電極，対
向電極を有するアクティブマトリックス基板において、
前記半導体層と前記対向電極と同層の金属膜で層間絶縁
膜を挟んだ付加容量を具備したことを特徴とするアクテ
ィブマトリックス基板。 - 【請求項３】前記半導体層が多結晶Ｓｉであることを特
徴とする請求項１又は２記載のアクティブマトリックス
基板。 - 【請求項４】前記蓄積容量あるいは付加容量を構成する
半導体層がドーピングにより低抵抗化されていることを
特徴とする請求項１又は２記載のアクティブマトリック
ス基板。 - 【請求項５】蓄積容量あるいは付加容量が対向電極下に
形成されていることを特徴とする請求項１又は２記載の
アクティブマトリックス基板。 - 【請求項６】請求項１，２，５のいずれか１項記載のア
クティブマトリックス基板を用いたことを特徴とする液
晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7697198A JPH11271807A (ja) | 1998-03-25 | 1998-03-25 | アクティブマトリックス基板及び液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7697198A JPH11271807A (ja) | 1998-03-25 | 1998-03-25 | アクティブマトリックス基板及び液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11271807A true JPH11271807A (ja) | 1999-10-08 |
Family
ID=13620682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7697198A Pending JPH11271807A (ja) | 1998-03-25 | 1998-03-25 | アクティブマトリックス基板及び液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11271807A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002090781A (ja) * | 2000-06-29 | 2002-03-27 | Hynix Semiconductor Inc | フリンジフィールド駆動モード液晶表示装置の製造方法 |
| JP2003207796A (ja) * | 2002-01-15 | 2003-07-25 | Hitachi Ltd | 液晶表示装置 |
| JP2007034333A (ja) * | 2006-10-30 | 2007-02-08 | Hitachi Ltd | 液晶表示装置および携帯情報機器 |
| KR100801153B1 (ko) * | 2001-12-31 | 2008-02-05 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR100844003B1 (ko) * | 2001-12-31 | 2008-07-04 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| CN100428034C (zh) * | 2004-12-31 | 2008-10-22 | 乐金显示有限公司 | 液晶显示器件及其制造方法 |
| JP2010079313A (ja) * | 1999-06-11 | 2010-04-08 | Panasonic Corp | 液晶表示装置及びその製造方法 |
| JP2013101352A (ja) * | 2000-02-22 | 2013-05-23 | Semiconductor Energy Lab Co Ltd | 液晶表示装置、表示モジュール及び電子機器 |
| US11960174B2 (en) | 2006-06-02 | 2024-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic appliance |
-
1998
- 1998-03-25 JP JP7697198A patent/JPH11271807A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010079313A (ja) * | 1999-06-11 | 2010-04-08 | Panasonic Corp | 液晶表示装置及びその製造方法 |
| US9318610B2 (en) | 2000-02-22 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2013101352A (ja) * | 2000-02-22 | 2013-05-23 | Semiconductor Energy Lab Co Ltd | 液晶表示装置、表示モジュール及び電子機器 |
| US9869907B2 (en) | 2000-02-22 | 2018-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2019197232A (ja) * | 2000-02-22 | 2019-11-14 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2002090781A (ja) * | 2000-06-29 | 2002-03-27 | Hynix Semiconductor Inc | フリンジフィールド駆動モード液晶表示装置の製造方法 |
| KR100801153B1 (ko) * | 2001-12-31 | 2008-02-05 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR100844003B1 (ko) * | 2001-12-31 | 2008-07-04 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| JP2003207796A (ja) * | 2002-01-15 | 2003-07-25 | Hitachi Ltd | 液晶表示装置 |
| CN100428034C (zh) * | 2004-12-31 | 2008-10-22 | 乐金显示有限公司 | 液晶显示器件及其制造方法 |
| US11960174B2 (en) | 2006-06-02 | 2024-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic appliance |
| JP2007034333A (ja) * | 2006-10-30 | 2007-02-08 | Hitachi Ltd | 液晶表示装置および携帯情報機器 |
| JP4633033B2 (ja) * | 2006-10-30 | 2011-02-16 | 株式会社 日立ディスプレイズ | 液晶表示装置および携帯情報機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5905564B2 (ja) | 表示装置 | |
| EP1041641B1 (en) | A method for manufacturing an electrooptical device | |
| US20040257489A1 (en) | Active matrix substrate and display device | |
| JP2001125134A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JP2003241687A (ja) | 薄膜トランジスタ装置及びその製造方法 | |
| JP2002202527A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0843860A (ja) | 低電圧駆動アクティブ・マトリックス液晶ディスプレイにおける電気的に分離されたピクセル・エレメント | |
| JPH11271807A (ja) | アクティブマトリックス基板及び液晶表示装置 | |
| KR20070109162A (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| JP4954365B2 (ja) | 半導体装置の作製方法 | |
| JP4780830B2 (ja) | 電気光学装置およびその作製方法 | |
| KR100202224B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JPH10209452A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2011171437A (ja) | 表示装置 | |
| KR19980072230A (ko) | 박막트랜지스터 제조방법 | |
| JPH0982982A (ja) | 薄膜トランジスタ及びアクティブマトリクス表示装置 | |
| JP2000340796A (ja) | 半導体装置、アクティブマトリクス基板、電気光学装置、および半導体装置の製造方法 | |
| JP2011108706A (ja) | 表示装置 |