JP2003207796A

JP2003207796A - 液晶表示装置

Info

Publication number: JP2003207796A
Application number: JP2002006101A
Authority: JP
Inventors: Kikuo Ono; 記久雄小野; Ryutaro Oke; 太郎桶隆; Takahiro Ochiai; 孝洋落合
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2002-01-15
Filing date: 2002-01-15
Publication date: 2003-07-25
Anticipated expiration: 2022-01-15
Also published as: US20030133053A1; TW200302384A; KR20030061683A; CN1776508A; KR100511817B1; JP3891846B2; CN1432857A; CN1267783C; US6774956B2; TW591316B

Abstract

(57)【要約】【課題】低温ポリシリコンＴＦＴを用いて広視野角、明
るいＩＰＳ方式液晶表示装置を提供する。【解決手段】アクティブマトリックス型液晶表示装置に
おいて、第１の基板に形成された薄膜トランジスタの半
導体層と、該半導体層上に形成された第１の絶縁膜と、
第１の絶縁膜上に形成された第２の絶縁膜と、第２の絶
縁膜上に形成された共通配線を設け、前記第２の絶縁膜
は前記半導体層形成領域に位置づけられた除去領域を設
け、該除去領域で前記共通配線から供給される共通電位
と、前記半導体層から形成される画素電位により保持容
量を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置に係
り、特に薄膜トランジスタ（ＴＦＴ）方式等のアクティ
ブマトリクス型液晶表示装置及びその製造方法に関する
ものである。

【０００２】

【従来の技術】液晶表示装置は薄型、軽量、低消費電力
といった特長を生かして、パーソナルコンピュータに代
表される情報機器や携帯型の情報端末や携帯電話、デジ
タルカメラやカメラ一体型VTR機器等のビジュアル機器
の画像情報、文字情報の表示機器として広く用いられて
いる。近年、DVDの登場、大容量磁気ドライブの急速な
進化による大容量メディアの普及やBSデジタル放送の開
始に伴い、パーソナルコンピュータと映像デジタルメデ
ィアの融合が進んでおり、このような用途に対応できる
高画質の画像表示装置への要求が強くなっている。液晶
の上下基板間の液晶間隙（ギャップ）に横電界を印加す
るインプレーンスイッチング（ＩＰＳ）モードの液晶デ
ィスプレイは、このような高い画質に対する要求を満た
すことが可能な表示方式であることが認められており、
その画質の更なる改善に向けてさまざまな改良がなされ
てきた。

【０００３】一方、携帯電話、携帯情報端末の普及に伴
い、消費電力の極めて小さな中小型の液晶表示装置に対
する要求から、壁掛けテレビも含めた大型ディスプレイ
までの多様な要求が強くなっている。

【０００４】ＩＰＳモードの液晶表示装置では、特開平
７−３６０５８号に開示されているような、絶縁膜を挟
んだ2層の金属電極間に発生する横電界により液晶をス
イッチングする方式がもっとも一般的であるが、このよ
うな構造の欠点として、通常のＴＮ方式の表示装置に比
べ、画素開口率を大きくすることが困難で、光利用効率
が低いという欠点がある。これを補うために、バックラ
イト輝度を増大させねばならないため、ＬＣＤモジュー
ル全体としてノートブックタイプのパーソナルコンピュ
ータや携帯端末に要求されるような低消費電力化は困難
であった。

【０００５】このような問題を解決するため、特開平９
−２３０３７８号では、有機系の樹脂上に画素電極及び
共通電極を前記樹脂に開口したスルーホールを介して配
置させる方式が提案されている。

【０００６】またスイッチングさせるためのアクティブ
素子として、アモルファスシリコンを用いたＴＦＴ以外
に、ポリシリコンを用いたＴＦＴが知られている。

【０００７】

【発明が解決しようとする課題】ＩＰＳ型液晶表示装置
では開口率が低く、高開口率化すなわち高透過率化が必
要という課題がある。本願はその解決を目的とするもの
で、その目的のいくつかを詳細に示すと、第1の目的は
低温ポリシリコンＴＦＴを画素ＴＦＴに用いたＩＰＳ方
式の液晶表示装置において、従来、ゲート配線と平行し
て1画素領域に配置されていた金属の共通電極配線を削
除し、開口率（透過率）向上させた場合において、バッ
クライトからの光がポリシリコンに照射された場合の液
晶電位の低下を防止する保持容量を確保することにあ
る。また第２の目的は、保持容量を構成する電極とドレ
イン配線間のショートによる欠陥を防止することにあ
る。本願の他の目的および解決する課題は、本願明細
書において明らかとなるであろう。

【０００８】

【課題を解決するための手段】本発明による課題を解決
するための手段の主な例を挙げると、以下のようにな
る。

【０００９】（手段１）第１の基板と第２の基板に挟ま
れた液晶層とカラーフィルタ層とを有し、前記第１の基
板上には複数のゲート配線と、前記複数のゲート配線と
マトリクス状に交差する複数のドレイン配線と、前記ゲ
ート配線とドレイン配線のそれぞれの交点に対応して形
成された薄膜トランジスタを有し、隣接するゲート配線
とドレイン配線とで囲まれる領域で画素が構成された液
晶表示装置において、前記第１の基板は前記薄膜トラン
ジスタの半導体層と、該半導体層上に形成された第１の
絶縁膜と、第１の絶縁膜上に形成された第２の絶縁膜
と、第２の絶縁膜上に形成された共通配線を有し、前記
第２の絶縁膜は前記半導体層形成領域に位置づけられた
除去領域を有し、該除去領域で前記共通配線から供給さ
れる共通電位と、前記半導体層から形成される画素電位
により形成される保持容量を有する構成とする。

【００１０】（手段２）第１の基板と第２の基板に挟ま
れた液晶層とカラーフィルタ層とを有し、前記第１の基
板上には複数のゲート配線と、前記複数のゲート配線と
マトリクス状に交差する複数のドレイン配線と、前記ゲ
ート配線とドレイン配線のそれぞれの交点に対応して形
成された薄膜トランジスタを有し、隣接するゲート配線
とドレイン配線とで囲まれる領域で画素が構成された液
晶表示装置において、前記第１の基板上に同層で形成さ
れた共通電極と画素電極を有し、該共通電極と画素電極
が前記ゲート配線上で絶縁膜を介して相互に離間してか
つ対向して配置として構成する。

【００１１】（手段３）第１の基板と第２の基板に挟ま
れた液晶層とカラーフィルタ層とを有し、前記第１の基
板上には複数のゲート配線と、前記複数のゲート配線と
マトリクス状に交差する複数のドレイン配線と、前記ゲ
ート配線とドレイン配線のそれぞれの交点に対応して形
成された薄膜トランジスタを有し、隣接するゲート配線
とドレイン配線とで囲まれる領域で画素が構成され、そ
れぞれの画素は前記第１の基板上に形成された共通電極
と画素電極とを有する横電界型の液晶表示装置におい
て、前記薄膜トランジスタのソース電極は前記共通電極
あるいは共通電極配線をまたぐことなく該薄膜トランジ
スタが形成されたゲート配線とは異なる隣接するゲート
配線上まで延在され、一方の電極を前段のゲート配線、
他方の電極をソース電極として保持容量を構成する。

【００１２】本発明の更なる手段は、以下の発明の実施
の形態の中で明らかとなるであろう。

【００１３】

【発明の実施の形態】本発明の特徴を示す代表的な構造
を、以下実施例により説明する。

【００１４】（実施例１）図1〜図５は本発明の一実施
例の液晶表示装置に係る画素の平面および断面図であ
る。図２、図３、図４はそれぞれ図１における２-
２’、３-３’、４-４’として一点鎖線で示した切断
線での断面を示す。図面では切断部を分かりやすくする
ため、数字を○で囲い切断部を示している。なお図は説
明用に要部を記載した物であり、配向膜は図からは省略
している図もある。また対向基板側の構成も省略してい
る図もある。以下、順を追って示す。

【００１５】図1は画素の模式平面パターンを示す。隣
接するゲート配線ＧＬ、隣接するドレイン配線ＤＬに囲
まれて1画素を構成する。ゲート配線ＧＬは半導体層が
ポリシリコンＰＳＩで構成されたＴＦＴのゲート電極と
しても作用し、ＴＦＴをオン／オフさせる電圧を供給す
る。ドレイン線はポリシリコンＰＳＩへの電流を供給す
る、すなわち前記ゲート電圧ＧＬがオン電圧を供給した
タイミングで印加された映像電圧（ドレイン電圧）を1
画素の液晶容量、保持容量に給電し、結果的に、画素の
中央部まで引き出された低温ポリシリコンＰＳＩ、パッ
ド電極ＰＡＤ及びこれに連結された透明画素電極ＳＰＴ
の電位が映像電位となる。

【００１６】前記電流の流れはドレイン配線ＤＬから第
1のコンタクトホールＣＮＴ１を通じてポリシリコンＰ
ＳＩに繋がり、このポリシリコン中の電流は、画素中央
部の、第２のコンタクトホールＣＮＴ２を通じて、パッ
ド電極ＰＡＤに流れる。さらにパッド電極ＰＡＤから第
３のコンタクトホールＣＮＴ３を介して、絶縁膜上の透
明画素電極ＳＰＴに至る。透明画素電極ＳＰＴは一例と
してＨ型の配置になっている。

【００１７】画素電極と共に液晶容量あるいは保持容量
を構成するもう一方の電極の共通電極電位は以下の経路
を持ち印加される。ゲート配線ＧＬ及びドレイン配線Ｄ
Ｌ上を低誘電率の絶縁膜を介してその上部に上記配線を
シールドするように透明共通電極配線ＣＬＴを配置す
る。透明共通電極配線ＣＬＴは画素内へ分岐し、画素電
極ＳＰＴと共に液晶を駆動する共通電極の役割を果す。
このように、透明共通電極配線ＣＬＴは、ゲート配線Ｇ
Ｌ、ドレイン配線ＤＬを被覆するように、メッシュ状に
配置され、画面周辺領域で金属の低抵抗の配線と接続結
線されている。この低抵抗配線は共通電位のバスライン
として働くものである。

【００１８】ＩＰＳ液晶表示装置では図１の透明共通電
極ＣＬＴと透明画素電極ＳＰＴ間の横電界で規定される
値が液晶容量であるため、その値は対向する上下基板間
それぞれに配置された電極間で液晶容量を規定するＴＮ
方式などの縦電界方式の液晶表示装置に比べて半分以下
である。このため、一方の基板に共通電極と画素電極の
双方を有する横電界方式においてのみ、透明共通電極配
線ＣＬＴの配線抵抗仕様は、インジュウム・スズ・酸化
物（ＩＴＯ）のような抵抗値が高い透明電極材料を用い
ても配線遅延が小さくでき、良質の画質が選られる。む
ろん、透明電極材料であればインジュウム・亜鉛・酸化
物（ＩＺＯ），インジュウム・スズ・亜鉛、酸化物（Ｉ
ＴＺＯ）等でもよい。

【００１９】この共通電極及び共通電極配線の電位は、
例えばフレーム毎に交流化される画素電位のほぼ中点電
位が設定される（図１４で再度詳細を説明する）。この
画素電極電位と共通電極電位により液晶容量あるいは保
持容量が構成されると共に、この電位間の電位差により
電界を液晶層内に生じせしめ、前記ドレイン配線ＤＬか
ら供給された映像電圧と前記共通電圧で映像を表示す
る。図1における主な透過部は２-２’線にそった４つの
開口部である。

【００２０】液晶表示装置においてＴＦＴはその大部分
がＯＦＦ状態であり、極めて短時間のみＯＮ状態とな
る。例えばＸＧＡでは７６８本のゲート配線ＧＬを１本
づつ選択的に順次ＯＮとし、他の７６７本はＯＦＦ状態
であるため、１本のゲート配線ＧＬにとっては７６７／
７６８の時間がＯＦＦ状態である。そしてこのＯＦＦ状
態で液晶容量の電圧減衰を抑制することが高画質の液晶
表示装置には不可欠である。このため、従来よりＴＦＴ
を用いた液晶表示装置には保持容量を必ず構成するもの
であった。このとき、共通電極の電位の専用配線を画素
内に設け保持容量を構成する方式と、隣接する他画素の
ゲート配線ＧＬを用い保持容量を構成する方式が知られ
ている。前者と後者は、前者をＣｓｔｇ，後者をＣａｄ
ｄとして区別する場合もある。しかしいずれにおいて
も、保持容量を安定化させるには前者では専用配線、後
者ではゲート配線ＧＬの電位が安定化していることが必
要であり、低抵抗が実現できる金属を用いるものであっ
た。

【００２１】また前者は、後者がゲート信号が供給され
ているため信号が複雑に変化せざる得ないに対し、より
安定化した電位とできるため、極めて安定化に有利であ
ることが知られている。しかし前者による保持容量、す
なわちＣｓｔｇは、従来は、ゲート配線ＧＬと同一工
程、材料で構成された共通電極配線と絶縁膜を介して画
素電極あるいはソース電極を積層し形成されていた。こ
のため、短絡防止のためゲート配線と一定の距離を保ち
配置せざるをえず、該共通電極配線が金属であることに
より，該共通電極配線の分開口率が低下し、透過率が低
下していた。

【００２２】この課題を解決するため、本実施例では低
温ポリシリコンＰＳＩと、ドレイン配線ＤＬと同一工
程、材料で構成した保持容量電極ＳＴＭとの間で保持容
量を構成する。すなわち、ゲート配線ＧＬ及び保持容量
電極ＳＴＭを被覆する絶縁膜にコンタクトホールＣＮＴ
４を設け、これにより透明共通電極配線ＣＬＴから保持
容量電極ＳＴＭへ共通電位を供給する。そして共通電位
である保持容量電極ＳＴＭと画素電位である低温ポリシ
リコンＰＳＩを絶縁膜を介して断面構造的に対向させる
ことにより、保持容量Ｃｓｔｇが実現される。これによ
り、金属の共通電極配線を用いずに保持容量Ｃｓｔｇが
形成可能となり、該金属の共通電極配線が不要となるこ
とにより透過率と開口率の向上が実現する。さらに保持
容量電極ＳＴＭと低温ポリシリコンＰＳＩは断面構造と
して絶縁膜を挟んでゲート配線ＧＬとは分離されてい
る。その点で、ゲート配線ＧＬと平面的に近接した位置
に保持容量を配置でき、さらに透過率と開口率が向上で
きる。

【００２３】本構造のさらに巧妙な点は、低温ポリシリ
コンＰＳＩを用いていることである。なお、本明細書で
の低温ポリシリコンとは、例えば図３に示すように半導
体層に対するイオンドーピングにより形成されたｎ＋層
がゲート配線ＧＬの形成領域を越えて形成されている構
造を示すものである。したがって、特に成膜時の温度を
限定するものではなく、また結晶状態を制限するもので
もない。したがって、いわゆる高温ポリシリコン、ＣＧ
Ｓ、連続結晶シリコンなども含むものである。

【００２４】低温ポリシリコンを用いたことにより、保
持容量の一方の電極となる低温ポリシリコンはイオンド
ーピングによりｎ＋状態、すなわち導電性の高い状態と
なっている。このため、金属と等価に扱うことができる
ため、特別な専用の配線層を増加する必要なく金属の共
通電極配線を用いないＣｓｔｇの実現が可能となる。保
持状態、すなわちＴＦＴのＯＦＦ状態では画素内の電位
はリークを除けば安定状態であるため、低温ポリシリコ
ンにより容量の一方の電極を形成しても十分電極として
機能することができるのである。

【００２５】透明共通電極ＣＬＴは隣接する上下左右の
画素で一体にマトリックス状に構成される。したがっ
て、共通電極の電位は極めて安定し変動に強いものとな
る。これは、前述の、横電界方式では共通電極と画素電
極間の液晶容量が少ないため、該透明共通電極に対する
負荷が軽いことにより、さらに安定化が図られる。これ
らが複合して寄与することにより、該透明共通電極を、
金属より抵抗の高い透明電極でありながら、Ｃｓｔｇに
共通電位を供給する配線として用いることが可能とな
る。

【００２６】以下、各部の構成を断面図を用いて詳細に
説明する。図２は図１の２-２’線に沿った断面図であ
り、隣接するドレイン線ＤＬ間の１画素領域を横切る部
分である。歪点約６７０℃の無アルカリＴＦＴガラス基
板ＧＬＳ１上に膜厚５０ｎｍのＳｉ₃Ｎ₄膜と膜厚１２０
ｎｍのＳｉＯ₂膜からなる下地絶縁膜ＵＬＳが形成され
ている。下地絶縁膜ＵＬＳはＴＦＴガラス基板ＧＬＳ１
からのＮａ等の不純物の拡散を防止する役割を持つ。下
地絶縁膜ＵＬＳ上には、ＳｉＯ₂からなるゲート絶縁膜
ＧＩが成膜されている。ゲート絶縁膜上には画素電位を
給電する低温ポリシリコンＰＳＩが配置されている。

【００２７】上記を覆うようにＳｉＯ₂からなる層間絶
縁膜ＩＬＩが形成され。層間絶縁膜ＩＬＩ上にはＴｉ／
Ａｌ／Ｔｉのように３層金属膜よりなるドレイン配線Ｄ
Ｌが形成されている。

【００２８】その上層には膜厚２００ｎｍのＳｉ₃Ｎ₄か
らなる保護絶縁膜ＰＡＳと膜厚２μｍのアクリル系樹脂
を主成分とする有機保護膜ＦＰＡＳにより被覆されてい
る。有機保護膜ＦＰＡＳ上では、まずドレイン配線ＤＬ
の幅より広く、インジウム‐スズ酸化物（ＩＴＯ）よ
りなる透明共通電極配線ＣＬＴが形成されている。同一
工程、同一材料で作製されたＩＴＯからなる透明画素電
極ＳＰＴも前記有機絶縁膜ＦＰＡＳ上に形成されてい
る。

【００２９】上記説明中、配線材料は特に限定する物で
はない。

【００３０】主な透過領域は（１）ドレイン線ＤＬ上の
透明共通電極ＣＬＴと、図1の平面図において低温ポリ
シリコンＰＳＩを被覆するように配置された透明画素電
極ＳＰＴ間、（２）前記透明画素電極ＳＰＴとゲート配
線ＧＬ上側から上下に延びた透明共通電極配線ＣＬＴの
間、（３）前記透明共通電極ＣＬＴと透明画素電極ＳＰ
Ｔとの間、（４）前記透明画素電極ＳＰＴとドレイン配
線ＤＬ上の透明共通電極配線ＣＬＴの間の４つの領域で
ある。上記透明画素電極ＳＰＴ、透明共通電極ＣＬＴ
が液晶を駆動する電極である。

【００３１】一方、液晶ＬＣを封止する対向の基板はカ
ラーフィルタ（ＣＦ）基板ＧＬＳ２である。ＣＦガラス
基板ＧＬＳ２は、液晶側に色表示を行う顔料を分散した
有機膜材料から構成された色フィルタ（ＦＩＬ）がその
画素毎に割り当てられた色に応じて、青（Ｂ）、赤
（Ｒ）、緑（Ｇ）の透過光を表現する色フィルタ（赤で
はＦＩＬ（Ｒ））となっている。その内側には有機材料
からなるオーバコート膜ＯＣ膜が形成されている。ＯＣ
膜は無くても良いが、平坦性を向上する目的ではあるほ
うが望ましい。ＣＦ基板ＧＬＳ２及びＴＦＴ基板ＧＬＳ
１の液晶ＬＣに対して接している面には配向膜ＯＬＩが
印刷されて所定のラビングが施され、初期配向方向を制
御している。また上記、ＣＦガラス基板ＧＬＳ２及びＴ
ＦＴガラス基板ＧＬＳ１の外側の面にはそれぞれ偏光板
ＰＯＬが貼られる。この偏光板は互いのガラス基板間で
偏向軸が直交するいわゆるクロスニコル状態が形成され
ている。

【００３２】ラビング方向と偏光板の角度の関係を図１
６に示す。偏光軸の一方ＰＤ２はＧＬと同方向に、他方
ＰＤ１はＧＬと直交方向としている。またラビング方向
ＲＤは上下基板ともＧＬと直交する方向とした。これに
よりノーマリーブラックモードの配置となり、さらに図
１のような屈曲形状の画素パターンによりマルチドメイ
ン化を行っている。むろん、非マルチドメインの場合も
本願の範疇に含むものであり、その場合でも偏光板配置
がクロスニコルになるようにすることが必要である。

【００３３】本断面のＣＦ基板ＧＬＳ２には、いはゆ
る、ブラックマトリクスＢＭが形成されていない。カラ
ーフィルタＦＩＬの色のつなぎあわせは、ドレイン配線
ＤＬを被覆するように配置された透明共通電極配線ＣＬ
Ｔ上で行う。

【００３４】ドレイン配線ＤＬを被覆する透明共通電極
配線ＣＬＴ幅はドレイン配線幅の少なくとも２倍以上必
要である、これは、ＩＰＳ液晶表示装置が基本的に液晶
に共通電極電位と画素電位以外の電界が加わると誤動作
するため、そのシールドが必要なためである。一方、そ
の他の部分の透明電極幅は上記のような規定はない。

【００３５】但し、ポジ型の液晶材料を用いたＩＰＳ液
晶表示装置では透明電極上であっても光が透過しない。
これは幅の広い電極上では横電界がかからず液晶分子が
回転しないためである。透明電極の端部からその幅の内
部に向かって１．５μｍ領域はフリンジの横電界がかか
り透過する。

【００３６】図３は図１の３-３’の線に沿った断面図
である。本断面図は図１において、低温ポリシリコンＰ
ＳＩのＴＦＴと保持容量のの断面を示す。図３の断面図
の左側はＴＦＴの断面である。ドレイン配線ＤＬ、金属
画素電極ＳＰＭをいわゆるドレイン電極、ソース電極と
し、ゲート配線ＧＬをゲート電極として、ゲート絶縁膜
ＧＩを有するいわゆるＭＯＳ型ＴＦＴである。ＵＬＳ上
にポリシリコン層ＰＳＩがあり、ドレイン配線ＤＬはゲ
ート絶縁膜ＧＩ及び層間絶縁膜ＩＬＩに開けられた第1
のコンタクトホールＣＮＴ１、低温ポリシリコンＰＳＩ
のリンを不純物としてドープされた高濃度ｎ型層ＰＳＩ
（ｎ＋）に接続されている。該高濃度ｎ型層ＰＳＩ（ｎ
＋）は導電性が高く、擬似的に配線部として働く。一方
ＧＬ下のＰＳＩはボロンを不純物としてドープされたｐ
型層ＰＳＩ（ｐ）となっており、いわゆる半導体層とし
て働き、ＧＬにＯＮ電位で導通状態、ＯＦＦ電位で非導
通状態となるスイッチング動作を示す。ゲート配線ＧＬ
にオン電圧が印加された場合、ゲート配線ＧＬ下部でゲ
ート絶縁膜ＧＩ下部であり、ボロンを不純物としてドー
プされたｐ型層ＰＳＩ（ｐ）のゲート絶縁膜ＧＩ界面の
ポテンシャルが反転してチャネル層が形成され、ｎ型化
されＴＦＴにオン電流が流れ、結果的に金属画素電極Ｓ
ＰＭへ電流が流れ液晶容量及び保持容量が充電される。

【００３７】保持容量Ｃｓｔｇは図３に示すように高濃
度ｎ型ポリシリコン層ＰＳＩ（ｎ＋）を一方の電極、絶
縁膜としてゲート絶縁膜ＧＩと層間絶縁膜ＩＬＩの積層
膜、他方の電極を保持容量電極ＳＴＭとして形成されて
いる。保持容量電極ＳＴＭはドレイン配線ＤＬと同一工
程、材料で構成されている。ｎ型ポリシリコン層ＰＳＩ
（ｎ＋）はドレイン配線ＤＬからＴＦＴを経て給電され
た画素電位を、保持容量電極ＳＴＭは、透明共通電極配
線ＣＬＴから保護膜ＰＡＳ及び有機保護膜ＦＰＡＳに開
けられた第４のコンタクトＣＮＴ４を通じて共通電位を
給電される。上記ｎ型ポリシリコン層ＰＳＩ（ｎ＋）及
び保持容量電極ＳＴＭは、それぞれ、ゲート絶縁膜ＧＩ
あるいは層間絶縁膜ＩＬＩでゲート配線と分離されてい
る。このため、図１に示すように保持容量Ｃｓｔｇをゲ
ート配線ＧＬとほぼ平行にその間隔を狭めて配置できる
ので開口率を向上でき透過率が高く明るい液晶表示装置
を提供できる。

【００３８】保持容量Ｃｓｔｇは、同図のＴＦＴのポリ
シリコンＰＳＩに対してＴＦＴガラス基板ＧＬＳ１側か
らの表示のバックライトによる光照射で発生する電子、
正孔のペヤで増加するリーク電流に対して液晶容量で決
まる画像表示期間（保持期間）中の電位を保つために設
定されている。この値を大きく設定できれば、表示画面
上の均一性を極めて良好に保つことができる。

【００３９】図４は図1の４-４’の線に沿った断面図で
ある。本断面図は主に、図1の第1のコンタクトホールＣ
ＮＴ１からの画素電位が低温ポリシリコンＰＳＩを経
て、画素中央部の第2及び第３のコンタクトホールＣＮ
Ｔ２、ＣＮＴ３を経て画素電位が透明画素電極ＳＰＴへ
給電される経路の中で、隣接するドレイン配線ＤＬとそ
の中央部にある第２及び第３のコンタクトホールＣＮＴ
２、ＣＮＴ３を横切る断面図である。

【００４０】画素電位が供給された低温ポリシリコン層
ＰＳＩ（ｎ＋）はその上部のゲート絶縁膜ＧＩ及び層間
絶縁膜ＩＬＩに開口された第２のコンタクトホールＣＮ
Ｔ２を通じて、パッド電極ＰＡＤに伝えられる。パッド
電極ＰＡＤはドレイン配線ＤＬと同一工程、材料で構成
されている。前記パッド電極ＰＡＤ上に被覆された保護
膜ＰＡＳ及び有機保護膜ＦＰＡＳに開口された第３のコ
ンタクトホールＣＮＴ３を通じて、透明画素電極ＳＰＴ
に給電される。

【００４１】本実施例では、従来のようなゲート配線Ｇ
Ｌと平行に配置された金属の共通電極配線が設置されて
いない。従って、この画素中央部のコンタクト領域にも
透過領域が形成されている。これは図４において、透明
画素電極ＳＰＴとドレイン配線ＤＬを被覆するように配
置された透明共通電極配線ＣＬＴに挟まれた２つの透過
領域である。このように、本実施例では透過領域が多く
でき明るい液晶表示装置が提供できる。

【００４２】次に、図３に示すようなＮＭＯＳ型ＴＦＴ
の製造工程を図５〜図９及び図３を用いて説明する。

【００４３】厚さ０．７ｍｍ、サイズ７３０ｍｍ×９２
０ｍｍの歪点約６７０℃の無アルカリＴＦＴガラス基板
ＧＬＳ１を洗浄後、ＳｉＨ₄とＮＨ₃とＮ₂の混合ガスを
用いたプラズマＣＶＤ法により膜厚５０ｎｍのＳｉ₃Ｎ₄
膜、続いて、テトラエトキシシランとＯ₂の混合ガスを
用いたプラズマＣＶＤ法により、膜厚１２０ｎｍのＳｉ
Ｏ₂膜の積層の下地絶縁膜ＵＬＳを形成する。本絶縁膜
ＵＬＳは多結晶シリコン膜へのＴＦＴガラス基板ＧＬＳ
１からのＮａ拡散を防止するためである。Ｓｉ ₃Ｎ₄、Ｓ
ｉＯ₂ともに形成温度は４００℃である。なお、本願で
は半導体層として多結晶シリコンで代表するが、巨大結
晶シリコン、連続粒界シリコン、アモルファスシリコン
でもよい。

【００４４】次に、上にＳｉＨ₄、Ａｒの混合ガスを用
いたプラズマＣＶＤ法によりほぼ真性（イントリンシッ
ク）の水素化非晶質シリコン膜を５０ｎｍ形成する。成
膜温度は４００℃で、成膜直後水素量は約５ａｔ％であ
る。次に基板を４５０℃で約３０分アニールすることに
より、水素化非晶質シリコン膜中の水素を放出させる。
アニ−ル後の水素量は約１ａｔ％である。

【００４５】次に、波長３０８ｎｍのエキシマレーザ光
ＬＡＳＥＲを前記非晶質シリコン膜にフルエンス４００
ｍＪ／ｃｍ²、で照射し、非晶質シリコン膜を溶融再結
晶化させて、ほぼ真性の多結晶シリコン膜を得る。この
時レーザビームは幅０．３ｍｍ、長さ２００ｍｍの細線
状の形状であり、ビームの長手方向とほぼ垂直な方向に
基板を１０μｍピッチで移動しながら照射した。照射時
は窒素雰囲気とした。

【００４６】通常のホトリソグラフィ法により所定のレ
ジストパターンを多結晶シリコン膜上に形成しＣＦ₄と
Ｏ₂の混合ガスを用いたリアクティブイオンエッチング
法により多結晶シリコン膜ＰＳＩを所定の形状に加工す
る（図５）。

【００４７】次に、テトラエトキシシランと酸素の混合
ガスを用いたプラズマＣＶＤ法により膜厚１００ｎｍの
ＳｉＯ₂を形成しゲート絶縁膜ＧＩを得る。この時のテ
トラエトキシシランとＯ₂の混合比は１：５０、形成温
度は４００℃である。引き続きイオン注入法によりより
Ｂイオンを加速電圧３３ＫｅＶ、ドーズ量１Ｅ１２（ｃ
ｍ^-2）で打ちこみ、ｎ型ＴＦＴのチャネル領域のポリシ
リコン膜ＰＳＩ（ｐ）を形成する。

【００４８】次にスパッタリング法により、金属配線、
例えばＭｏあるいはＭｏＷ膜を２００ｎｍ形成後、通常
のホトリソグラフィ法により所定のレジストパターンを
Ｍｏ膜上に形成し、混酸を用いたウエットエッチング法
によりＭｏ膜を所定の形状に加工し走査配線ＧＬを得
る。

【００４９】エッチングに用いたレジストパターンを残
したまま、イオン注入法によりよりＰイオンを加速電圧
６０ＫｅＶ、ドーズ量１Ｅ１５（ｃｍ^-2）で打ちこみ、
ｎ型ＴＦＴのソース、ドレイン領域ＰＳＩ（ｎ＋）を形
成する（図６）。上記でｎ型ＴＦＴのソース、ドレイ
ンがｎ＋型の低温ポリシリコン膜ＰＳＩ（ｎ＋）及びｐ
型のチャネル領域のポリシリコン膜ＰＳＩ（ｐ）ができ
あがるが、以下のようにｐ型とｎ＋型の間にＰイオン濃
度がｎ＋型より少ないｎ型のＬＤＤ領域を作り、ＴＦＴ
のリーク電流を低減することができる（図示していな
い）。すなわち、エッチングに用いたレジストパターン
を除去後、再度イオン注入法によりPイオンを加速電圧
６５ＫｅＶ、ドーズ量２Ｅ１３（ｃｍ^-2）で打ちこみ、
ｎ型ＴＦＴのＬＤＤ領域を形成する。ＬＤＤ領域の長さ
はＭｏをウエットエッチングしたときのサイドエッチン
グ量で定められる。本実施例の場合約０．８μmであ
る。この長さはＭｏのオーバーエッチング時間を変化さ
せるすることで制御できる。

【００５０】次に、基板にエキシマランプまたはメタル
ハライドランプの光を照射するラピッドサーマルアニー
ル（ＲＡＴ)法により打ち込んだ不純物を活性化する。
エキシマランプまたはメタルハライドランプ等の紫外光
を多く含む光を用いてアニールすることにより、多結晶
シリコン層ＰＳＩのみを選択的に加熱でき、ガラス基板
が加熱されることによるダメージを回避できる。不純物
の活性化は、基板収縮や曲がり変形等が問題にならない
範囲で、４５０℃程度以上の温度での熱処理によっても
可能である（図６）。

【００５１】次に、テトラエトキシシランと酸素の混合
ガスを用いたプラズマＣＶＤ法により膜厚５００ｎｍの
ＳｉＯ₂を形成し層間絶縁膜ＩＬＩを得る。この時のテ
トラエトキシシランとＯ₂の混合比は１：５、形成温度
は３５０℃である。

【００５２】次に、所定のレジストパターンを形成後、
混酸を用いたウエットエッチング法により、前記層間絶
縁膜に第1のコンタクトスル−ホールＣＮＴ１及び図1の
平面図の第２のコンタクトホールＣＮＴ２を開孔する
（図７）。

【００５３】続いて、スパッタリング法により、Ｔｉを
５０ｎｍ、Ａｌ−Ｓｉ合金を５００ｎｍ、Ｔｉを５０ｎ
ｍを順次積層形成した後に所定のレジストパターンを形
成し、その後ＢＣｌ₃とＣｌ₂の混合ガスを用いたリアク
ティブイオンエッチング法により一括エッチングし、ド
レイン配線ＤＬ、保持容量電極ＳＴＭ、図１の平面図の
パッド電極ＰＡＤを得る（図８）。

【００５４】ＳｉＨ₄とＮＨ₃とＮ₂の混合ガスを用いた
プラズマＣＶＤ法により膜厚３００ｎｍのＳｉ₃Ｎ₄膜で
ある保護膜ＰＡＳを形成し、さらに、スピン塗布法によ
りアクリル系感光性樹脂を約３.５μｍの膜厚で塗布
し、所定のマスクを用いて露光、現像して前記アクリル
系樹脂にスルーホールを形成する。次に２３０℃で２０
分ベークすることで、アクリル樹脂を焼成し、膜厚２．
０μｍの平坦化有機保護膜ＦＰＡＳを得る。続いて、前
記有機保護膜ＦＰＡＳに設けたスルーホールパターンを
マスクとして下層のＳｉ₃Ｎ₄膜をＣＦ₄を用いたリアク
ティブイオンエッチング法により加工し、Ｓｉ₃Ｎ₄膜に
第５のコンタクトホールＣＮＴ５及び図１の平面図の第
３のコンタクトホールＣＮＴ３を形成する（図９）。

【００５５】このように有機保護膜ＦＰＡＳをマスクと
して用いて下層の絶縁膜を加工することにより、一回の
ホトリソグラフィ工程で２層の膜をパターニングでき、
工程を簡略化できる。

【００５６】最後にスパッタリング法によりＩＴＯ膜等
の透明導電膜を７０ｎｍ形成し、混酸を用いたウエット
エッチングにより所定の形状に加工して透明共通電極配
線ＣＬＴおよび透明画素電極ＳＰＴを形成しアクティブ
マトリクス基板が完成する（図３）。以上6回のホトリ
ソグラフィ工程で多結晶シリコンＴＦＴが形成される。

【００５７】次に液晶パネルの概観の平面構造について
説明する。図１０は上下のガラス基板ＧＬＳ１、ＧＬＳ
２を含む表示パネルのマトリクス（ＡＲ）周辺の要部平
面を示す図である。このパネルの製造では、小さいサイ
ズであればスループット向上のため１枚のガラス基板で
複数個分のデバイスを同時に加工してから分割し、大き
いサイズであれば製造設備の共用のためどの品種でも標
準化された大きさのガラス基板を加工してから各品種に
合ったサイズに小さくし、いずれの場合も一通りの工程
を経てからガラスを切断する。

【００５８】図１０は後者の例を示すもので、上下基板
ＧＬＳ１、ＧＬＳ２の切断後を表している。いずれの場
合も、完成状態では外部接続端子群Ｔｇ、Ｔｄが存在す
る（図で上辺）部分はそれらを露出するように上側基板
ＧＬＳ２の大きさが下側基板ＧＬＳ１よりも内側に制限
されている。端子群Ｔｇ、Ｔｄはそれぞれ後述するＴＦ
Ｔガラス基板ＧＬＳ１上で表示部ＡＲの左右に配置され
た低温ポリシリコンＴＦＴの走査回路ＧＳＣＬへ供給す
る電源及びタイミングデータに関する接続端子、表示領
域ＡＲの上部でＴＦＴガラス基板ＧＬＳ１上に低温ポリ
シリコンＴＦＴの映像信号回路ＤＤＣへの映像データあ
るいは電源データを供給するため端子Ｔｄである。引出
配線部を集積回路チップＣＨＩが搭載されたテープキャ
リアパッケージＴＣＰ（図１１）の単位に複数本まとめ
て名付けたものである。各群のマトリクス部から映像信
号回路ＤＤＣを経て外部接続端子部に至るまでの引出配
線は、両端に近づくにつれ傾斜している。これは、パッ
ケージＴＣＰの配列ピッチ及び各パッケージＴＣＰにお
ける接続端子ピッチに表示パネルの映像信号端子Ｔｄを
合わせるためである。

【００５９】透明ガラス基板ＧＬＳ１、ＧＬＳ２の間に
はその縁に沿って、液晶封入口ＩＮＪを除き、液晶ＬＣ
を封止するようにシールパターンＳＬが形成される。シ
ール材は例えばエポキシ樹脂から成る。

【００６０】図2の断面構造で示した配向膜ＯＲＩ層
は、シールパターンＳＬの内側に形成される。液晶ＬＣ
は液晶分子の向きを設定する下部配向膜ＯＲＩと上部配
向膜ＯＲＩとの間でシールパターンＳＬで仕切られた領
域に封入されている。

【００６１】この液晶表示装置は、下部透明ＴＦＴガラ
ス基板ＧＬＳ１側、上部透明ＣＦガラス基板ＧＬＳ２側
で別個に種々の層を積み重ね、シールパターンＳＬを基
板ＧＬＳ２側に形成し、下部透明ガラス基板ＳＵＢ１と
上部透明ガラス基板ＧＬＳ２とを重ね合わせ、シール材
ＳＬの開口部ＩＮＪから液晶ＬＣを注入し、注入口ＩＮ
Ｊをエポキシ樹脂などで封止し、上下基板を切断するこ
とによって組み立てられる。

【００６２】図１１は、図１０に示した表示パネルに映
像信号駆動ＩＣを搭載したＴＣＰとＴＦＴ基板ＧＬＳ１
上に低温ポリシリコンＴＦＴで形成した信号回路ＤＤＣ
との接続及びＴＦＴ基板ＧＬＳ１に低温ポリシリコンＴ
ＦＴで形成した走査回路ＧＳＣＬと外部とを接続した状
態を示す上面図である。

【００６３】ＴＣＰは駆動用ＩＣチップがテープ・オー
トメイティド・ボンディング法（ＴＡＢ）により実装さ
れたテープキャリアパッケージ、ＰＣＢ１は上記ＴＣＰ
やコントロールＩＣであるＴＣＯＮ、その他電源用のア
ンプ、抵抗、コンデンサ等が実装された駆動回路基板で
ある。ＣＪはパソコンなどからの信号や電源を導入する
コネクタ接続部分である。

【００６４】図１２はテープキャリアパッケージＴＣＰ
を液晶表示パネルの、信号回路用端子Ｔｄに接続した状
態を示す要部断面図である。テープキャリアパッケージ
ＴＣＰは異方性導電膜ＡＣＦによって液晶表示パネル接
続される。パッケージＴＣＰは、電気的にはその先端部
がパネル側の接続端子Ｔｄと接続されれば良いが、実際
はＴＦＴの保護膜ＰＡＳ、有機保護膜ＦＰＡＳの開口部
を覆うように形成された、透明共通電極配線ＣＬＴと同
一工程で形成された透明電極ＩＴＯと接続されている。
シールパターンＳＬの外側の上下ガラス基板の隙間は洗
浄後エポキシ樹脂ＥＰＸ等により保護され、パッケージ
ＴＣＰと上側ＣＦ基板ＧＬＳ２の間には更にシリコーン
樹脂が充填され保護が多重化されている（図示していな
い）。また上下のガラス基板ＧＬＳ２、ＧＬＳ１の液晶
ＬＣに対するギャップは有機膜で形成された支柱ＳＰＣ
あるいはファイバでその高さが決定されている。

【００６５】表示マトリクス部の等価回路とその周辺回
路の結線図を図１３に示す。図中、ＤＬはドレイン線を
意味しＤＬ１、ＤＬ2、ＤＬ３とその数字が画面左から
の画面内のドレイン配線（映像信号線）を意味する、添
字Ｒ、ＧおよびＢがそれぞれ赤、緑および青画素に対応
して付加されている。ＧＬはゲート配線ＧＬを意味し、
ＧＬ１、ＧＬ２、ＧＬ３とその数字が画面上部からの画
面内のゲート線を意味する。添字１、２、は走査タイミ
ングの順序に従って付加されている。ＣＬＸ及びＣＬＹ
は共通電極配線ＣＬＴを意味し、ＣＬＸ1、ＣＬＸ２と
その数字が画面上部からの画面内の横方向の共通電極配
線を意味する。一方、ＣＬＹは縦方向の共通電極配線を
意味し、ＣＬＹ1、ＣＬＹ２とその数字が画面上部から
の画面内の縦方向の共通電極配線を意味する。ＣＬＸ、
ＣＬＹは実際は1画素領域でドレイン配線ＤＬ及びゲー
ト配線ＧＬを被覆するようにメッシュ状に配置されてい
る。

【００６６】ゲート配線ＧＬ（添字省略）はガラス基板
上の走査回路ＧＳＣＬに繋がれ、その走査回路への電源
あるいはタイミング信号はガラス基板外部のＰＣＢ上に
形成された電源及びタイミング回路ＳＣＣから供給され
る。上記において低温ポリシリコンＴＦＴで構成され
たガラス基板上の走査回路は、冗長性を高めるために1
本のゲート線（走査線）に対して左右の両側から給電さ
れているが、画面サイズなどに応じて片側から給電して
も良い。

【００６７】一方、ドレイン配線ＤＬへの給電はガラス
基板上の低温ポリシリコンＴＦＴで構成された信号回路
ＤＤＣから給電される。信号回路ＤＤＣはガラス基板の
映像信号回路ＩＣで構成された回路よりの映像データを
Ｒ、Ｇ、Ｂの色データに応じて分配する機能を持つ。従
って、ガラス基板上の信号回路からの接続端子数は画面
内のドレイン配線数の三分の一である。

【００６８】また、共通電極配線は、本実施例では、透
明共通電極配線ＣＬＴである。この共通配線は、図1で
示したように、メッシュ状の画素内で結線となってい
る。ＣＬＸ、ＣＬＹは、画面の左右、あるいは上下に引
き出され、まとめてインピーダンスの低い共通電極母船
ＣＢＬに結線され、電源及びタイミング回路ＩＣのＳＣ
Ｃに結線される。この共通電極は、画面内の画素のコモ
ン電位を与える。

【００６９】画面内の低温ポリシリコンＴＦＴは、ｎ型
のＴＦＴであり、ゲート配線ＧＬにゲート電圧を印加
し、そのタイミングでドレイン線ＤＬに給電されたドレ
イン電圧（データ）を共通電極配線ＣＬＴとの間の液晶
容量Ｃｌｃに給電することにより表示を行う。液晶容量
Ｃｌｃの電位を表示期間中に維持する能力を向上するた
めに、保持容量Ｃｓｔｇを形成する。ＣＣはドレイン配
線ＤＬの断線を検査する低温ポリシリコンＴＦＴで形成
した検査回路であり、ＣＰＡＤは検査端子である。

【００７０】図１４に本発明の液晶表示装置の駆動波形
を示す。共通電極電圧Ｖｃｏｍを直流電圧とした場合の
例を示す。ゲート電圧Ｖｇは1ゲート線毎に順次走査
し、ドレイン電位Ｖｄに対して、画素の低温ポリシリコ
ンＴＦＴのしきい電圧を更に加算した電圧が印加された
際に画素ＴＦＴがオン状態になり、図１３に示した液晶
容量Ｃｌｃに充電される。上記共通電極電圧Ｖｃｏ
ｍ、ゲート電圧Ｖｇ、ドレイン電圧Ｖｄはそれぞれ、図
１３のメッシュ状の共通電極配線を構成する共通電極配
線ＣＬＴ、ゲート配線ＧＬ、ドレイン配線ＤＬに印加さ
れる。本実施例では、ドレイン電圧Ｖｄは、例えば、ノ
ーマルブラックモードでの液晶表示で白表示を行う場合
を示しており、ゲート線は1ライン毎に選択され、その
ライン毎に共通電極電圧Ｖｃｏｍに対してプラス、マイ
ナスの極性反転される。画素電位ＶｐはＴＦＴを通じて
液晶容量Ｃｌｃに充電されるが、奇数、偶数フレームで
共通電極電位Ｖｃｏｍに対して反転される。特定のアド
レスのＴＦＴのゲート配線ＧＬに対して、ゲート配線が
選択されＶｇがＶｄより大きくなると液晶容量Ｃｌｃに
画像に対応する電位が充電されるが、上記のように次ぎ
のフレームになり、共通電極電位Ｖｃｏｍに対して反転
されたＶｄが印加されるまで液晶容量Ｃｌｃの電位は保
持されなければならない。この保持率はＴＦＴのオフ
（リーク）電流が大きくなると低下する。これを防止す
るには、図１３の等価回路の保持容量Ｃｓｔｇを大きく
設定する必要がある。

【００７１】図１５は、液晶表示モジュールＭＤＬの各
構成部品を示す分解斜視図である。ＳＨＤは金属板から
成る枠状のシールドケース（メタルフレーム）、ＬＣＷ
はその表示窓、ＰＮＬは液晶表示パネル、ＳＰＢは光拡
散板、ＬＣＢは導光体、ＲＭは反射板、ＢＬはバックラ
イト蛍光管、ＬＣＡはバックライトケースであり、図に
示すような上下の配置関係で各部材が積み重ねられてモ
ジュールＭＤＬが組み立てられる。

【００７２】モジュールＭＤＬは、シールドケースＳＨ
Ｄに設けられた爪とフックによって全体が固定されるよ
うになっている。バックライトケースＬＣＡはバックラ
イト蛍光管ＢＬ、光拡散板ＳＰＢ光拡散板、導光体ＬＣ
Ｂ、反射板ＲＭを収納する形状になっており、導光体Ｌ
ＣＢの側面に配置されたバックライト蛍光管ＢＬの光
を、導光体ＬＣＢ、反射板ＲＭ、光拡散板ＳＰＢにより
表示面で一様なバックライトにし、液晶表示パネルＰＮ
Ｌ側に出射する。バックライト蛍光管ＢＬにはインバー
タ回路基板ＰＣＢ２が接続されており、バックライト蛍
光管ＢＬの電源となっている。

【００７３】（実施例２）図１７は本発明の第２の実施
例を示す画素の平面図であり、図１８、図１９はその図
１７における１８-１８’、１９-１９’として一点鎖線
で示した切断線での断面を示す。図面では切断部を分か
りやすくするため、数字を○で囲い切断部を示してい
る。

【００７４】図１７は実施例１と同様にドレイン配線Ｄ
Ｌを横切る方向に主な透過部を４つもつＩＰＳ方式の画
素パターンである。構成は実施例１に対する大きな特徴
は、ゲート配線ＧＬ近傍に配置されていた保持容量の構
成にある。また低温ポリシリコンＰＳＩと透明画素電極
ＳＰＴとの接続部分のコンタクトホールの構成にある。

【００７５】保持容量Ｃｓｔｇは以下のような構成とな
っている。まず、保持容量の下部電極はｎ型のポリシリ
コンＰＳＩ層であり、これは実施例１と同じである。一
方、保持容量の上部電極は、第７のコンタクトホールに
埋め込まれた透明共通電極配線ＣＬＴである。この構成
では、実施例１のようにドレイン配線ＤＬと同一工程、
材料で構成された保持容量電極が形成されていない。従
って、この構成では、ドレイン配線ＤＬと同層にある金
属電極がないので、ショートする電極自身がなく。点欠
陥などの表示欠陥が大きく低減できる。

【００７６】一方、ドレイン配線ＤＬから第1のコンタ
クトホールＣＮＴ１を経てその画素電位を低温ポリシリ
コンＰＳＩへ伝達し、これは画素中央部の第５及び第6
のコンタクトホールＣＮＴ５、ＣＮＴ６を経て透明画素
電極ＳＰＴに至る。ここで、第５のコンタクトホールＣ
ＮＴ５より第６のコンタクトホールは大きく、さらにそ
れより幅広に透明画素電極ＳＰＴが配置されている。

【００７７】図１７の１８−１８' 切断線における断面
図が図１８である。同図の左側はＴＦＴの断面図であ
り、ドレイン配線ＤＬからの映像電圧はＴＦＴのゲート
配線ＧＬにオン電圧が印加されるとｐ型のポリシリコン
層ＰＳＩ（ｐ）が低抵抗化して、その電位が画素電位と
して液晶容量や保持容量Ｃｓｔｇに充電される。保持容
量Ｃｓｔｇの下部電極はｎ＋型のポリシリコンＰＳＩ
（ｎ＋）であり、上部電極は有機保護膜ＦＰＡＳを開口
し、その開口部に被覆埋設された透明共通電極配線ＣＬ
Ｔである。保持容量Ｃｓｔｇの絶縁膜は実施例１と同様
にゲート絶縁膜ＧＩと層間絶縁膜ＩＬＩの積層膜であ
る。本実施例では、保持容量の電極としてゲート配線Ｇ
Ｌやドレイン配線ＤＬの電極材料を用いていない。これ
により、これらの電極とドレイン配線ＤＬとのショート
による欠陥が全く発生する可能性がない。

【００７８】図１９は低温ポリシリコンＰＳＩと透明画
素電極ＳＰＴの接続部分の断面である。画素電位を給電
する低温ポリシリコン層ＰＳＩは第５のコンタクトホー
ルＣＮＴ５の内側に開けられた第６のコンタクトホール
ＣＮＴ６で直接に透明画素電極ＳＰＴと接続されてい
る。本接続部分には、実施例１のような、金属パッド電
極がないため、ドレイン配線ＤＬとこれらの電極のショ
ートによる欠陥が発生しない。

【００７９】上記のように、本実施例では、図１７の平
面図、図１８及び図１９に示すように、ゲート配線ＧＬ
及びドレイン配線ＤＬを除いて金属電極が使用されてい
ない。このことは、図１６の画素を正面から観察した際
に反射が極めて少なく、液晶表示装置を見る観察者の顔
が映り込みが少ない液晶表示装置が実現でき、さらに良
好な画質の液晶表示装置が提供できると言う新たな特徴
も得られる。

【００８０】（実施例３）図２０は本発明の第３の実施
例を示す画素の平面図であり、図２１はその図２０にお
ける２１-２１’として一点鎖線で示した切断線での断
面を示す。図面では切断部を分かりやすくするため、数
字を○で囲い切断部を示している。

【００８１】図２０は実施例２と同様にドレイン配線Ｄ
Ｌを横切る方向に主な透過部を４つもつＩＰＳ方式の画
素パターンである。画素電位と共通電位の給電経路を示
す。画素電位は、ＴＦＴが形成されたゲート配線ＧＬに
対して、ドレイン配線ＤＬより第１のコンタクトホール
ＣＮＴ１から低温ポリシリコンＰＳＩを経て第2のコン
タクトホールＣＮＴ２を経て金属画素電極ＳＰＭへ伝達
される。金属画素電極ＳＰＭに伝えられた画素電位は第
3のコンタクトホール近傍で二手に分かれる。一方は、
第3のコンタクトホールから1画素内で折り返した形状の
平面配置の透明画素電極ＳＰＴに伝えられる。もう、一
方の経路においては、金属画素電極ＳＰＭは前段のゲー
ト配線ＧＬ上へ乗り上げ、前段のゲート配線と保持容量
を構成する。

【００８２】本実施例の最大の特徴は、従来のＩＰＳ液
晶表示装置において見られたような、共通電極配線を画
素電極あるいはソース電極が交差する構成を画素内で全
くとらないことで極めて高い開口率を実現した点にあ
る。

【００８３】図２１はドレイン配線ＤＬの第1のコンタ
クトホールＣＮＴ１から低温ポリシリコンＰＳＩのＴＦ
Ｔから金属画素電極ＳＰＭ、さらにこれが前段のゲート
配線ＧＬに乗り上げて保持容量Ｃｓｔｇを構成する部分
の断面図である。

【００８４】第2のコンタクトホールＣＮＴ２で低温ポ
リシリコンＰＳＩに接続された金属画素電極ＳＰＭは層
間絶縁膜ＩＬＩを被覆した前段のゲート配線ＧＬに乗り
上げ保持容量を構成する。この金属画素電極ＳＰＭは従
来のＩＰＳ表示装置と異なりゲート配線ＧＬと同一工
程、材料で構成した共通電極配線がないため段差が少な
く断線が少ない。言うまでもなく、開口率も向上し明る
い液晶表示装置が提供できる。従って、前記保持容量
は、前段のゲート配線ＧＬを一方の電極、絶縁膜が層間
絶縁膜、他方の電極を金属画素電極ＳＰＭで構成されて
いる。画素電位は第３のコンタクトホールＣＮＴ３を通
じて、有機保護膜上に配置された透明画素電極ＳＰＴに
給電され、透明共通電極配線ＣＬＴとの共通電位とで液
晶を駆動する。

【００８５】本実施例の保持容量Ｃｓｔｇは、いわゆる
Ｃａｄｄ方式に分類されろ構成となる。

【００８６】また本実施例では、ゲート配線上で透明画
素電極ＳＰＴと透明共通配線ＣＬＴを凸凹上に違いに勘
合させることにより、実質的にゲート配線ＧＬ上の広い
領域が最上層の透明電極で覆われるように構成し、ゲー
ト配線ＧＬからの漏洩電界をシールドした構成となって
いる。これにより、透明共通配線配線ＣＬＴと透明画素
電極ＳＰＴの短絡を防止しつつ、電界シールドを実現し
ている。

【００８７】さらに、ゲート配線ＧＬ上に生じる透明共
通配線配線ＣＬＴと透明画素電極ＳＰＴ間の間隙の少な
くとも一部を覆うように、金属画素電極ＳＰＭを配置し
ても良い。図２０に開示の構造である。これにより、保
持容量の増大と共に、透明共通配線ＣＬＴと透明画素電
極ＳＰＴ間から漏洩する電界を金属画素電極ＳＰＭによ
りシールドすることが可能となり、保持容量の増大と漏
洩電界の低減を同時に達成することが実現する。

【００８８】むろん、該金属画素電極ＳＰＭは透明共通
配線ＣＬＴから透明画素電極ＳＰＴ間に至る間隙の延在
方向で、該間隙を完全に覆うように形成しても良い。漏
洩電界防止の効果のより一層の向上が図れるからであ
る。

【００８９】上記のように、本実施例では、前段のゲー
ト配線上で保持容量をするため、さらに高い開口率を得
ることができ明るいＩＰＳ型の液晶表示装置を提供する
ことができる。

【００９０】

【発明の効果】以上詳述したように、本発明の主に低温
ポリシリコンＴＦＴで構成されたＩＰＳ表示方式の液晶
表示装置により、歩留りが高く、明るい高画質の液晶表
示装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施例によるＴＦＴ液晶表示装置の
画素の要部平面図である。

【図２】本発明の一実施例によるＴＦＴ液晶表示装置の
２−２’線に沿った画素の要部断面図である。

【図３】本発明の一実施例によるＴＦＴ液晶表示装置の
３−３’線に沿った画素の要部断面図である。

【図４】本発明の一実施例によるＴＦＴ液晶表示装置の
４−４’線に沿った画素の要部断面図である。

【図５】本発明の一実施例によるＴＦＴ液晶表示装置の
ＴＦＴ基板の第1ホト工程後までの製造方法を説明する
ための断面図である。

【図６】本発明の一実施例によるＴＦＴ液晶表示装置の
ＴＦＴ基板の第２ホト工程後までの製造方法を説明する
ための断面図である。

【図７】本発明の一実施例によるＴＦＴ液晶表示装置の
ＴＦＴ基板の第３ホト工程後までの製造方法を説明する
ための断面図である。

【図８】本発明の一実施例によるＴＦＴ液晶表示装置の
ＴＦＴ基板の第４ホト工程後までの製造方法を説明する
ための断面図である。

【図９】本発明の一実施例によるＴＦＴ液晶表示装置の
ＴＦＴ基板の第５ホト工程後までの製造方法を説明する
ための断面図である。

【図１０】ＴＦＴガラス基板とＣＦガラス基板を貼りあ
わせたＬＣＤセルの全体平面図である。

【図１１】ＬＣＤセルにＰＣＢ基板とＴＡＢを接続した
全体平面図である。

【図１２】ＬＣＤセルのＴＡＢとドレイン側引き出し端
子部付近の断面図である。

【図１３】ＴＦＴ―ＬＣＤの概略の等価回路を表す平面
図である。

【図１４】ＴＦＴ―ＬＣＤの画素の駆動波形を表すタイ
ミングチャートである。

【図１５】本発明のモジュール構成の一例を示す説明図
である。

【図１６】本発明の一実施例による偏光板と初期配向方
向の関係を説明する図である。

【図１７】本発明の他の実施例によるＴＦＴ液晶表示装
置の画素の平面図である。

【図１８】本発明の他の実施例における隣接するドレイ
ン線間を横切る、図１７の１８−１８’に沿った要部断
面図である。

【図１９】本発明の他の実施例における隣接するドレイ
ン線間を横切る、図１７の１８−１８’に沿った要部断
面図である。

【図２０】本発明の他の実施例によるＴＦＴ液晶表示装
置の画素の平面図である。

【図２１】本発明の他の実施例における図２０の２１−
２１’に沿った要部断面図である。

【符号の説明】

ＣＪ…コネクタ部、ＣＬＴ…透明共通電極配線、ＣＰＡ
Ｄ…検査パッド、ＣＮＴ1…ドレイン配線とＳｉアイラ
ンドをつなぐコンタクトホール、ＣＮＴ2…金属電極と
Ｓｉアイランドをつなぐコンタクトホール、ＣＮＴ３…
金属電極と透明画素電極をつなぐコンタクトホール、Ｃ
ＮＴ４…保持容量電極と透明共通電極配線をつなぐコン
タクトホール、ＣＮＴ５…Ｓｉに開かれたコンタクトホ
ール、ＣＮＴ６…Ｓｉと透明画素電極を接続するコンタ
クトホール、ＣＮＴ７…有機絶縁膜に開けられた保持容
量用コンタクトホール、Ｃｓｔｇ…保持容量、ＤＤＣ…
ガラス基板上のドレイン分割回路、ＤＬ…ドレイン配
線、ＥＰＸ…エポキシ樹脂、ＣＦ…カラーフィルタ層、
ＦＩＬ…カラーフィルタ層、ＦＰＡＳ…有機保護膜、Ｇ
ＦＰＣ…ゲートＦＰＣ、GI…ゲート絶縁膜、ＧＬ…ゲー
ト配線、GLS1…TFTガラス基板、GLS2…CFガラス基板、
ＩＤＣ…外付けのドレイン回路、ＩＮＪ…封入口、ＩＬ
Ｉ…層間絶縁膜、ＬＣ…液晶（分子）、ＬＣＢ…導光
板、ＭＤＬ…モジュール、ＯＣ…カラーフィルタのオー
バコート膜、ＯＬＩ…配向膜、ＰＡＳ…保護絶縁膜、Ｐ
ＯＬ…偏光板、ＰＳＩ…ｐ−Ｓｉアイランド、ＰＳＩ
（ｐ）…ｐ型ｐ−Ｓｉ半導体層、ＰＳＩ（ｎ＋）…ｎ＋
型ｐ−Ｓｉ半導体層、ＲＭ…反射板、ＳＰＢ…拡散フィ
ルム、ＳＰＣ…支柱、ＳＨＤ…シャーシ、ＳＰＭ…金属
画素電極、ＳＰＴ…透明画素電極、ＳＴＭ…保持容量電
極、ＳＳＣ…電源、コントロール回路、ＴＣＰ…テープ
キャリヤパッケージ、ＵＬＳ…下地絶縁膜。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１４年１１月７日（２００２．１１．
７）

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図２】

【図３】

【図１】

【図４】

【図５】

【図６】

【図７】

【図８】

【図９】

【図１６】

【図１０】

【図１１】

【図１２】

【図１３】

【図１４】

【図１５】

【図１７】

【図１８】

【図１９】

【図２１】

【図２０】

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１２Ｃ (72)発明者落合孝洋千葉県茂原市早野3300番地株式会社日立製作所ディスプレイグループ内Ｆターム(参考） 2H090 HA04 HA05 HB07X LA04 2H092 GA14 GA21 JA24 JA37 JA41 JB22 JB31 JB38 JB64 KA04 NA01 NA07 5C094 AA42 AA53 BA03 BA43 CA19 DA11 DA15 EA07 FB01 FB15 HA08 5F110 AA30 BB01 CC02 DD02 DD07 DD13 DD14 EE04 EE06 EE28 EE44 FF02 FF30 GG02 GG13 GG15 GG25 GG32 GG34 GG45 GG52 HJ01 HJ04 HJ13 HJ23 HL04 HL06 HL12 HL23 HM15 HM18 NN02 NN03 NN04 NN23 NN24 NN27 NN35 NN36 NN72 NN73 PP03 PP04 PP13 PP35 QQ11

Claims

【特許請求の範囲】

【請求項１】第１の基板と第２の基板に挟まれた液晶層
とカラーフィルタ層とを有し、前記第１の基板上には複数のゲート配線と、前記複数の
ゲート配線とマトリクス状に交差する複数のドレイン配
線と、前記ゲート配線とドレイン配線のそれぞれの交点
に対応して形成された薄膜トランジスタを有し、隣接す
るゲート配線とドレイン配線とで囲まれる領域で画素が
構成された液晶表示装置において、前記第１の基板は前記薄膜トランジスタの半導体層と、
該半導体層上に形成された第１の絶縁膜と、第１の絶縁
膜上に形成された第２の絶縁膜と、第２の絶縁膜上に形
成された共通配線を有し、前記第２の絶縁膜は前記半導体層形成領域に位置づけら
れた除去領域を有し、該除去領域で前記共通配線から供
給される共通電位と、前記半導体層から形成される画素
電位により形成される保持容量を有することを特徴とす
るアクティブマトリックス型液晶表示装置。
【請求項２】前記共通配線が上下方向に隣接する画素間
および左右方向に隣接する画素間で共有されマトリック
ス状に形成されていることを特徴とする請求項１記載の
アクティブマトリックス型液晶表示装置。
【請求項３】前記アクティブマトリックス型液晶表示装
置は横電界型であり、前記第１の基板上に前記共通配線
との間に横電界を形成する画素電極を有することを特徴
とする請求項２記載のアクティブマトリックス型液晶表
示装置。
【請求項４】前記第２の絶縁膜が有機膜であることを特
徴とする請求項３記載のアクティブマトリックス型液晶
表示装置。
【請求項５】前記共通配線と前記画素電極が前記有機膜
上の同一層として形成されていることを特徴とする請求
項４記載のアクティブマトリックス型液晶表示装置。
【請求項６】前記第２の絶縁膜の前記半導体層形成領域
に位置づけられた除去領域に位置づけて前記第１の絶縁
膜上に形成された金属電極を有し、該金属電極に前記共
通配線からの共通電位が供給されることを特徴とする請
求項４記載のアクティブマトリックス型液晶表示装置。
【請求項７】前記金属電極はドレイン配線と同一工程、
材料で形成されたことを特徴とする請求項６に記載のア
クティブマトリックス型液晶表示装置。
【請求項８】前記共通配線は、前記ゲート配線および前
記保持容量を絶縁膜を介して被覆していることを特徴と
する請求項４記載のアクティブマトリックス型液晶表示
装置。
【請求項９】前記共通配線は、透明共通配線であること
を特徴とする請求項４記載のアクティブマトリックス型
液晶表示装置。
【請求項１０】前記共通配線は、透明共通配線であるこ
とを特徴とする請求項５記載のアクティブマトリックス
型液晶表示装置。
【請求項１１】前記保持容量を構成する電極に挟まれた
絶縁膜は、前記薄膜トランジスタのゲート絶縁膜と前記
ゲート配線とドレイン配線を分離する層間絶縁膜の積層
膜であることを特徴とする請求項１記載のアクティブマ
トリクス型液晶表示装置。
【請求項１２】第１の基板と第２の基板に挟まれた液晶
層とカラーフィルタ層とを有し、前記第１の基板上には複数のゲート配線と、前記複数の
ゲート配線とマトリクス状に交差する複数のドレイン配
線と、前記ゲート配線とドレイン配線のそれぞれの交点
に対応して形成された薄膜トランジスタを有し、隣接す
るゲート配線とドレイン配線とで囲まれる領域で画素が
構成された液晶表示装置において、前記第１の基板上に同層で形成された共通電極と画素電
極を有し、該共通電極と画素電極が前記ゲート配線上で
絶縁膜を介して相互に離間してかつ対向して配置されて
いることを特徴とするアクティブマトリックス型液晶表
示装置。
【請求項１３】前記ゲート配線上で離間した共通電極と
画素電極間に、第２の該離間部の少なくとも一部に画素
電極電位が供給された金属電極が形成されていることを
特徴とする請求項１２記載のアクティブマトリックス型
液晶表示装置。
【請求項１４】前記ゲート配線上で離間した共通電極と
画素電極間は透明電極で形成されていることを特徴とす
る請求項１３記載のアクティブマトリックス型液晶表示
装置。
【請求項１５】前記アクティブマトリクス型液晶表示装
置が横電界型であることを特徴とする請求項１２記載の
アクティブマトリックス型液晶表示装置。
【請求項１６】前記金属電極が前記共通電極と前記画素
電極と共に前記ゲート配線上の離間部を覆うまで延在さ
れていることを特徴とする請求項１３記載のアクティブ
マトリックス型液晶表示装置。
【請求項１７】第１の基板と第２の基板に挟まれた液晶
層とカラーフィルタ層とを有し、前記第１の基板上には複数のゲート配線と、前記複数の
ゲート配線とマトリクス状に交差する複数のドレイン配
線と、前記ゲート配線とドレイン配線のそれぞれの交点
に対応して形成された薄膜トランジスタを有し、隣接す
るゲート配線とドレイン配線とで囲まれる領域で画素が
構成され、それぞれの画素は前記第１の基板上に形成さ
れた共通電極と画素電極とを有する横電界型の液晶表示
装置において、前記薄膜トランジスタのソース電極は前記共通電極ある
いは共通電極配線をまたぐことなく該薄膜トランジスタ
が形成されたゲート配線とは異なる隣接するゲート配線
上まで延在され、一方の電極を前段のゲート配線、他方
の電極をソース電極として保持容量が構成されているこ
とを特徴とするアクティブマトリックス型液晶表示装
置。
【請求項１８】前記画素電極と共通電極は透明電極であ
り、前記ソース配線より上層に絶縁膜を介して形成され
ることを特徴とする請求項１７記載のアクティブマトリ
ックス型液晶表示装置。
【請求項１９】前記薄膜トランジスタの半導体層はポリ
シリコンで構成されていることを特徴とする請求項１な
いし１８のいずれかに記載のアクティブマトリックス型
液晶表示装置。