JP3891846B2

JP3891846B2 - 液晶表示装置

Info

Publication number: JP3891846B2
Application number: JP2002006101A
Authority: JP
Inventors: 記久雄小野; 太郎桶隆; 孝洋落合
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2002-01-15
Filing date: 2002-01-15
Publication date: 2007-03-14
Anticipated expiration: 2022-01-15
Also published as: US20030133053A1; JP2003207796A; TW200302384A; KR20030061683A; CN1776508A; KR100511817B1; CN1432857A; CN1267783C; US6774956B2; TW591316B

Description

【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に係り、特に薄膜トランジスタ（ＴＦＴ）方式等のアクティブマトリクス型液晶表示装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
液晶表示装置は薄型、軽量、低消費電力といった特長を生かして、パーソナルコンピュータに代表される情報機器や携帯型の情報端末や携帯電話、デジタルカメラやカメラ一体型VTR機器等のビジュアル機器の画像情報、文字情報の表示機器として広く用いられている。近年、DVDの登場、大容量磁気ドライブの急速な進化による大容量メディアの普及やBSデジタル放送の開始に伴い、パーソナルコンピュータと映像デジタルメディアの融合が進んでおり、このような用途に対応できる高画質の画像表示装置への要求が強くなっている。液晶の上下基板間の液晶間隙（ギャップ）に横電界を印加するインプレーンスイッチング（ＩＰＳ）モードの液晶ディスプレイは、このような高い画質に対する要求を満たすことが可能な表示方式であることが認められており、その画質の更なる改善に向けてさまざまな改良がなされてきた。
【０００３】
一方、携帯電話、携帯情報端末の普及に伴い、消費電力の極めて小さな中小型の液晶表示装置に対する要求から、壁掛けテレビも含めた大型ディスプレイまでの多様な要求が強くなっている。
【０００４】
ＩＰＳモードの液晶表示装置では、特開平７−３６０５８号に開示されているような、絶縁膜を挟んだ2層の金属電極間に発生する横電界により液晶をスイッチングする方式がもっとも一般的であるが、このような構造の欠点として、通常のＴＮ方式の表示装置に比べ、画素開口率を大きくすることが困難で、光利用効率が低いという欠点がある。これを補うために、バックライト輝度を増大させねばならないため、ＬＣＤモジュール全体としてノートブックタイプのパーソナルコンピュータや携帯端末に要求されるような低消費電力化は困難であった。
【０００５】
このような問題を解決するため、特開平９−２３０３７８号では、有機系の樹脂上に画素電極及び共通電極を前記樹脂に開口したスルーホールを介して配置させる方式が提案されている。
【０００６】
またスイッチングさせるためのアクティブ素子として、アモルファスシリコンを用いたＴＦＴ以外に、ポリシリコンを用いたＴＦＴが知られている。
【０００７】
【発明が解決しようとする課題】
ＩＰＳ型液晶表示装置では開口率が低く、高開口率化すなわち高透過率化が必要という課題がある。本願はその解決を目的とするもので、その目的のいくつかを詳細に示すと、第1の目的は低温ポリシリコンＴＦＴを画素ＴＦＴに用いたＩＰＳ方式の液晶表示装置において、従来、ゲート配線と平行して1画素領域に配置されていた金属の共通電極配線を削除し、開口率（透過率）向上させた場合において、バックライトからの光がポリシリコンに照射された場合の液晶電位の低下を防止する保持容量を確保することにある。また第２の目的は、保持容量を構成する電極とドレイン配線間のショートによる欠陥を防止することにある。本願の他の目的および解決する課題は、本願明細書において明らかとなるであろう。
【０００８】
【課題を解決するための手段】
本発明による課題を解決するための手段の主な例を挙げると、以下のようになる。
【０００９】
（手段１）
第１の基板と第２の基板に挟まれた液晶層とカラーフィルタ層とを有し、
前記第１の基板上には複数のゲート配線と、前記複数のゲート配線とマトリクス状に交差する複数のドレイン配線と、前記ゲート配線とドレイン配線のそれぞれの交点に対応して形成された薄膜トランジスタを有し、隣接するゲート配線とドレイン配線とで囲まれる領域で画素が構成された液晶表示装置において、
前記第１の基板は前記薄膜トランジスタの半導体層と、該半導体層上に形成された第１の絶縁膜と、第１の絶縁膜上に形成された第２の絶縁膜と、第２の絶縁膜上に形成された共通配線を有し、
前記第２の絶縁膜は前記半導体層形成領域に位置づけられた除去領域を有し、該除去領域で前記共通配線から供給される共通電位と、前記半導体層から形成される画素電位により形成される保持容量を有する構成とする。
【００１０】
（手段２）
第１の基板と第２の基板に挟まれた液晶層とカラーフィルタ層とを有し、
前記第１の基板上には複数のゲート配線と、前記複数のゲート配線とマトリクス状に交差する複数のドレイン配線と、前記ゲート配線とドレイン配線のそれぞれの交点に対応して形成された薄膜トランジスタを有し、隣接するゲート配線とドレイン配線とで囲まれる領域で画素が構成された液晶表示装置において、
前記第１の基板上に同層で形成された共通電極と画素電極を有し、該共通電極と画素電極が前記ゲート配線上で絶縁膜を介して相互に離間してかつ対向して配置として構成する。
【００１１】
（手段３）
第１の基板と第２の基板に挟まれた液晶層とカラーフィルタ層とを有し、
前記第１の基板上には複数のゲート配線と、前記複数のゲート配線とマトリクス状に交差する複数のドレイン配線と、前記ゲート配線とドレイン配線のそれぞれの交点に対応して形成された薄膜トランジスタを有し、隣接するゲート配線とドレイン配線とで囲まれる領域で画素が構成され、それぞれの画素は前記第１の基板上に形成された共通電極と画素電極とを有する横電界型の液晶表示装置において、
前記薄膜トランジスタのソース電極は前記共通電極あるいは共通電極配線をまたぐことなく該薄膜トランジスタが形成されたゲート配線とは異なる隣接するゲート配線上まで延在され、一方の電極を前段のゲート配線、他方の電極をソース電極として保持容量を構成する。
【００１２】
本発明の更なる手段は、以下の発明の実施の形態の中で明らかとなるであろう。
【００１３】
【発明の実施の形態】
本発明の特徴を示す代表的な構造を、以下実施例により説明する。
【００１４】
（実施例１）
図1〜図５は本発明の一実施例の液晶表示装置に係る画素の平面および断面図である。図２、図３、図４はそれぞれ図１における２-２’、３-３’、４-４’として一点鎖線で示した切断線での断面を示す。図面では切断部を分かりやすくするため、数字を○で囲い切断部を示している。なお図は説明用に要部を記載した物であり、配向膜は図からは省略している図もある。また対向基板側の構成も省略している図もある。以下、順を追って示す。
【００１５】
図1は画素の模式平面パターンを示す。隣接するゲート配線ＧＬ、隣接するドレイン配線ＤＬに囲まれて1画素を構成する。ゲート配線ＧＬは半導体層がポリシリコンＰＳＩで構成されたＴＦＴのゲート電極としても作用し、ＴＦＴをオン／オフさせる電圧を供給する。ドレイン線はポリシリコンＰＳＩへの電流を供給する、すなわち前記ゲート電圧ＧＬがオン電圧を供給したタイミングで印加された映像電圧（ドレイン電圧）を1画素の液晶容量、保持容量に給電し、結果的に、画素の中央部まで引き出された低温ポリシリコンＰＳＩ、パッド電極ＰＡＤ及びこれに連結された透明画素電極ＳＰＴの電位が映像電位となる。
【００１６】
前記電流の流れはドレイン配線ＤＬから第1のコンタクトホールＣＮＴ１を通じてポリシリコンＰＳＩに繋がり、このポリシリコン中の電流は、画素中央部の、第２のコンタクトホールＣＮＴ２を通じて、パッド電極ＰＡＤに流れる。さらにパッド電極ＰＡＤから第３のコンタクトホールＣＮＴ３を介して、絶縁膜上の透明画素電極ＳＰＴに至る。透明画素電極ＳＰＴは一例としてＨ型の配置になっている。
【００１７】
画素電極と共に液晶容量あるいは保持容量を構成するもう一方の電極の共通電極電位は以下の経路を持ち印加される。ゲート配線ＧＬ及びドレイン配線ＤＬ上を低誘電率の絶縁膜を介してその上部に上記配線をシールドするように透明共通電極配線ＣＬＴを配置する。透明共通電極配線ＣＬＴは画素内へ分岐し、画素電極ＳＰＴと共に液晶を駆動する共通電極の役割を果す。このように、透明共通電極配線ＣＬＴは、ゲート配線ＧＬ、ドレイン配線ＤＬを被覆するように、メッシュ状に配置され、画面周辺領域で金属の低抵抗の配線と接続結線されている。この低抵抗配線は共通電位のバスラインとして働くものである。
【００１８】
ＩＰＳ液晶表示装置では図１の透明共通電極ＣＬＴと透明画素電極ＳＰＴ間の横電界で規定される値が液晶容量であるため、その値は対向する上下基板間それぞれに配置された電極間で液晶容量を規定するＴＮ方式などの縦電界方式の液晶表示装置に比べて半分以下である。このため、一方の基板に共通電極と画素電極の双方を有する横電界方式においてのみ、透明共通電極配線ＣＬＴの配線抵抗仕様は、インジュウム・スズ・酸化物（ＩＴＯ）のような抵抗値が高い透明電極材料を用いても配線遅延が小さくでき、良質の画質が選られる。むろん、透明電極材料であればインジュウム・亜鉛・酸化物（ＩＺＯ），インジュウム・スズ・亜鉛、酸化物（ＩＴＺＯ）等でもよい。
【００１９】
この共通電極及び共通電極配線の電位は、例えばフレーム毎に交流化される画素電位のほぼ中点電位が設定される（図１４で再度詳細を説明する）。この画素電極電位と共通電極電位により液晶容量あるいは保持容量が構成されると共に、この電位間の電位差により電界を液晶層内に生じせしめ、前記ドレイン配線ＤＬから供給された映像電圧と前記共通電圧で映像を表示する。図1における主な透過部は２-２’線にそった４つの開口部である。
【００２０】
液晶表示装置においてＴＦＴはその大部分がＯＦＦ状態であり、極めて短時間のみＯＮ状態となる。例えばＸＧＡでは７６８本のゲート配線ＧＬを１本づつ選択的に順次ＯＮとし、他の７６７本はＯＦＦ状態であるため、１本のゲート配線ＧＬにとっては７６７／７６８の時間がＯＦＦ状態である。そしてこのＯＦＦ状態で液晶容量の電圧減衰を抑制することが高画質の液晶表示装置には不可欠である。このため、従来よりＴＦＴを用いた液晶表示装置には保持容量を必ず構成するものであった。このとき、共通電極の電位の専用配線を画素内に設け保持容量を構成する方式と、隣接する他画素のゲート配線ＧＬを用い保持容量を構成する方式が知られている。前者と後者は、前者をＣｓｔｇ，後者をＣａｄｄとして区別する場合もある。しかしいずれにおいても、保持容量を安定化させるには前者では専用配線、後者ではゲート配線ＧＬの電位が安定化していることが必要であり、低抵抗が実現できる金属を用いるものであった。
【００２１】
また前者は、後者がゲート信号が供給されているため信号が複雑に変化せざる得ないに対し、より安定化した電位とできるため、極めて安定化に有利であることが知られている。しかし前者による保持容量、すなわちＣｓｔｇは、従来は、ゲート配線ＧＬと同一工程、材料で構成された共通電極配線と絶縁膜を介して画素電極あるいはソース電極を積層し形成されていた。このため、短絡防止のためゲート配線と一定の距離を保ち配置せざるをえず、該共通電極配線が金属であることにより，該共通電極配線の分開口率が低下し、透過率が低下していた。
【００２２】
この課題を解決するため、本実施例では低温ポリシリコンＰＳＩと、ドレイン配線ＤＬと同一工程、材料で構成した保持容量電極ＳＴＭとの間で保持容量を構成する。すなわち、ゲート配線ＧＬ及び保持容量電極ＳＴＭを被覆する絶縁膜にコンタクトホールＣＮＴ４を設け、これにより透明共通電極配線ＣＬＴから保持容量電極ＳＴＭへ共通電位を供給する。そして共通電位である保持容量電極ＳＴＭと画素電位である低温ポリシリコンＰＳＩを絶縁膜を介して断面構造的に対向させることにより、保持容量Ｃｓｔｇが実現される。これにより、金属の共通電極配線を用いずに保持容量Ｃｓｔｇが形成可能となり、該金属の共通電極配線が不要となることにより透過率と開口率の向上が実現する。さらに保持容量電極ＳＴＭと低温ポリシリコンＰＳＩは断面構造として絶縁膜を挟んでゲート配線ＧＬとは分離されている。その点で、ゲート配線ＧＬと平面的に近接した位置に保持容量を配置でき、さらに透過率と開口率が向上できる。
【００２３】
本構造のさらに巧妙な点は、低温ポリシリコンＰＳＩを用いていることである。なお、本明細書での低温ポリシリコンとは、例えば図３に示すように半導体層に対するイオンドーピングにより形成されたｎ＋層がゲート配線ＧＬの形成領域を越えて形成されている構造を示すものである。したがって、特に成膜時の温度を限定するものではなく、また結晶状態を制限するものでもない。したがって、いわゆる高温ポリシリコン、ＣＧＳ、連続結晶シリコンなども含むものである。
【００２４】
低温ポリシリコンを用いたことにより、保持容量の一方の電極となる低温ポリシリコンはイオンドーピングによりｎ＋状態、すなわち導電性の高い状態となっている。このため、金属と等価に扱うことができるため、特別な専用の配線層を増加する必要なく金属の共通電極配線を用いないＣｓｔｇの実現が可能となる。保持状態、すなわちＴＦＴのＯＦＦ状態では画素内の電位はリークを除けば安定状態であるため、低温ポリシリコンにより容量の一方の電極を形成しても十分電極として機能することができるのである。
【００２５】
透明共通電極ＣＬＴは隣接する上下左右の画素で一体にマトリックス状に構成される。したがって、共通電極の電位は極めて安定し変動に強いものとなる。これは、前述の、横電界方式では共通電極と画素電極間の液晶容量が少ないため、該透明共通電極に対する負荷が軽いことにより、さらに安定化が図られる。これらが複合して寄与することにより、該透明共通電極を、金属より抵抗の高い透明電極でありながら、Ｃｓｔｇに共通電位を供給する配線として用いることが可能となる。
【００２６】
以下、各部の構成を断面図を用いて詳細に説明する。図２は図１の２-２’線に沿った断面図であり、隣接するドレイン線ＤＬ間の１画素領域を横切る部分である。歪点約６７０℃の無アルカリＴＦＴガラス基板ＧＬＳ１上に膜厚５０ｎｍのＳｉ₃Ｎ₄膜と膜厚１２０ｎｍのＳｉＯ₂膜からなる下地絶縁膜ＵＬＳが形成されている。下地絶縁膜ＵＬＳはＴＦＴガラス基板ＧＬＳ１からのＮａ等の不純物の拡散を防止する役割を持つ。下地絶縁膜ＵＬＳ上には、ＳｉＯ₂からなるゲート絶縁膜ＧＩが成膜されている。ゲート絶縁膜上には画素電位を給電する低温ポリシリコンＰＳＩが配置されている。
【００２７】
上記を覆うようにＳｉＯ₂からなる層間絶縁膜ＩＬＩが形成され。層間絶縁膜ＩＬＩ上にはＴｉ／Ａｌ／Ｔｉのように３層金属膜よりなるドレイン配線ＤＬが形成されている。
【００２８】
その上層には膜厚２００ｎｍのＳｉ₃Ｎ₄からなる保護絶縁膜ＰＡＳと膜厚２μｍのアクリル系樹脂を主成分とする有機保護膜ＦＰＡＳにより被覆されている。有機保護膜ＦＰＡＳ上では、まずドレイン配線ＤＬの幅より広く、インジウム‐スズ酸化物（ＩＴＯ）よりなる透明共通電極配線ＣＬＴが形成されている。同一工程、同一材料で作製されたＩＴＯからなる透明画素電極ＳＰＴも前記有機絶縁膜ＦＰＡＳ上に形成されている。
【００２９】
上記説明中、配線材料は特に限定する物ではない。
【００３０】
主な透過領域は（１）ドレイン線ＤＬ上の透明共通電極ＣＬＴと、図1の平面図において低温ポリシリコンＰＳＩを被覆するように配置された透明画素電極ＳＰＴ間、（２）前記透明画素電極ＳＰＴとゲート配線ＧＬ上側から上下に延びた透明共通電極配線ＣＬＴの間、（３）前記透明共通電極ＣＬＴと透明画素電極ＳＰＴとの間、（４）前記透明画素電極ＳＰＴとドレイン配線ＤＬ上の透明共通電極配線ＣＬＴの間の４つの領域である。上記透明画素電極ＳＰＴ、透明共通電極ＣＬＴが液晶を駆動する電極である。
【００３１】
一方、液晶ＬＣを封止する対向の基板はカラーフィルタ（ＣＦ）基板ＧＬＳ２である。ＣＦガラス基板ＧＬＳ２は、液晶側に色表示を行う顔料を分散した有機膜材料から構成された色フィルタ（ＦＩＬ）がその画素毎に割り当てられた色に応じて、青（Ｂ）、赤（Ｒ）、緑（Ｇ）の透過光を表現する色フィルタ（赤ではＦＩＬ（Ｒ））となっている。その内側には有機材料からなるオーバコート膜ＯＣ膜が形成されている。ＯＣ膜は無くても良いが、平坦性を向上する目的ではあるほうが望ましい。ＣＦ基板ＧＬＳ２及びＴＦＴ基板ＧＬＳ１の液晶ＬＣに対して接している面には配向膜ＯＬＩが印刷されて所定のラビングが施され、初期配向方向を制御している。また上記、ＣＦガラス基板ＧＬＳ２及びＴＦＴガラス基板ＧＬＳ１の外側の面にはそれぞれ偏光板ＰＯＬが貼られる。この偏光板は互いのガラス基板間で偏向軸が直交するいわゆるクロスニコル状態が形成されている。
【００３２】
ラビング方向と偏光板の角度の関係を図１６に示す。偏光軸の一方ＰＤ２はＧＬと同方向に、他方ＰＤ１はＧＬと直交方向としている。またラビング方向ＲＤは上下基板ともＧＬと直交する方向とした。これによりノーマリーブラックモードの配置となり、さらに図１のような屈曲形状の画素パターンによりマルチドメイン化を行っている。むろん、非マルチドメインの場合も本願の範疇に含むものであり、その場合でも偏光板配置がクロスニコルになるようにすることが必要である。
【００３３】
本断面のＣＦ基板ＧＬＳ２には、いはゆる、ブラックマトリクスＢＭが形成されていない。カラーフィルタＦＩＬの色のつなぎあわせは、ドレイン配線ＤＬを被覆するように配置された透明共通電極配線ＣＬＴ上で行う。
【００３４】
ドレイン配線ＤＬを被覆する透明共通電極配線ＣＬＴ幅はドレイン配線幅の少なくとも２倍以上必要である、これは、ＩＰＳ液晶表示装置が基本的に液晶に共通電極電位と画素電位以外の電界が加わると誤動作するため、そのシールドが必要なためである。一方、その他の部分の透明電極幅は上記のような規定はない。
【００３５】
但し、ポジ型の液晶材料を用いたＩＰＳ液晶表示装置では透明電極上であっても光が透過しない。これは幅の広い電極上では横電界がかからず液晶分子が回転しないためである。透明電極の端部からその幅の内部に向かって１．５μｍ領域はフリンジの横電界がかかり透過する。
【００３６】
図３は図１の３-３’の線に沿った断面図である。本断面図は図１において、低温ポリシリコンＰＳＩのＴＦＴと保持容量のの断面を示す。図３の断面図の左側はＴＦＴの断面である。ドレイン配線ＤＬ、金属画素電極ＳＰＭをいわゆるドレイン電極、ソース電極とし、ゲート配線ＧＬをゲート電極として、ゲート絶縁膜ＧＩを有するいわゆるＭＯＳ型ＴＦＴである。ＵＬＳ上にポリシリコン層ＰＳＩがあり、ドレイン配線ＤＬはゲート絶縁膜ＧＩ及び層間絶縁膜ＩＬＩに開けられた第1のコンタクトホールＣＮＴ１、低温ポリシリコンＰＳＩのリンを不純物としてドープされた高濃度ｎ型層ＰＳＩ（ｎ＋）に接続されている。該高濃度ｎ型層ＰＳＩ（ｎ＋）は導電性が高く、擬似的に配線部として働く。一方ＧＬ下のＰＳＩはボロンを不純物としてドープされたｐ型層ＰＳＩ（ｐ）となっており、いわゆる半導体層として働き、ＧＬにＯＮ電位で導通状態、ＯＦＦ電位で非導通状態となるスイッチング動作を示す。ゲート配線ＧＬにオン電圧が印加された場合、ゲート配線ＧＬ下部でゲート絶縁膜ＧＩ下部であり、ボロンを不純物としてドープされたｐ型層ＰＳＩ（ｐ）のゲート絶縁膜ＧＩ界面のポテンシャルが反転してチャネル層が形成され、ｎ型化されＴＦＴにオン電流が流れ、結果的に金属画素電極ＳＰＭへ電流が流れ液晶容量及び保持容量が充電される。
【００３７】
保持容量Ｃｓｔｇは図３に示すように高濃度ｎ型ポリシリコン層ＰＳＩ（ｎ＋）を一方の電極、絶縁膜としてゲート絶縁膜ＧＩと層間絶縁膜ＩＬＩの積層膜、他方の電極を保持容量電極ＳＴＭとして形成されている。保持容量電極ＳＴＭはドレイン配線ＤＬと同一工程、材料で構成されている。ｎ型ポリシリコン層ＰＳＩ（ｎ＋）はドレイン配線ＤＬからＴＦＴを経て給電された画素電位を、保持容量電極ＳＴＭは、透明共通電極配線ＣＬＴから保護膜ＰＡＳ及び有機保護膜ＦＰＡＳに開けられた第４のコンタクトＣＮＴ４を通じて共通電位を給電される。上記ｎ型ポリシリコン層ＰＳＩ（ｎ＋）及び保持容量電極ＳＴＭは、それぞれ、ゲート絶縁膜ＧＩあるいは層間絶縁膜ＩＬＩでゲート配線と分離されている。このため、図１に示すように保持容量Ｃｓｔｇをゲート配線ＧＬとほぼ平行にその間隔を狭めて配置できるので開口率を向上でき透過率が高く明るい液晶表示装置を提供できる。
【００３８】
保持容量Ｃｓｔｇは、同図のＴＦＴのポリシリコンＰＳＩに対してＴＦＴガラス基板ＧＬＳ１側からの表示のバックライトによる光照射で発生する電子、正孔のペヤで増加するリーク電流に対して液晶容量で決まる画像表示期間（保持期間）中の電位を保つために設定されている。この値を大きく設定できれば、表示画面上の均一性を極めて良好に保つことができる。
【００３９】
図４は図1の４-４’の線に沿った断面図である。本断面図は主に、図1の第1のコンタクトホールＣＮＴ１からの画素電位が低温ポリシリコンＰＳＩを経て、画素中央部の第2及び第３のコンタクトホールＣＮＴ２、ＣＮＴ３を経て画素電位が透明画素電極ＳＰＴへ給電される経路の中で、隣接するドレイン配線ＤＬとその中央部にある第２及び第３のコンタクトホールＣＮＴ２、ＣＮＴ３を横切る断面図である。
【００４０】
画素電位が供給された低温ポリシリコン層ＰＳＩ（ｎ＋）はその上部のゲート絶縁膜ＧＩ及び層間絶縁膜ＩＬＩに開口された第２のコンタクトホールＣＮＴ２を通じて、パッド電極ＰＡＤに伝えられる。パッド電極ＰＡＤはドレイン配線ＤＬと同一工程、材料で構成されている。前記パッド電極ＰＡＤ上に被覆された保護膜ＰＡＳ及び有機保護膜ＦＰＡＳに開口された第３のコンタクトホールＣＮＴ３を通じて、透明画素電極ＳＰＴに給電される。
【００４１】
本実施例では、従来のようなゲート配線ＧＬと平行に配置された金属の共通電極配線が設置されていない。従って、この画素中央部のコンタクト領域にも透過領域が形成されている。これは図４において、透明画素電極ＳＰＴとドレイン配線ＤＬを被覆するように配置された透明共通電極配線ＣＬＴに挟まれた２つの透過領域である。このように、本実施例では透過領域が多くでき明るい液晶表示装置が提供できる。
【００４２】
次に、図３に示すようなＮＭＯＳ型ＴＦＴの製造工程を図５〜図９及び図３を用いて説明する。
【００４３】
厚さ０．７ｍｍ、サイズ７３０ｍｍ×９２０ｍｍの歪点約６７０℃の無アルカリＴＦＴガラス基板ＧＬＳ１を洗浄後、ＳｉＨ₄とＮＨ₃とＮ₂の混合ガスを用いたプラズマＣＶＤ法により膜厚５０ｎｍのＳｉ₃Ｎ₄膜、続いて、テトラエトキシシランとＯ₂の混合ガスを用いたプラズマＣＶＤ法により、膜厚１２０ｎｍのＳｉＯ₂膜の積層の下地絶縁膜ＵＬＳを形成する。本絶縁膜ＵＬＳは多結晶シリコン膜へのＴＦＴガラス基板ＧＬＳ１からのＮａ拡散を防止するためである。Ｓｉ₃Ｎ₄、ＳｉＯ₂ともに形成温度は４００℃である。なお、本願では半導体層として多結晶シリコンで代表するが、巨大結晶シリコン、連続粒界シリコン、アモルファスシリコンでもよい。
【００４４】
次に、上にＳｉＨ₄、Ａｒの混合ガスを用いたプラズマＣＶＤ法によりほぼ真性（イントリンシック）の水素化非晶質シリコン膜を５０ｎｍ形成する。成膜温度は４００℃で、成膜直後水素量は約５ａｔ％である。次に基板を４５０℃で約３０分アニールすることにより、水素化非晶質シリコン膜中の水素を放出させる。アニ−ル後の水素量は約１ａｔ％である。
【００４５】
次に、波長３０８ｎｍのエキシマレーザ光ＬＡＳＥＲを前記非晶質シリコン膜にフルエンス４００ｍＪ／ｃｍ²、で照射し、非晶質シリコン膜を溶融再結晶化させて、ほぼ真性の多結晶シリコン膜を得る。この時レーザビームは幅０．３ｍｍ、長さ２００ｍｍの細線状の形状であり、ビームの長手方向とほぼ垂直な方向に基板を１０μｍピッチで移動しながら照射した。照射時は窒素雰囲気とした。
【００４６】
通常のホトリソグラフィ法により所定のレジストパターンを多結晶シリコン膜上に形成しＣＦ₄とＯ₂の混合ガスを用いたリアクティブイオンエッチング法により多結晶シリコン膜ＰＳＩを所定の形状に加工する（図５）。
【００４７】
次に、テトラエトキシシランと酸素の混合ガスを用いたプラズマＣＶＤ法により膜厚１００ｎｍのＳｉＯ₂を形成しゲート絶縁膜ＧＩを得る。この時のテトラエトキシシランとＯ₂の混合比は１：５０、形成温度は４００℃である。引き続きイオン注入法によりよりＢイオンを加速電圧３３ＫｅＶ、ドーズ量１Ｅ１２（ｃｍ^-2）で打ちこみ、ｎ型ＴＦＴのチャネル領域のポリシリコン膜ＰＳＩ（ｐ）を形成する。
【００４８】
次にスパッタリング法により、金属配線、例えばＭｏあるいはＭｏＷ膜を２００ｎｍ形成後、通常のホトリソグラフィ法により所定のレジストパターンをＭｏ膜上に形成し、混酸を用いたウエットエッチング法によりＭｏ膜を所定の形状に加工し走査配線ＧＬを得る。
【００４９】
エッチングに用いたレジストパターンを残したまま、イオン注入法によりよりＰイオンを加速電圧６０ＫｅＶ、ドーズ量１Ｅ１５（ｃｍ^-2）で打ちこみ、ｎ型ＴＦＴのソース、ドレイン領域ＰＳＩ（ｎ＋）を形成する（図６）。上記でｎ型ＴＦＴのソース、ドレインがｎ＋型の低温ポリシリコン膜ＰＳＩ（ｎ＋）及びｐ型のチャネル領域のポリシリコン膜ＰＳＩ（ｐ）ができあがるが、以下のようにｐ型とｎ＋型の間にＰイオン濃度がｎ＋型より少ないｎ型のＬＤＤ領域を作り、ＴＦＴのリーク電流を低減することができる（図示していない）。すなわち、エッチングに用いたレジストパターンを除去後、再度イオン注入法によりPイオンを加速電圧６５ＫｅＶ、ドーズ量２Ｅ１３（ｃｍ^-2）で打ちこみ、ｎ型ＴＦＴのＬＤＤ領域を形成する。ＬＤＤ領域の長さはＭｏをウエットエッチングしたときのサイドエッチング量で定められる。本実施例の場合約０．８μmである。この長さはＭｏのオーバーエッチング時間を変化させるすることで制御できる。
【００５０】
次に、基板にエキシマランプまたはメタルハライドランプの光を照射するラピッドサーマルアニール（ＲＡＴ)法により打ち込んだ不純物を活性化する。エキシマランプまたはメタルハライドランプ等の紫外光を多く含む光を用いてアニールすることにより、多結晶シリコン層ＰＳＩのみを選択的に加熱でき、ガラス基板が加熱されることによるダメージを回避できる。不純物の活性化は、基板収縮や曲がり変形等が問題にならない範囲で、４５０℃程度以上の温度での熱処理によっても可能である（図６）。
【００５１】
次に、テトラエトキシシランと酸素の混合ガスを用いたプラズマＣＶＤ法により膜厚５００ｎｍのＳｉＯ₂を形成し層間絶縁膜ＩＬＩを得る。この時のテトラエトキシシランとＯ₂の混合比は１：５、形成温度は３５０℃である。
【００５２】
次に、所定のレジストパターンを形成後、混酸を用いたウエットエッチング法により、前記層間絶縁膜に第1のコンタクトスル−ホールＣＮＴ１及び図1の平面図の第２のコンタクトホールＣＮＴ２を開孔する（図７）。
【００５３】
続いて、スパッタリング法により、Ｔｉを５０ｎｍ、Ａｌ−Ｓｉ合金を５００ｎｍ、Ｔｉを５０ｎｍを順次積層形成した後に所定のレジストパターンを形成し、その後ＢＣｌ₃とＣｌ₂の混合ガスを用いたリアクティブイオンエッチング法により一括エッチングし、ドレイン配線ＤＬ、保持容量電極ＳＴＭ、図１の平面図のパッド電極ＰＡＤを得る（図８）。
【００５４】
ＳｉＨ₄とＮＨ₃とＮ₂の混合ガスを用いたプラズマＣＶＤ法により膜厚３００ｎｍのＳｉ₃Ｎ₄膜である保護膜ＰＡＳを形成し、さらに、スピン塗布法によりアクリル系感光性樹脂を約３.５μｍの膜厚で塗布し、所定のマスクを用いて露光、現像して前記アクリル系樹脂にスルーホールを形成する。次に２３０℃で２０分ベークすることで、アクリル樹脂を焼成し、膜厚２．０μｍの平坦化有機保護膜ＦＰＡＳを得る。続いて、前記有機保護膜ＦＰＡＳに設けたスルーホールパターンをマスクとして下層のＳｉ₃Ｎ₄膜をＣＦ₄を用いたリアクティブイオンエッチング法により加工し、Ｓｉ₃Ｎ₄膜に第５のコンタクトホールＣＮＴ５及び図１の平面図の第３のコンタクトホールＣＮＴ３を形成する（図９）。
【００５５】
このように有機保護膜ＦＰＡＳをマスクとして用いて下層の絶縁膜を加工することにより、一回のホトリソグラフィ工程で２層の膜をパターニングでき、工程を簡略化できる。
【００５６】
最後にスパッタリング法によりＩＴＯ膜等の透明導電膜を７０ｎｍ形成し、混酸を用いたウエットエッチングにより所定の形状に加工して透明共通電極配線ＣＬＴおよび透明画素電極ＳＰＴを形成しアクティブマトリクス基板が完成する（図３）。以上6回のホトリソグラフィ工程で多結晶シリコンＴＦＴが形成される。
【００５７】
次に液晶パネルの概観の平面構造について説明する。図１０は上下のガラス基板ＧＬＳ１、ＧＬＳ２を含む表示パネルのマトリクス（ＡＲ）周辺の要部平面を示す図である。このパネルの製造では、小さいサイズであればスループット向上のため１枚のガラス基板で複数個分のデバイスを同時に加工してから分割し、大きいサイズであれば製造設備の共用のためどの品種でも標準化された大きさのガラス基板を加工してから各品種に合ったサイズに小さくし、いずれの場合も一通りの工程を経てからガラスを切断する。
【００５８】
図１０は後者の例を示すもので、上下基板ＧＬＳ１、ＧＬＳ２の切断後を表している。いずれの場合も、完成状態では外部接続端子群Ｔｇ、Ｔｄが存在する（図で上辺）部分はそれらを露出するように上側基板ＧＬＳ２の大きさが下側基板ＧＬＳ１よりも内側に制限されている。端子群Ｔｇ、Ｔｄはそれぞれ後述するＴＦＴガラス基板ＧＬＳ１上で表示部ＡＲの左右に配置された低温ポリシリコンＴＦＴの走査回路ＧＳＣＬへ供給する電源及びタイミングデータに関する接続端子、表示領域ＡＲの上部でＴＦＴガラス基板ＧＬＳ１上に低温ポリシリコンＴＦＴの映像信号回路ＤＤＣへの映像データあるいは電源データを供給するため端子Ｔｄである。引出配線部を集積回路チップＣＨＩが搭載されたテープキャリアパッケージＴＣＰ（図１１）の単位に複数本まとめて名付けたものである。各群のマトリクス部から映像信号回路ＤＤＣを経て外部接続端子部に至るまでの引出配線は、両端に近づくにつれ傾斜している。これは、パッケージＴＣＰの配列ピッチ及び各パッケージＴＣＰにおける接続端子ピッチに表示パネルの映像信号端子Ｔｄを合わせるためである。
【００５９】
透明ガラス基板ＧＬＳ１、ＧＬＳ２の間にはその縁に沿って、液晶封入口ＩＮＪを除き、液晶ＬＣを封止するようにシールパターンＳＬが形成される。シール材は例えばエポキシ樹脂から成る。
【００６０】
図2の断面構造で示した配向膜ＯＲＩ層は、シールパターンＳＬの内側に形成される。液晶ＬＣは液晶分子の向きを設定する下部配向膜ＯＲＩと上部配向膜ＯＲＩとの間でシールパターンＳＬで仕切られた領域に封入されている。
【００６１】
この液晶表示装置は、下部透明ＴＦＴガラス基板ＧＬＳ１側、上部透明ＣＦガラス基板ＧＬＳ２側で別個に種々の層を積み重ね、シールパターンＳＬを基板ＧＬＳ２側に形成し、下部透明ガラス基板ＳＵＢ１と上部透明ガラス基板ＧＬＳ２とを重ね合わせ、シール材ＳＬの開口部ＩＮＪから液晶ＬＣを注入し、注入口ＩＮＪをエポキシ樹脂などで封止し、上下基板を切断することによって組み立てられる。
【００６２】
図１１は、図１０に示した表示パネルに映像信号駆動ＩＣを搭載したＴＣＰとＴＦＴ基板ＧＬＳ１上に低温ポリシリコンＴＦＴで形成した信号回路ＤＤＣとの接続及びＴＦＴ基板ＧＬＳ１に低温ポリシリコンＴＦＴで形成した走査回路ＧＳＣＬと外部とを接続した状態を示す上面図である。
【００６３】
ＴＣＰは駆動用ＩＣチップがテープ・オートメイティド・ボンディング法（ＴＡＢ）により実装されたテープキャリアパッケージ、ＰＣＢ１は上記ＴＣＰやコントロールＩＣであるＴＣＯＮ、その他電源用のアンプ、抵抗、コンデンサ等が実装された駆動回路基板である。ＣＪはパソコンなどからの信号や電源を導入するコネクタ接続部分である。
【００６４】
図１２はテープキャリアパッケージＴＣＰを液晶表示パネルの、信号回路用端子Ｔｄに接続した状態を示す要部断面図である。テープキャリアパッケージＴＣＰは異方性導電膜ＡＣＦによって液晶表示パネル接続される。パッケージＴＣＰは、電気的にはその先端部がパネル側の接続端子Ｔｄと接続されれば良いが、実際はＴＦＴの保護膜ＰＡＳ、有機保護膜ＦＰＡＳの開口部を覆うように形成された、透明共通電極配線ＣＬＴと同一工程で形成された透明電極ＩＴＯと接続されている。シールパターンＳＬの外側の上下ガラス基板の隙間は洗浄後エポキシ樹脂ＥＰＸ等により保護され、パッケージＴＣＰと上側ＣＦ基板ＧＬＳ２の間には更にシリコーン樹脂が充填され保護が多重化されている（図示していない）。また上下のガラス基板ＧＬＳ２、ＧＬＳ１の液晶ＬＣに対するギャップは有機膜で形成された支柱ＳＰＣあるいはファイバでその高さが決定されている。
【００６５】
表示マトリクス部の等価回路とその周辺回路の結線図を図１３に示す。図中、ＤＬはドレイン線を意味しＤＬ１、ＤＬ2、ＤＬ３とその数字が画面左からの画面内のドレイン配線（映像信号線）を意味する、添字Ｒ、ＧおよびＢがそれぞれ赤、緑および青画素に対応して付加されている。ＧＬはゲート配線ＧＬを意味し、ＧＬ１、ＧＬ２、ＧＬ３とその数字が画面上部からの画面内のゲート線を意味する。添字１、２、は走査タイミングの順序に従って付加されている。ＣＬＸ及びＣＬＹは共通電極配線ＣＬＴを意味し、ＣＬＸ1、ＣＬＸ２とその数字が画面上部からの画面内の横方向の共通電極配線を意味する。一方、ＣＬＹは縦方向の共通電極配線を意味し、ＣＬＹ1、ＣＬＹ２とその数字が画面上部からの画面内の縦方向の共通電極配線を意味する。ＣＬＸ、ＣＬＹは実際は1画素領域でドレイン配線ＤＬ及びゲート配線ＧＬを被覆するようにメッシュ状に配置されている。
【００６６】
ゲート配線ＧＬ（添字省略）はガラス基板上の走査回路ＧＳＣＬに繋がれ、その走査回路への電源あるいはタイミング信号はガラス基板外部のＰＣＢ上に形成された電源及びタイミング回路ＳＣＣから供給される。上記において低温ポリシリコンＴＦＴで構成されたガラス基板上の走査回路は、冗長性を高めるために1本のゲート線（走査線）に対して左右の両側から給電されているが、画面サイズなどに応じて片側から給電しても良い。
【００６７】
一方、ドレイン配線ＤＬへの給電はガラス基板上の低温ポリシリコンＴＦＴで構成された信号回路ＤＤＣから給電される。信号回路ＤＤＣはガラス基板の映像信号回路ＩＣで構成された回路よりの映像データをＲ、Ｇ、Ｂの色データに応じて分配する機能を持つ。従って、ガラス基板上の信号回路からの接続端子数は画面内のドレイン配線数の三分の一である。
【００６８】
また、共通電極配線は、本実施例では、透明共通電極配線ＣＬＴである。
この共通配線は、図1で示したように、メッシュ状の画素内で結線となっている。ＣＬＸ、ＣＬＹは、画面の左右、あるいは上下に引き出され、まとめてインピーダンスの低い共通電極母船ＣＢＬに結線され、電源及びタイミング回路ＩＣのＳＣＣに結線される。この共通電極は、画面内の画素のコモン電位を与える。
【００６９】
画面内の低温ポリシリコンＴＦＴは、ｎ型のＴＦＴであり、ゲート配線ＧＬにゲート電圧を印加し、そのタイミングでドレイン線ＤＬに給電されたドレイン電圧（データ）を共通電極配線ＣＬＴとの間の液晶容量Ｃｌｃに給電することにより表示を行う。液晶容量Ｃｌｃの電位を表示期間中に維持する能力を向上するために、保持容量Ｃｓｔｇを形成する。ＣＣはドレイン配線ＤＬの断線を検査する低温ポリシリコンＴＦＴで形成した検査回路であり、ＣＰＡＤは検査端子である。
【００７０】
図１４に本発明の液晶表示装置の駆動波形を示す。共通電極電圧Ｖｃｏｍを直流電圧とした場合の例を示す。ゲート電圧Ｖｇは1ゲート線毎に順次走査し、ドレイン電位Ｖｄに対して、画素の低温ポリシリコンＴＦＴのしきい電圧を更に加算した電圧が印加された際に画素ＴＦＴがオン状態になり、図１３に示した液晶容量Ｃｌｃに充電される。上記共通電極電圧Ｖｃｏｍ、ゲート電圧Ｖｇ、ドレイン電圧Ｖｄはそれぞれ、図１３のメッシュ状の共通電極配線を構成する共通電極配線ＣＬＴ、ゲート配線ＧＬ、ドレイン配線ＤＬに印加される。本実施例では、ドレイン電圧Ｖｄは、例えば、ノーマルブラックモードでの液晶表示で白表示を行う場合を示しており、ゲート線は1ライン毎に選択され、そのライン毎に共通電極電圧Ｖｃｏｍに対してプラス、マイナスの極性反転される。画素電位ＶｐはＴＦＴを通じて液晶容量Ｃｌｃに充電されるが、奇数、偶数フレームで共通電極電位Ｖｃｏｍに対して反転される。特定のアドレスのＴＦＴのゲート配線ＧＬに対して、ゲート配線が選択されＶｇがＶｄより大きくなると液晶容量Ｃｌｃに画像に対応する電位が充電されるが、上記のように次ぎのフレームになり、共通電極電位Ｖｃｏｍに対して反転されたＶｄが印加されるまで液晶容量Ｃｌｃの電位は保持されなければならない。この保持率はＴＦＴのオフ（リーク）電流が大きくなると低下する。これを防止するには、図１３の等価回路の保持容量Ｃｓｔｇを大きく設定する必要がある。
【００７１】
図１５は、液晶表示モジュールＭＤＬの各構成部品を示す分解斜視図である。ＳＨＤは金属板から成る枠状のシールドケース（メタルフレーム）、ＬＣＷはその表示窓、ＰＮＬは液晶表示パネル、ＳＰＢは光拡散板、ＬＣＢは導光体、ＲＭは反射板、ＢＬはバックライト蛍光管、ＬＣＡはバックライトケースであり、図に示すような上下の配置関係で各部材が積み重ねられてモジュールＭＤＬが組み立てられる。
【００７２】
モジュールＭＤＬは、シールドケースＳＨＤに設けられた爪とフックによって全体が固定されるようになっている。バックライトケースＬＣＡはバックライト蛍光管ＢＬ、光拡散板ＳＰＢ光拡散板、導光体ＬＣＢ、反射板ＲＭを収納する形状になっており、導光体ＬＣＢの側面に配置されたバックライト蛍光管ＢＬの光を、導光体ＬＣＢ、反射板ＲＭ、光拡散板ＳＰＢにより表示面で一様なバックライトにし、液晶表示パネルＰＮＬ側に出射する。バックライト蛍光管ＢＬにはインバータ回路基板ＰＣＢ２が接続されており、バックライト蛍光管ＢＬの電源となっている。
【００７３】
（実施例２）
図１７は本発明の第２の実施例を示す画素の平面図であり、図１８、図１９はその図１７における１８-１８’、１９-１９’として一点鎖線で示した切断線での断面を示す。図面では切断部を分かりやすくするため、数字を○で囲い切断部を示している。
【００７４】
図１７は実施例１と同様にドレイン配線ＤＬを横切る方向に主な透過部を４つもつＩＰＳ方式の画素パターンである。構成は実施例１に対する大きな特徴は、ゲート配線ＧＬ近傍に配置されていた保持容量の構成にある。また低温ポリシリコンＰＳＩと透明画素電極ＳＰＴとの接続部分のコンタクトホールの構成にある。
【００７５】
保持容量Ｃｓｔｇは以下のような構成となっている。まず、保持容量の下部電極はｎ型のポリシリコンＰＳＩ層であり、これは実施例１と同じである。一方、保持容量の上部電極は、第７のコンタクトホールに埋め込まれた透明共通電極配線ＣＬＴである。この構成では、実施例１のようにドレイン配線ＤＬと同一工程、材料で構成された保持容量電極が形成されていない。従って、この構成では、ドレイン配線ＤＬと同層にある金属電極がないので、ショートする電極自身がなく。点欠陥などの表示欠陥が大きく低減できる。
【００７６】
一方、ドレイン配線ＤＬから第1のコンタクトホールＣＮＴ１を経てその画素電位を低温ポリシリコンＰＳＩへ伝達し、これは画素中央部の第５及び第6のコンタクトホールＣＮＴ５、ＣＮＴ６を経て透明画素電極ＳＰＴに至る。ここで、第５のコンタクトホールＣＮＴ５より第６のコンタクトホールは大きく、さらにそれより幅広に透明画素電極ＳＰＴが配置されている。
【００７７】
図１７の１８−１８' 切断線における断面図が図１８である。同図の左側はＴＦＴの断面図であり、ドレイン配線ＤＬからの映像電圧はＴＦＴのゲート配線ＧＬにオン電圧が印加されるとｐ型のポリシリコン層ＰＳＩ（ｐ）が低抵抗化して、その電位が画素電位として液晶容量や保持容量Ｃｓｔｇに充電される。保持容量Ｃｓｔｇの下部電極はｎ＋型のポリシリコンＰＳＩ（ｎ＋）であり、上部電極は有機保護膜ＦＰＡＳを開口し、その開口部に被覆埋設された透明共通電極配線ＣＬＴである。保持容量Ｃｓｔｇの絶縁膜は実施例１と同様にゲート絶縁膜ＧＩと層間絶縁膜ＩＬＩの積層膜である。本実施例では、保持容量の電極としてゲート配線ＧＬやドレイン配線ＤＬの電極材料を用いていない。これにより、これらの電極とドレイン配線ＤＬとのショートによる欠陥が全く発生する可能性がない。
【００７８】
図１９は低温ポリシリコンＰＳＩと透明画素電極ＳＰＴの接続部分の断面である。画素電位を給電する低温ポリシリコン層ＰＳＩは第５のコンタクトホールＣＮＴ５の内側に開けられた第６のコンタクトホールＣＮＴ６で直接に透明画素電極ＳＰＴと接続されている。本接続部分には、実施例１のような、金属パッド電極がないため、ドレイン配線ＤＬとこれらの電極のショートによる欠陥が発生しない。
【００７９】
上記のように、本実施例では、図１７の平面図、図１８及び図１９に示すように、ゲート配線ＧＬ及びドレイン配線ＤＬを除いて金属電極が使用されていない。このことは、図１６の画素を正面から観察した際に反射が極めて少なく、液晶表示装置を見る観察者の顔が映り込みが少ない液晶表示装置が実現でき、さらに良好な画質の液晶表示装置が提供できると言う新たな特徴も得られる。
【００８０】
（実施例３）
図２０は本発明の第３の実施例を示す画素の平面図であり、図２１はその図２０における２１-２１’として一点鎖線で示した切断線での断面を示す。図面では切断部を分かりやすくするため、数字を○で囲い切断部を示している。
【００８１】
図２０は実施例２と同様にドレイン配線ＤＬを横切る方向に主な透過部を４つもつＩＰＳ方式の画素パターンである。画素電位と共通電位の給電経路を示す。画素電位は、ＴＦＴが形成されたゲート配線ＧＬに対して、ドレイン配線ＤＬより第１のコンタクトホールＣＮＴ１から低温ポリシリコンＰＳＩを経て第2のコンタクトホールＣＮＴ２を経て金属画素電極ＳＰＭへ伝達される。金属画素電極ＳＰＭに伝えられた画素電位は第3のコンタクトホール近傍で二手に分かれる。一方は、第3のコンタクトホールから1画素内で折り返した形状の平面配置の透明画素電極ＳＰＴに伝えられる。もう、一方の経路においては、金属画素電極ＳＰＭは前段のゲート配線ＧＬ上へ乗り上げ、前段のゲート配線と保持容量を構成する。
【００８２】
本実施例の最大の特徴は、従来のＩＰＳ液晶表示装置において見られたような、共通電極配線を画素電極あるいはソース電極が交差する構成を画素内で全くとらないことで極めて高い開口率を実現した点にある。
【００８３】
図２１はドレイン配線ＤＬの第1のコンタクトホールＣＮＴ１から低温ポリシリコンＰＳＩのＴＦＴから金属画素電極ＳＰＭ、さらにこれが前段のゲート配線ＧＬに乗り上げて保持容量Ｃｓｔｇを構成する部分の断面図である。
【００８４】
第2のコンタクトホールＣＮＴ２で低温ポリシリコンＰＳＩに接続された金属画素電極ＳＰＭは層間絶縁膜ＩＬＩを被覆した前段のゲート配線ＧＬに乗り上げ保持容量を構成する。この金属画素電極ＳＰＭは従来のＩＰＳ表示装置と異なりゲート配線ＧＬと同一工程、材料で構成した共通電極配線がないため段差が少なく断線が少ない。言うまでもなく、開口率も向上し明るい液晶表示装置が提供できる。従って、前記保持容量は、前段のゲート配線ＧＬを一方の電極、絶縁膜が層間絶縁膜、他方の電極を金属画素電極ＳＰＭで構成されている。画素電位は第３のコンタクトホールＣＮＴ３を通じて、有機保護膜上に配置された透明画素電極ＳＰＴに給電され、透明共通電極配線ＣＬＴとの共通電位とで液晶を駆動する。
【００８５】
本実施例の保持容量Ｃｓｔｇは、いわゆるＣａｄｄ方式に分類されろ構成となる。
【００８６】
また本実施例では、ゲート配線上で透明画素電極ＳＰＴと透明共通配線ＣＬＴを凸凹上に違いに勘合させることにより、実質的にゲート配線ＧＬ上の広い領域が最上層の透明電極で覆われるように構成し、ゲート配線ＧＬからの漏洩電界をシールドした構成となっている。これにより、透明共通配線配線ＣＬＴと透明画素電極ＳＰＴの短絡を防止しつつ、電界シールドを実現している。
【００８７】
さらに、ゲート配線ＧＬ上に生じる透明共通配線配線ＣＬＴと透明画素電極ＳＰＴ間の間隙の少なくとも一部を覆うように、金属画素電極ＳＰＭを配置しても良い。図２０に開示の構造である。これにより、保持容量の増大と共に、透明共通配線ＣＬＴと透明画素電極ＳＰＴ間から漏洩する電界を金属画素電極ＳＰＭによりシールドすることが可能となり、保持容量の増大と漏洩電界の低減を同時に達成することが実現する。
【００８８】
むろん、該金属画素電極ＳＰＭは透明共通配線ＣＬＴから透明画素電極ＳＰＴ間に至る間隙の延在方向で、該間隙を完全に覆うように形成しても良い。漏洩電界防止の効果のより一層の向上が図れるからである。
【００８９】
上記のように、本実施例では、前段のゲート配線上で保持容量をするため、さらに高い開口率を得ることができ明るいＩＰＳ型の液晶表示装置を提供することができる。
【００９０】
【発明の効果】
以上詳述したように、本発明の主に低温ポリシリコンＴＦＴで構成されたＩＰＳ表示方式の液晶表示装置により、歩留りが高く、明るい高画質の液晶表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施例によるＴＦＴ液晶表示装置の画素の要部平面図である。
【図２】本発明の一実施例によるＴＦＴ液晶表示装置の２−２’線に沿った画素の要部断面図である。
【図３】本発明の一実施例によるＴＦＴ液晶表示装置の３−３’線に沿った画素の要部断面図である。
【図４】本発明の一実施例によるＴＦＴ液晶表示装置の４−４’線に沿った画素の要部断面図である。
【図５】本発明の一実施例によるＴＦＴ液晶表示装置のＴＦＴ基板の第1ホト工程後までの製造方法を説明するための断面図である。
【図６】本発明の一実施例によるＴＦＴ液晶表示装置のＴＦＴ基板の第２ホト工程後までの製造方法を説明するための断面図である。
【図７】本発明の一実施例によるＴＦＴ液晶表示装置のＴＦＴ基板の第３ホト工程後までの製造方法を説明するための断面図である。
【図８】本発明の一実施例によるＴＦＴ液晶表示装置のＴＦＴ基板の第４ホト工程後までの製造方法を説明するための断面図である。
【図９】本発明の一実施例によるＴＦＴ液晶表示装置のＴＦＴ基板の第５ホト工程後までの製造方法を説明するための断面図である。
【図１０】ＴＦＴガラス基板とＣＦガラス基板を貼りあわせたＬＣＤセルの全体平面図である。
【図１１】ＬＣＤセルにＰＣＢ基板とＴＡＢを接続した全体平面図である。
【図１２】ＬＣＤセルのＴＡＢとドレイン側引き出し端子部付近の断面図である。
【図１３】ＴＦＴ―ＬＣＤの概略の等価回路を表す平面図である。
【図１４】ＴＦＴ―ＬＣＤの画素の駆動波形を表すタイミングチャートである。
【図１５】本発明のモジュール構成の一例を示す説明図である。
【図１６】本発明の一実施例による偏光板と初期配向方向の関係を説明する図である。
【図１７】本発明の他の実施例によるＴＦＴ液晶表示装置の画素の平面図である。
【図１８】本発明の他の実施例における隣接するドレイン線間を横切る、図１７の１８−１８’に沿った要部断面図である。
【図１９】本発明の他の実施例における隣接するドレイン線間を横切る、図１７の１８−１８’に沿った要部断面図である。
【図２０】本発明の他の実施例によるＴＦＴ液晶表示装置の画素の平面図である。
【図２１】本発明の他の実施例における図２０の２１−２１’に沿った要部断面図である。
【符号の説明】
ＣＪ…コネクタ部、ＣＬＴ…透明共通電極配線、ＣＰＡＤ…検査パッド、ＣＮＴ1…ドレイン配線とＳｉアイランドをつなぐコンタクトホール、ＣＮＴ2…金属電極とＳｉアイランドをつなぐコンタクトホール、ＣＮＴ３…金属電極と透明画素電極をつなぐコンタクトホール、ＣＮＴ４…保持容量電極と透明共通電極配線をつなぐコンタクトホール、ＣＮＴ５…Ｓｉに開かれたコンタクトホール、ＣＮＴ６…Ｓｉと透明画素電極を接続するコンタクトホール、ＣＮＴ７…有機絶縁膜に開けられた保持容量用コンタクトホール、Ｃｓｔｇ…保持容量、ＤＤＣ…ガラス基板上のドレイン分割回路、ＤＬ…ドレイン配線、ＥＰＸ…エポキシ樹脂、ＣＦ…カラーフィルタ層、ＦＩＬ…カラーフィルタ層、ＦＰＡＳ…有機保護膜、ＧＦＰＣ…ゲートＦＰＣ、GI…ゲート絶縁膜、ＧＬ…ゲート配線、GLS1…TFTガラス基板、GLS2…CFガラス基板、ＩＤＣ…外付けのドレイン回路、ＩＮＪ…封入口、ＩＬＩ…層間絶縁膜、ＬＣ…液晶（分子）、ＬＣＢ…導光板、ＭＤＬ…モジュール、ＯＣ…カラーフィルタのオーバコート膜、ＯＬＩ…配向膜、ＰＡＳ…保護絶縁膜、ＰＯＬ…偏光板、ＰＳＩ…ｐ−Ｓｉアイランド、ＰＳＩ（ｐ）…ｐ型ｐ−Ｓｉ半導体層、ＰＳＩ（ｎ＋）…ｎ＋型ｐ−Ｓｉ半導体層、ＲＭ…反射板、ＳＰＢ…拡散フィルム、ＳＰＣ…支柱、ＳＨＤ…シャーシ、ＳＰＭ…金属画素電極、ＳＰＴ…透明画素電極、ＳＴＭ…保持容量電極、ＳＳＣ…電源、コントロール回路、ＴＣＰ…テープキャリヤパッケージ、ＵＬＳ…下地絶縁膜。

Claims

第１の基板と第２の基板に挟まれた液晶層とカラーフィルタ層とを有し、
前記第１の基板上には複数のゲート配線と、前記複数のゲート配線とマトリクス状に交差する複数のドレイン配線と、前記ゲート配線とドレイン配線のそれぞれの交点に対応して形成された薄膜トランジスタを有し、隣接するゲート配線とドレイン配線とで囲まれる領域で画素が構成された液晶表示装置において、
前記第１の基板は前記薄膜トランジスタの半導体層と、該半導体層上に形成された第１の絶縁膜と、第１の絶縁膜上に形成された第２の絶縁膜と、第２の絶縁膜上に形成された共通配線を有し、
前記第２の絶縁膜は前記半導体層形成領域に位置づけられた除去領域を有し、該除去領域で前記共通配線から供給される共通電位と、前記半導体層から形成される画素電位により形成される保持容量を有することを特徴とするアクティブマトリックス型液晶表示装置。
前記共通配線が上下方向に隣接する画素間および左右方向に隣接する画素間で共有されマトリックス状に形成されていることを特徴とする請求項１記載のアクティブマトリックス型液晶表示装置。
前記アクティブマトリックス型液晶表示装置は横電界型であり、前記第１の基板上に前記共通配線との間に横電界を形成する画素電極を有することを特徴とする請求項２記載のアクティブマトリックス型液晶表示装置。
前記第２の絶縁膜が有機膜であることを特徴とする請求項３記載のアクティブマトリックス型液晶表示装置。
前記共通配線と前記画素電極が前記有機膜上の同一層として形成されていることを特徴とする請求項４記載のアクティブマトリックス型液晶表示装置。
前記第２の絶縁膜の前記半導体層形成領域に位置づけられた除去領域に位置づけて前記第１の絶縁膜上に形成された金属電極を有し、該金属電極に前記共通配線からの共通電位が供給されることを特徴とする請求項４記載のアクティブマトリックス型液晶表示装置。
前記金属電極はドレイン配線と同一工程、材料で形成されたことを特徴とする請求項６に記載のアクティブマトリックス型液晶表示装置。
前記共通配線は、前記ゲート配線および前記保持容量を絶縁膜を介して被覆していることを特徴とする請求項４記載のアクティブマトリックス型液晶表示装置。
前記共通配線は、透明共通配線であることを特徴とする請求項４記載のアクティブマトリックス型液晶表示装置。
前記共通配線は、透明共通配線であることを特徴とする請求項５記載のアクティブマトリックス型液晶表示装置。
前記保持容量を構成する電極に挟まれた絶縁膜は、前記薄膜トランジスタのゲート絶縁膜と前記ゲート配線とドレイン配線を分離する層間絶縁膜の積層膜であることを特徴とする請求項１記載のアクティブマトリクス型液晶表示装置。
第１の基板と第２の基板に挟まれた液晶層とカラーフィルタ層とを有し、
前記第１の基板上には複数のゲート配線と、前記複数のゲート配線とマトリクス状に交差する複数のドレイン配線と、前記ゲート配線とドレイン配線のそれぞれの交点に対応して形成された薄膜トランジスタを有し、隣接するゲート配線とドレイン配線とで囲まれる領域で画素が構成された液晶表示装置において、
前記第１の基板上に同層で形成された共通電極と画素電極を有し、該共通電極と画素電極が前記ゲート配線上で絶縁膜を介して相互に離間してかつ対向して配置されていることを特徴とするアクティブマトリックス型液晶表示装置。
前記ゲート配線上で離間した共通電極と画素電極間に、第２の該離間部の少なくとも一部に画素電極電位が供給された金属電極が形成されていることを特徴とする請求項１２記載のアクティブマトリックス型液晶表示装置。
前記ゲート配線上で離間した共通電極と画素電極間は透明電極で形成されていることを特徴とする請求項１３記載のアクティブマトリックス型液晶表示装置。
前記アクティブマトリクス型液晶表示装置が横電界型であることを特徴とする請求項１２記載のアクティブマトリックス型液晶表示装置。
前記金属電極が前記共通電極と前記画素電極と共に前記ゲート配線上の離間部を覆うまで延在されていることを特徴とする請求項１３記載のアクティブマトリックス型液晶表示装置。
第１の基板と第２の基板に挟まれた液晶層とカラーフィルタ層とを有し、
前記第１の基板上には複数のゲート配線と、前記複数のゲート配線とマトリクス状に交差する複数のドレイン配線と、前記ゲート配線とドレイン配線のそれぞれの交点に対応して形成された薄膜トランジスタを有し、隣接するゲート配線とドレイン配線とで囲まれる領域で画素が構成され、それぞれの画素は前記第１の基板上に形成された共通電極と画素電極とを有する横電界型の液晶表示装置において、
前記薄膜トランジスタのソース電極は前記共通電極あるいは共通電極配線をまたぐことなく該薄膜トランジスタが形成されたゲート配線とは異なる隣接するゲート配線上まで延在され、一方の電極を前段のゲート配線、他方の電極をソース電極として保持容量が構成されていることを特徴とするアクティブマトリックス型液晶表示装置。
前記画素電極と共通電極は透明電極であり、前記ソース配線より上層に絶縁膜を介して形成されることを特徴とする請求項１７記載のアクティブマトリックス型液晶表示装置。
前記薄膜トランジスタの半導体層はポリシリコンで構成されていることを特徴とする請求項１ないし１８のいずれかに記載のアクティブマトリックス型液晶表示装置。